JPH0553405B2

JPH0553405B2 -

Info

Publication number: JPH0553405B2
Application number: JP62190557A
Authority: JP
Inventors: Dei Reinku Jeemuzu
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1986-07-31
Filing date: 1987-07-31
Publication date: 1993-08-10
Also published as: US4675594A; JPS63107210A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電圧−電流信号変換器に関するもので
あり、更に詳しくいえば、電圧信号を受ける差入
力端子を有し、その電圧信号を出力端子において
入力差信号の極性に応じた向きに流れる電流に変
換する変換器に関するものである。

〔従来の技術および発明が解決しようとする問題点〕

回路の入力端子へ供給された電圧信号を、回路
の出力端子において対応する電流に変換できる回
路のいくつかの用途が見出されている。それらの
用途には、たとえば、種々の電流レベルにおいて
他の電子回路または電子部品を試験し、ある種の
回路へ制御可能な電流を与えることが含まれる。
それらの回路へは、それらの回路を含む装置の動
作中に、それらの電流が供給される。

それらの目的のために何種類かの回路構成が知
られている。多くの場合に、入力端子における電
圧差を基にして正確な変換を行うことができ、各
入力端子の信号に共通な電圧部分は無視されるか
ら、差電圧入力は極めて望ましい。多くの場合
に、２つの電圧信号の間の差電圧はいずれかの信
号の完全な値よりはるかに小さくできる。それら
の場合には、極めて高い共通モード除去比
（rejectionratio）と電源変動除去比が必要であ
る。更に、それらの信号源にどのように負荷がか
かることも避けるために高い入力インピーダンス
を求められる。

この種の変換のために知られている回路の多く
は主として演算増幅器を基にしており、そのよう
な厳しい性能特性を満すことはできないか、満す
ことができたとしても非常に困難で、費用がかか
る。更に、そのような性能の要求を満すことがで
きるようにするためには、それらの回路の多く
は、回路をモノリシツク集積回路のように回路の
構成に容易には適合しないやり方に頼る必要があ
る。

〔問題点を解決するための手段〕

本発明は、入力段の一対の電流源と出力段の一
対の電流源へ電流を与える一対の電流源を基にし
た変換器を提供するものである。出力段における
一対の電流源は、帰還ループで制御される電流導
通装置を通じて電流を得ることができる。それら
のループのうちの一方のループは入力段により制
御される。入力段における一対の電圧設定器に供
給される入力差電圧は入力段における電流を不釣
合にする。その電流不釣合は出力段において正確
に反映されて、その反映電流が広い範囲の電気的
負荷を駆動するために利用できる。電流源対を慎
重に整合させることにより、入力段または出力段
に生ずる差信号が大幅に減少させられて、高い共
通モード除去比と高い電源変動除去比を与える。

〔実施例〕

以下、図面を参照して本発明を詳しく説明す
る。

第１図には差入力電圧−双方向出力電流変換器
の回路図が示されている。この回路図は多少簡略
化されており、ある回路部品は機能ブロツクにま
とめるか、全く省いて、理解を容易にしている。

第１図に示す回路は、エンハンス型相補絶縁ゲ
ート電界効果トランジスタ（IGFET）、npnバイ
ポーラトランジスタと、典型的には薄膜抵抗器で
ある安定抵抗器と、コンデンサとを含むチツプを
製造するための適当な任意の製造法を用いてモノ
リシツク集積回路チツプで製造できる。そのよう
な製造法が何種類か知れている。

たとえば、ｐ形基板を使用できる。ｐ形基板に
は各エンハンス型ｎチヤネル絶縁ゲート電界効果
トランジスタ、たとえばシリコンゲートの金属−
酸化物−半導体電界効果トランジスタ
（MOSFET）を直接製造できる。各エンハンス
型ｐチヤネルシリコンゲートMOSFETを、井戸
またはタブとしばしば呼ばれている。ｎ形領域に
形成できる。そのｎ形領域はｐ形基板に形成され
る。

そのように構造においては、各ｎチヤネル
MOSFETに対する各基板接続はｐ形基板に対し
て行われ、この基板は回路中の最も負の電源電
圧、ここでは−5.0ボルトへ接続される。多くの
場合には、ｐチヤネルMOSFET基板接続はそれ
が形成されるｎ形井戸に対して行われる。それら
の各井戸は回路中の最も正の電源電圧、ここでは
15.0ボルトへ接続される。しかし、ある場合に
は、ｐチヤネルMOSFETへの基板接続は
MOSFETのソースへ直接行われる。その接続が
図にはつきり示されている。ｐチヤネル
MOSFET基盤接続が接続されていることが示さ
れていない状況においては、その基板はそのトラ
ンジスタが形成されているｎ形井戸へその基板が
接続されると仮定できる。

現在の典型的な製造方法により、ｎチヤネル
MOSFETとｐチヤネルMOSFETのチヤネルの
長さを３〜1μmの範囲でできるだけ短くできる。
しかし、本発明の変換器のようなアナログ回路に
おいては、装置が破壊することなしにドレインと
ソースの間により高い電圧を使用できるようにす
るために、より長いチヤネル長がしばしば選択さ
れる。それらのトランジスタのチヤネル幅は、希
望のチヤネル幅−長さ比を形成して適当な装置特
性を達成するために、容易に選択できる。

また、ｎチヤネルMOSFETおよびｐチヤネル
MOSFETのしきい値電圧の値を設定するために
そのような製造方法においてとられる工程によ
り、ほぼ同じ大きさの零ソース＝基盤差しきい値
電圧（zero source−substrate difference
threshold voltage）を有する両方の種類のトラ
ンジスタを製造できるが、２種類のトランジスタ
の要求の性質として符号は逆である。ｎチヤネル
MOSFETの零ソース＝基板差しきい値電圧は約
0.8ボルトであり、ｐチヤネルトランジスタのし
きい値電圧は約−0.8ボルトである。製造法の違
いによるしきい値電圧の違いのために、ｎチヤネ
ルMOSFETとｐチヤネルMOSFETではしきい
値電圧の値が共通の向きに同様に変化する。しか
し、温度変化によるしきい値電圧が変化すると、
各種類のトランジスタのしきい値電圧の大きさの
みが変化する。

npnバイポーラトランジスタは、ｎ形井戸をコ
レクタとして、ｎ形井戸内に形成できる。トラン
ジスタのベース幅は典型的には１〜2μmである。
それらのトランジスタのエミツタ面積はほぼ希望
に応じて最低64平方ミクロン以上にして、満足で
きる装置特性を得ることができる。

安定な抵抗器はモノリシツク集積回路チツプの
絶縁物質の表面上に付着される薄膜抵抗器とする
ことができ、典型的にはCR_xS_iy（ある用途ではN_Z
を加えることもある）、すなわち、クロム−シリ
コン抵抗器（窒素をドープすることもある）で形
成でき、ある値の抵抗率、温度係数および電圧係
数等のある値を達成するために、成分物質の組成
を用途に応じて変えることができる。それらの抵
抗器の温度係数は典型的には±100ppmのオーダ
ーであり、電圧係数は±1ppmまたはそれ以下で
ある。図示の回路図に示されている抵抗器は、良
く一致した抵抗器を形成するために非常に良く似
た条件となるようにこのようにして製造される。
その結果、抵抗値の比の変化は温度変化に対して
1ppm以下である。それらの抵抗化の典型的な抵
抗率は2.5×10³オーム−cmであり、厚さは0.05μm
である。

コンデンサは厚さ0.075μmの二酸化シリコンを
誘電体として用いて形成される。コンデンサの各
極板はドープされた多結晶シリコンすなわち「ポ
リシリコン」で形成される。このようにして形成
されたコンデンサの容量は典形的には約0.47pf／
μm²（0.3pf／mi1²）である。

第１図の回路への入力電圧信号は入力信号端子
手段すなわち入力信号端子領域１０，１１へ与え
られる。それらの端子は２つの同一の演算増幅器
１２，１３の非反転入力端子へそれぞれ接続され
る。それらの演算増幅器１２，１３は、それらの
演算増幅器１２，１３を中心とする帰還ループ中
の２個のトランジスタ１４，１５を制御する。演
算増幅器１２の出力端子すなわち出力領域はｐチ
ヤネルMOSFET１４のゲートへ接続され、演算
増幅器１３の出力領域はｐチヤネルMOSFET１
５のゲートへ接続される。トランジスタ１４のソ
ースは演算増幅器１２の反転入力端子すなわち反
転入力領域へ接続され、トランジスタ１５のソー
スは演算増幅器１３の反転入力端子へ接続され
る。各トランジスタ１４，１５の幅−長さ比は
250／10である。

演算増幅器１２とトランジスタ１４および演算
増幅器１３とトランジスタ１５は、回転の入力段
のための電圧設定器を構成する。この入力回路段
は、第１図に示されているトランジスタ１４，１
５のソースとドレインを通る垂直線に沿つて多少
とも含まれる部品も含む。演算増幅器１２，１３
については後で詳しく説明する。

第１図に示されている回路の入力段における他
の部品には２つの電流源１６，１７が含まれる。
各電流源１６，１７の電流入力側端子手段すなわ
ち終端領域は、回路に用いられる最も正の電圧源
へ接続されるようになつている端子手段１８へ電
気的に接続される。回路の最も負の電圧源へ接続
される回路中の端子手段すなわち端子領域が参照
符号１９で示されている。

電流源１６，１７の電流出力端子すなわち電流
供給端子すなわち電流出力領域がｐチヤネル
MOSFET２０，２１のソースへ接続される。各
トランジスタ２０，２１の幅−長さ比は250／10
である。トランジスタ２０，２１は電流源１６，
１７により供給された電流を、ソース領域からド
レイン領域へチヤネル領域を通つて流す。トラン
ジスタ２０，２１のドレインインピーダンスは高
くて、前記電圧設定器を電流源と、それらの電流
源に接続されている他の部品と、回路の第２段と
から分離する。

トランジスタ２０，２１のゲートは一緒に電気
的に接続され、かつ、端子１８の電圧より約4.0
ボルト低い値を有するバイアス電圧源へ接続され
るようにされている端子手段すなわち端子領域２
２へ電気的に接続される。トランジスタ２０のド
レインはトランジスタ１４のソースへ接続され、
トランジスタ２１のドレインはトランジスタ１５
のソースへ接続される。

トランジスタ１４，１５のソースへは電流設定
抵抗２３も接続される。この抵抗２３の一方の端
子はトランジスタ１４のソースへ接続され、抵抗
２３の他方の端子はトランジスタ１５のソースへ
接続される。

最後に、２個の別の電流源２４，２５が入力段
の部分である。電流源２４の電流入力側端子手段
すなわち電流入力側端子領域がトランジスタ１４
のドレインへ接続され、トランジスタ２５の電流
入力側端子がトランジスタ１５のドレインへ接続
される。各電流源２４，２５の電流出力側端子は
端子手段１９へ接続される。電流源２４，２５は
電圧制御電流源であつて、各電流源の側面に矢印
で示されている制御入力領域に電圧制御信号が与
えられる。電流源２４，２５のために選択される
電流は、電流源１６，１７により与えられる電流
の全体として約半分である。

回路の第２段に同様にして制御される２つの電
流源２６，２７がある。電流源２６，２７の電流
供給端子が端子手段１９へ接続される。供給すべ
き電流の選択は、各電流源の側面に矢印で示され
ている制御入力領域を通じて再び制御される。各
電流源２６，２７は各電流源１６，１７により供
給される電流の約半分を再び供給する。

帰還ループ内で制御される２つのｐチヤネル
MOSFET２８，２９が、電流源１６，１７から
供給された電流を、ソースからチヤネルを通つて
ドレインへ流し、電流源２６，２７へ供給する。
各トランジスタ２８，２９の幅−長さ比は250／
10である。トランジスタ２８のソース領域は電流
源１７の電流供給領域へ接続され、トランジスタ
２９のソース領域は電流源１６の電流供給領域へ
接続される。トランジスタ２８のドレインは電流
源２６の電流入力領域へ接続され、トランジスタ
２９のドレインは電流源２７の電流入力領域へ接
続される。

トランジスタ２８のゲートは演算増幅器３０の
出力領域へ接続される。演算増幅器３０の反転入
力端すなわち反転入力領域はトランジスタ１５の
ドレインへ接続される。演算増幅器３０の非反転
入力端子がトランジスタ１４のドレインへ接続さ
れる。演算増幅器３０の付加出力領域である共通
モード出力領域には、そのトランジスタの反転入
力領域と非反転入力領域へ与えられた電圧の平均
を表す信号、すなわち、共通モード電圧が与えら
れる。この信号は電流源２４，２５，２６，２７
の制御入力領域へ与えられて、それらの電流源を
流れる電流を設定する。

トランジスタ２９のゲートは演算増幅器３１の
出力領域へ接続される。演算増幅器３１の非反転
入力端子すなわち非反転入力領域はトランジスタ
２９のドレインへ接続され、反転入力端子は、端
子手段１８と、端子手段１９へ与えられるために
選択された電圧の値の中間の値を有する基準電圧
（ここではアースとして選択されている）へ接続
される。

演算増幅器１２，１３，３０，３１は演算増幅
器に典型的な特性、すなわち、反転入力端子と非
反転入力端子における回路入力インピーダンスが
比較的高いという特性を多少とも有する。汎用演
算増幅器の差入力電圧に依存する信号が生ずる主
出力端子における回路インピーダンスは通常は比
較的低い。しかし、ここで説明している例におい
ては出力負荷のインピーダンスが比較的高いか
ら、演算増幅器の出力インピーダンスは非常に低
い必要はない。

それらの演算増幅器の主出力領域における信号
は、演算増幅器の反転入力端子と非反転入力端子
に与えられた対応する信号が非常に高い利得で増
幅されたものであり、その利得は、非反転入力端
子に与えられた信号に対しては正であり、反転入
力端子に与えられた信号に対しては負である。

次に、第１図に示す変換器の動作を説明する。
電流源１６と１７は、変換器の種々の動作条件に
おいてほとんど等しい電流を供給する。電流源１
６からの電流の一部が第２段の演算増幅器３１と
トランジスタ２９により、トランジスタ２０から
分流させられる。先に述べたように、演算増幅器
３１の反転入力端子が接続される基準電圧はアー
ス電位であるとして図示している。電流源２７が
電流を吸収して演算増幅器３１の非反転入力端子
を反転入力端子に生ずる基準電圧から変えさせる
ことを阻止するのに十分電流を与えるように、演
算増幅器３１はトランジスタ２９を含んでいる帰
還ループを通じてトランジスタ２９を動作させ
る。すなわち、出力領域３２と３３の間に接続さ
れるように選択されている動作負荷を通じて供給
される電流により電流源２７が満されない範囲ま
で、演算増幅器３１は電流源２７の需要を満すの
に十分な電流をトランジスタ２９に流させる。

端子手段２２におけるバイアス電圧はトランジ
スタ２０のゲート電圧をセツトする。電流源１６
からの残りの電流（トランジスタ２９を通らない
電流）はトランジスタ２０を通じて供給される。
このトランジスタ２０のゲート・ソース電圧は、
トランジスタ２０がその電流を流すのに十分な程
度に調整する。トランジスタ２０を用いることに
より、トランジスタ２０のドレイン電圧変化が電
流源１６における電圧降下や、トランジスタ２９
のソースへ与えられる電圧に影響を及ぼすことが
ない、という結果がもたらされる。

トランジスタ２０のドレインからの電流はトラ
ンジスタ１４を流れる。後で説明するように、装
置の入力領域１０と１１に電圧信号を与えること
により抵抗２３の端子間に電圧差が生じ、低い方
の電圧がトランジスタ１５のソースに生じたとす
ると、トランジスタ２０を流れる電流のうちのい
くらかは抵抗２３も流れる。あるいは、トランジ
スタ１５のソースにおける電圧がトランジスタ１
４のソースにおける電圧より高いとすると、トラ
ンジスタ２０を流れる電流に電流が抵抗２３を通
じて加え合わされて、トランジスタ１４を流れ
る。

入力領域１０と１１に与えられる信号電圧（そ
れらの電圧の差が出力領域３２，３３における信
号電流に変換される）は、演算増幅器１２，１３
の非反転入力端子における電圧であるから、それ
らの信号電圧の差は抵抗２３の端子間電圧であ
る。その理由は、トランジスタ１４，１５のソー
ス電圧（ソレラノソース電圧は演算増幅器の反転
入力端子に現われる電圧でもある）が非反転入力
端子における電圧と異ならないように、演算増幅
器１２，１３がトランジスタ１４，１５をそれら
のトランジスタのゲートを通じて制御するからで
ある。また、演算増幅器１２，１３の高い利得
が、それらの入力端子の間に大きい電圧差が存在
し得ないことを意味するから、入力領域１０と１
１に与えられる信号電圧の差が抵抗２３の端子間
電圧に必ずなるのである。

実際に、演算増幅器１２とトランジスタ１４を
含む帰還ループと、演算増幅器１３とトランジス
タ１５を含む帰還ループは電圧ホロワ構成であつ
て、それらのトランジスタのソース電圧が関連す
る入力領域１０，１１における電圧に追従するこ
とを必要とする。前記したように、固定ゲートバ
イアスのトランジスタ２０，２１を用いることに
より、電流源１６または１７、あるいはトランジ
スタ２８，２９のドレインは、入力領域１０，１
１へ与えられた入力信号電圧の変化に応じてトラ
ンジスタ１４，１５のソースに生ずることがある
電圧値変化によつても、何の影響も受けない。

トランジスタ１４のドレインから流れる電流は
電流源２４によりとられる。各電流源２４と２７
は電流源１６により供給された電流の約半分をと
るように設定されるから、電流源２４，２７を含
む２つの回路は（）互いにほぼ等しく、（）
抵抗２３の端子間電圧を異ならせる入力差電圧が
ない場合に、電流源１６により供給される電流が
等しくなる。しかし、入力領域１０と１１へ等し
くない入力電圧を与えると抵抗２３に電流が流
れ、その電流のために、電流源２４と２７を含ん
でいる回路部分が互いに不平衡にされるととも
に、そのような入力差電圧が存在する場合に、そ
れらの電流を平衡させる何らかの装置が無い場合
に電流源１６により供給される電流に対して不平
衡にされる。

次に、電流源１７により供給される電流につい
て考える。先に述べたように、その電流の一部
は、演算増幅器３０により制御されるトランジス
タ２８によつてトランジスタ２１から分流され、
電流源２６へ流される。電流源１７により供給さ
れる電流のうち分流されない電流はトランジスタ
２１を流れる。そのトランジスタ２１のゲート・
ソース間電圧は、その電流を通す回路条件により
十分に調整される。その電流はトランジスタ１５
を通されるが、入力差電圧の極性に応じて、抵抗
２３に流れこむ電流だけ増加させられ、または減
少させられる。

このように、入力領域１０へ入力領域１１へ与
えられる電圧より高い電圧が与えられたとする
と、トランジスタ１４のソースにトランジスタ１
５のソースより高い電圧が与えられる。そのよう
な場合には、トランジスタ２０のドレインから流
出する電流の一部が、トランジスタ１５のソース
に流入する電流に加え合わされる。

トランジスタ１４と１５に流入する電流の間の
そのような不釣合が完全に起ることを許されるも
のとすると、電流源２４と２５に供給される電流
が一致せず、かつそれらの電流がそれらの電流源
により吸収されるために、電流源２４と２５にお
ける電圧降下が十分大きくなる。ここで説明して
いる実施例においては、電流源２５へ電流源２４
より多い電流が供給されるから、電流源２５にお
ける電圧降下が大きくなる。そのために演算増幅
器３０の出力領域における電圧の振れが小さくな
る。先に述べたように、その電圧はトランジスタ
２８のゲートを制御する。そのような作用のため
にトランジスタ２８は電流源１７により供給され
る電流の大部分を分流し、それによりトランジス
タ２１と１５を通つて電流源２５へ供給される電
流が減少する。

しかし、この状況においてトランジスタ２８に
より分流される電流は電流源２６によりとられる
電流より大きいから、付加電流が出力領域３２
と、出力領域３２と３３の間に電気的負荷とを通
つて流され、出力領域３３へ戻される。電流源２
７へ供給されるこの付加電流のために電流源２７
の端子間電圧降下が大きくなり、その電圧降下は
演算増幅器３１により検出される。その結果、演
算増幅器３１の反転入力端子における電圧が高く
され、それにより演算増幅器３１の出力レベルを
高くしてトランジスタ２９のゲート電圧を低く
し、したがつてトランジスタ２９を流れる電流を
減少させる。

その結果としてトランジスタ１４，１５を流れ
る電流の不釣合が、（）トランジスタ２８が含
まれている帰還ループにおける反作用のためにト
ランジスタ２８の分流作用の増大によりトランジ
スタ２１を流れる電流が減少することにより、
（）トランジスタ２９を含んでいる帰還ループ
の反作用の結果としてトランジスタ２９の分流作
用の減少によりトランジスタ２０を流れる電流が
増加することにより、釣合わされる。前記電流の
不釣合は、他の場合には、入力領域１０，１１へ
差入力電圧が加えることにより起る。トランジス
タ２８，２９のそれらの作用により、出力領域３
２と３３に接続されている負荷を流れる電流が増
加する。

したがつて、電流源２６，２７によりとられる
電流が非常に良く一致し、かつトランジスタ２８
と２９を含んでいる帰還ループの利得が十分に高
くて各ループ内の演算増幅器を駆動するために必
要な誤差電圧が非常に小さいとすると、出力領域
３２，３３における負荷を流れる付加電流は抵抗
２３を流れる電流に非常に良く一致する。入力領
域１０，１１へ与えられる電圧の差によつて抵抗
２３を流れる電流が設定されるから、出力領域３
２と３３に接続されている負荷を流れる電流が入
力領域１０と１１へ与えられた差入力電圧を正確
に反映するために、それらの負荷電流と差入力電
圧はほぼ一定の利得によつて相互に関連づけられ
る。

このことは、電流源１６，１７が電流を直ちに
供給する各回路点における電流を加えることによ
りわかる。第１図において電流源１６の電流源領
域の下側の回路点に対して次の式が適用される。

I₁₆＝I₂₄＋i₂₃＋I₂₇−i_L 電流源１７の電流源領域の下側の回路点に対し
て次の式が適用される。

I₁₇＝I₂₅−i₂₃＋I₂₆＋i_L 電流成分の添字はどの回路部品をそれらの電流
成分が流れるかを示す。信号電流を示すために小
文字のｉを用い、固定電流を示すために大文字の
Ｉを用いている。２番目の式から１番目の式を引
くと次式が得られる。

i_L＝i₂₃＋I₁₇−I₁₆／２＋I₂₄−I₂₅／２＋I₂₇−I₂₆／２またはi_L＝i₂₃＋i誤差ここで、意図する一致させられた電流源からの
電流の差が誤差信号としてとられるから、大文字
のＩをi誤差と書いた。抵抗２３の抵抗値をＲ、
入力領域１０へ与えられる電圧をV₁₀、入力領域
１１へ与えられる電圧をV₁₁とすると、i_Lの式は
電圧−電流変換と誤差を示すように下の式のよう
に書き直すことができる。

i_L＝V₁₀−V₁₁／Ｒ＋i誤差したがつて、入力領域１０，１１へ与えられた
電圧により抵抗２３に流れる電流と負荷電流の差
（この差は誤差を表す）は、第１図に示す回路内
の電流源対が一致しないために生ずるものであ
る。一対の電流源内の各部品により供給される電
流を他の部品に供給される電流に慎重に一致させ
ること、その一致を温度変化およびその他の条件
の変化に対して維持することを、変化する回路条
件が供給される電流に著しく影響しないように非
常に高いインピーダンスの電流源を用いることに
組合わせることにより、回路の動作の誤差は非常
に小さくなる。そのような電流源の回路共通モー
ド除去比と電源変動除去比は、誤差項が非常に小
さいから、非常に高くなる。そのような電流源
は、入力領域１０，１１に与えられた入力電圧の
差に負荷電流が非常に直線的に関連することも意
味する。

しかし、第１図の回路の使用においてあまり高
い確度を要求されない場合は、ある部品を用いな
かつたり、簡単にすることができる（第７図参
照）。たとえばトランジスタ２０，２１を用いず
に、それらのトランジスタのソース領域接続とド
レイン領域接続を直結できる。そうすると電流源
１６がトランジスタ１４のソースへ直結され、電
流源１７がトランジスタ１５のソースへ直結され
るから、入力領域１０と１１に加えられた電圧に
応じて、電流源１６，１７とトランジスタ２８，
２９の端子間に大きな電圧変動が現われることに
なる。そのために回路の性能の誤差が大きくな
る。

同様に、演算増幅器１２，１３をなくし、その
代りにトランジスタ１４のゲートを入力領域１０
へ直結し、トランジスタ１５のゲートを入力領域
１１へ直結できる。そうすると、トランジスタ１
４と１５の不一致により抵抗２３の端子間電圧に
いくらか誤差が生ずる。もちろん、入力電圧が変
化しない静止状況においては、トランジスタ２
８，２９の代りに適切な抵抗値の抵抗を用い、か
つそれらのトランジスタに組合わされている演算
増幅器をなくすことができ、あるいは適正な電流
を流し、回路の第２段に正しい電圧条件を与える
ために選択された値の実効インピーダンスを持た
せる他の回路装置で置き換えることができる。

電流源１６，１７により供給される電流が被制
御電流源２４，２５，２６，２７によりそのまま
とられるようにするために、演算増幅器３０によ
り発生された共通モード電圧信号を基にして制御
信号が各被制御電流源へ与えられる。この信号
は、演算増幅器３０の反転入力領域と被反転入力
領域へ与えられた電圧から、電流源２４，２５の
端子間電圧降下を介して得られる。

電流源２４，２５，２６，２７が吸収できない
ほど多くの電流が電流源１６，１７から供給され
ると、電流源２４，２５の端子間電圧降下が大き
くなる。電流源２４，２５の端子間電圧降下の算
術平均が、演算増幅器３０に供給される共通モー
ド電圧としてとられるから、その電圧降下が大き
くなるとそれの平均値も大きくなるために、演算
増幅器３０の入力端子における共通モード電圧も
高くなる。この共通モード電圧が高くなると、演
算増幅器３０により発生されて電流源２４，２
５，２６，２７を制御する共通モード電圧信号が
大きくなるから、それらの電流源の電流値が増加
して、電流源１６，１７から供給される電流をよ
り多くとることができるようにする。

同様に、電流源１６，１７から供給される電流
が少なすぎると、電流源２４，２５の端子間電圧
が低くなる。その電圧の低下は演算増幅器３０か
らの共通モード信号の減少として表れ、それによ
り電流源２４，２５，２６，２７の電流値が減少
する。

高い確度と、モノリシツク集積回路チツプで集
積化するのに適することという目標に達するため
に形成された変換器の具体例の回路図が第２図に
示されている。第１図に示されている演算増幅器
の回路図は後の図に示す。

第２図の左側に示されている付加回路はバイア
ス電圧の発生のために用いられる。基準として外
部電流を用いる外部電流ミラー回路から電圧とし
て得られ、非常に正確で、動作条件が変化しても
非常に一定である、外部から供給されるバイアス
電圧が端子手段４０へ与えられる。この電圧は端
子手段１９における電圧に対して公称1.7ボルト
である。

この電圧はnpnバイポーラトランジスタ４１の
ベースと、ｐチヤネルMOSFET４２のゲート
と、別のnpnバイポーラトランジスタ４３のベー
スとに与えられる。それら２個のバイポーラトラ
ンジスタの典型的なエミツタ面積は最小面積の４
倍である。トランジスタ４２の典型的な幅−長さ
比は100／５である。

このバイアス電圧がトランジスタ４１のベース
へ与えられると、その電圧はトランジスタ４１の
ベース・エミツタ間と、このトランジスタのエミ
ツタ回路中の抵抗４４の端子間とに現われる。こ
のために、トランジスタ４１のコレクタ電流が外
部基準電流のある一定の割合となるように設定さ
れる。トランジスタ４３およびそれのエミツタ抵
抗４５に同様な状況が起る。各抵抗４４と４５の
典型的な値は20Kオームである。

トランジスタ４１のコレクタ電流はｐチヤネル
MOSFET４６と、このMOSFET４６のソース
抵抗４７により供給される。トランジスタ４６の
典型的な幅−長さ比は40／10である。

トランジスタ４１は特定の電流を必要とするか
ら、その電流に対応した特定の電圧降下が抵抗４
７の端子間に生じ、トランジスタ４１により要求
されて、トランジスタ４６のドレインに供給され
る電流を生ずるのに十分な特定の電圧がトランジ
スタ４６のゲートとソースの間に生ずる。この電
圧降下は第２図のトランジスタ２０と２１にゲー
トバイアス電圧として与えられる。そのバイアス
電圧は第１図の端子手段２２へ与えられるとして
示されたバイアス電圧である。

端子手段１８に与えられた電源電圧がどのよう
に変化しても、端子手段１８と、トランジスタ４
６のドレインに生ずるこのバイアス電圧との間に
生ずる電圧差を大きく変化させることはない。そ
の結果、第２図に示す回路のうち第１図の電流源
１６，１７として機能する部分における電圧降下
は非常に一定に維持され、それにより、それらの
電流源からの電流も非常に一定に維持することを
助ける。

トランジスタ４６のドレインとゲートに形成さ
れたことのバイアス電圧は別のｐチヤネル
MOSFET４８のゲートへも与えられる。このト
ランジスタ４８のソース回路に抵抗４９が含まれ
る。トランジスタ４８はトランジスタ４６と良く
一致するように製造され、抵抗４９は抵抗４７に
良く一致するように製造されているから、トラン
ジスタ４８のドレインに供給される電流は、トラ
ンジスタ４９にドレインに供給される電流と同じ
である。その電流はｎチヤネルMOSFET５０と
トランジスタ４２を通して流れる。典型的な幅−
長さ比５／20を有するトランジスタ５０は、他の
場合にはトランジスタ４８の電圧降下である電圧
降下のいくらかを受け持つだけである。

特定の電流が供給されるトランジスタ４２は、
それのゲート・ソース間電圧が、トランジスタ４
２がその特定の電流を流すには不十分であるよう
に、調整に反応する。そのために、トランジスタ
４２のゲートは端子手段４０を介してバイアス電
圧を受けるから、そのトランジスタ４２のソース
に良く整えられた電圧が与えられる。その電圧
は、インピーダンスを高くするために縦続接続さ
れて用いられているいくつかのバイポーラトラン
ジスタのためのベース電圧を与えるために用いら
れる。

それらの縦続接続トランジスタの最初のトラン
ジスタはnpnトランジスタ５１であつて、それの
エミツタがトランジスタ４３のコレクタへ接続さ
れる。このように接続した結果として、トランジ
スタ５１のベース電圧はトランジスタ４３のベー
ス電圧より、トランジスタ４２のゲート・ソース
間電圧に等しい量だけ高い。トランジスタ５１の
典型的なエミツタ面積は最小である。

トランジスタ４３と４５はトランジスタ４３，
５１によりとられる特定の電流を決定するから、
この電流はｐチヤネルMOSFET５２により供給
せねばならない。このトランジスタ５２のドレイ
ンはトランジスタ５１のコレクタへ接続される。
その電流はトランジスタ５２のソース抵抗５３も
流れる。抵抗５３は抵抗４７，４９と良く一致す
るように作られているが、トランジスタ５２はそ
れのチヤネルの幅と長さとの比が、典型的には
500／６というように、トランジスタ４６，４８
の同じ比よりはるかに高いように製造される。

その結果、トランジスタ５２によりトランジス
タ５１へ供給すべき特定の電流は、トランジスタ
４６，４８のゲート・ソース間電圧より低いトラ
ンジスタ５２のゲート・ソース間電圧で供給でき
る。したがつて、アースに対するトランジスタ５
２のゲート電圧およびドレイン電圧は、アースに
対するトランジスタ４６のゲート電圧およびドレ
イン電圧と、トランジスタ２０，２１のゲート電
圧より高い。各抵抗４７，４９，５３の典型的な
抵抗値は26Kオームである。

トランジスタ５２のドレイン電圧とゲート電圧
は別のｐチヤネルMOSFET５４へバイアス電圧
として与えられる。この電圧は、端子手段１８に
おける電圧が変化することがあつても、端子手段
１８における電圧に対して一定の差を保つことに
注意されたい。トランジスタ５４の典型的な幅−
長さ比は2000／６である。

トランジスタ５４はそれのソース抵抗５５とと
もに、第１図における電源１６を構成するために
第２図において用いられる。トランジスタ５２の
ゲートおよびドレインによりトランジスタ５４の
ゲートへ与えられる一定のバイアス電圧と、抵抗
５５の正確な抵抗値とにより、端子手段１８とト
ランジスタ５４のゲートの間の一定の電圧差に関
して、非常に一定の電流を生ずる電流源が構成さ
れる。トランジスタ５４のドレインにおいて供給
される電流の値を非常に正確にするために、抵抗
５５を含む集積回路の製造後に抵抗５５の抵抗値
が調整される。抵抗５５の典型的な抵抗値は
6.5Kオームである。

第１図の電流源１７として機能する第２図の回
路が、第２図のトランジスタ５４のドレインに供
給される電流に非常に良く一致する電流を与える
ことを確かめるために、２つの手段を講じた。ト
ランジスタ５４に良く一致するｐチヤネル
MOSFET５６と、抵抗５５に良く一致するトラ
ンジスタ５６のソース抵抗とを用いる。更に、電
流を設定する抵抗５７の抵抗値を正確に設定する
ために、抵抗５７を含む集積回路の製造後にその
抵抗の抵抗値も調整する。２つ目の手段は、抵抗
５５，５７の端子間電圧の差を検出し、検出した
差を用いてトランジスタ５６のゲートを駆動し、
抵抗５５，５７の端子間電圧の差をほとんどなく
すのに丁度十分なだけ、抵抗５７を流れる電流を
変化させるために演算増幅器５８を用いることで
ある。

演算増幅器５８が抵抗５５と５７の電圧降下を
良く一致させるのに成功するものとするならば、
その演算増幅器はオフセツト電圧が非常に小さ
く、かつそれの入力端子におけるバイアス電流が
非常に小さいように構成しなければならない。こ
の演算増幅器を第２図の残りの部分とともにモノ
リシツク集積回路チツプで形成しないならば、市
販されている演算増幅器を含めて多くの演算増幅
器をこの目的のために使用できる。

第２図の回路の残りの部分とともに集積化する
のに適当な増幅器の回路図を第３図に示す。この
増幅器は、入力の反転と比反転を行う入力段と、
出力を取出す出力段との２つの段を有する。ベー
スが反転入力端子と比反転入力端子としてそれぞ
れ用いられる入力段バイポーラトランジスタは非
常に良く一致し、第１の段は小さい入力オフセツ
ト電圧と小さいバイアス入力電流を達成するため
に小さい電流をとり出す。安定させるための補償
手段として、出力段と入力段の間に一連の抵抗お
よび一連のコンデンサが用いられる。それらの抵
抗とコンデンサの典型的な値はそれぞれ7.5Kオ
ームおよび10.0pfである。

多数のトランジスタを並列に配置する技術、す
なわち、「交差結合」技術を用いることにより、
入力段バイポーラトランジスタを更に一致させら
れる。すなわち、各トランジスタは電気的に並列
接続される２個のトランジスタとして形成され
る。モノリシツク集積回路中の幾何学配置におい
ては、１つの入力に対する一対の並列トランジス
タのうちの１個のトランジスタが正方形の１本の
対角線の各端部に、他の入力トランジスタのため
の並列トランジスタが他の対角線の他端部に、第
１の並列トランジスタ対にそれぞれ非常に近接し
てそれぞれ置かれる。それにより、製法の違いと
温度の変化はそれらのトランジスタの全てにわた
つて空間的に平均されて一層良く一致させる。同
様に、ｐチヤネル負荷抵抗が「交差結合」され
る。

第１図の各電圧制御電流源２４，２５，２６，
２７は、第２図においてはnpnバイポーラトラン
ジスタにより形成される。各トランジスタのエミ
ツタ面積は最小エミツタ面積の約４倍であるが、
一致しており、エミツタ回路にエミツタ抵抗を有
する。最後の２個の電流源はコレクタ回路中に別
の縦続接続npnバイポーラトランジスタを有す
る。このトランジスタの典型的なエミツタ面積は
最小エミツタ面積の２倍である。したがつて、第
１図の電流源２４は、第２図の回路においてはト
ランジスタ５９と抵抗６０により形成される。第
１図の電流源２５は、第２図の回路においてはト
ランジスタ６１と抵抗６２により形成される。ト
ランジスタ５９と６１は「交差結合」される。

第１図の電流源２６は、第２図の回路において
はトランジスタ６３と抵抗６４により形成され
る。図示のように、この電流源には別のnpnバイ
ポーラトランジスタ６５も用いられる。このトラ
ンジスタ６５のエミツタがトランジスタ６３のコ
レクタへ接続されて、両方のトランジスタは縦続
接続される。この構成により、トランジスタ６５
のコレクタから見た回路のインピーダンスが高く
される。

最後に、第１図に示す電流源２７は、第２図の
回路においてはトランジスタ６６とエミツタ抵抗
６７により構成される。トランジスタ６３と６６
は「交差結合」される。

また、この最後の電流源へ別のnpnバイポーラ
トランジスタ６８が縦続接続され、そのトランジ
スタ６８のエミツタがトランジスタ６６のコレク
タへ接続されて、トランジスタ６８のコレクタか
ら見た回路のインピーダンスを高くする。トラン
ジスタ６５と６８のベースは、トランジスタ５１
と同様に、トランジスタ４２のソースへ接続され
る。抵抗６０，６２，６４，６６は一致するよう
に製作され、同じ抵抗値を有する。それらの抵抗
値は典型的には10Kオームである。

演算増幅器１２，１３は第２図の入力領域１
０，１１へ直結される。そのために、それらの演
算増幅器に用いられる回路の共通モード除去比と
大電力源除去比は高くなければならない同時に、
装置への入力信号、または入力信号のひずみによ
る劣化を避けるためにバイアス電流と入力オフセ
ツト電圧は小さくなければならない。これは、第
４図に示す回路において、入力バイアス電流オフ
セツトをなくし、オフセツト電圧を小さく保つた
めに、入力端子に一致した、「交差結合された」
一対のｐチヤネルMOSFETを用いることにより
行われる。また、それは、第２の段の演算増幅器
を有し、各２つの第２の段の入力端子におけるコ
ンデンサを、電源ではなくて、アースと出力端子
へ接続することにより、行うこともできる。こう
することによつて電源除去比が高くなる。また、
補償を行つて増幅器の回路を安定させるために、
それらのコンデンサのうちの１個と直列抵抗を出
力端子と第２段の入力端子の間に用いる。両方の
コンデンサの典型的な値は10pfであり、抵抗の典
型的な抵抗値は1Kオームである。

演算増幅器３０は第１図と第２図に示す回路で
用いられる主帰還ループに利得を与える。この帰
還ループを安定させ、直線的に動作させるため
に、その演算増幅器の相互コンダクタンスは大き
くなければならない。装置の初段における電流の
平衡を乱すことを避けるために、入力バイアス電
流のオフセツトも低くなければならない。この演
算増幅器のために第５図に示されている回路は、
高利得バイポーラトランジスタ差動増幅器段を用
いることにより、この目的を達成する。その差動
増幅器段においては、入力npnバイポーラトラン
ジスタのエミツタが第２の差動npnバイポーラト
ランジスタのベースを直接駆動して、非常に高利
得のダーリントン回路接続に似たものを与える。

出力端子と反転入力端子の間の一連の抵抗およ
びコンデンサが増幅器を再び安定させる。それら
の抵抗とコンデンサの典型的な値はそれぞれ1K
オーム、30pfである。非反転入力端子とアースの
間に30pfのコンデンサも接続される。第２のバイ
ポーラトランジスタ群のエミツタが、それらから
電流をとる電流源へ接続される回路点から共通モ
ード電圧信号をとり出せることがわかる。この回
路点は各入力端子からの２個のベース・エミツ
タ・ダイオードであるから、この回路点は入力端
子に生ずる平均電圧を反映する。

最後に、演算増幅器３１は適当な性能要求を有
する。そのために、トランジスタ２９の非反転入
力端子が動作させられる基準電圧が選択の問題で
あつて、この増幅器の入力端子におけるオフセツ
トが重要でないようにされる。増幅器は安定でな
ければならないとともに、非反転入力端子におけ
る電圧を反転入力端子における電圧にほぼ等しく
保持できるようにするために十分な利得を持たな
ければならない。第６図に示す回路はこの目的を
達成するために十分である。また、安定性を補償
するために、出力端子と反転入力端子の間に一連
の抵抗とコンデンサが含まれる。コンデンサの典
型的な容量は10pf、抵抗の典型的な抵抗値は5K
オームである。

【図面の簡単な説明】

第１図は本発明の回路の要旨を示す簡略化した
ブロツク図、第２図は本発明の回路の一層完全な
回路図、第３図、第４図、第５図および第６図は
本発明に用いられる演算増幅器の回路図、第７図
は第１図の回路を簡略化した例を示す回路図であ
る。１０，１１……入力領域、１２，１３，３０，
３１……演算増幅器、１６，１７……電流源、２
４，２５，２６，２７……被制御電流源、３２，
３３……出力領域。

Claims

【特許請求の範囲】１第１および第２の入力領域と、第１および第
２の出力領域とを有する差電圧−電流変換器にお
いて、それぞれが第１および第２の終端領域を有し、
それぞれの終端領域の間にある選択された電流を
流す第１、第２、第３、第４、第５および第６の
実効電流源であつて、第１と第２の実効電流源の
第１の終端領域が第１の電圧源へ接続され、第５
と第６の実効電流源のそれぞれの第１の終端領域
が第１および第２の出力領域へそれぞれ接続さ
れ、かつ第３、第４、第５、第６の第２の終端領
域が第２の電圧源へ接続されているとともに、前
記第３、第４、第５および第６実効電流源はそれ
ぞれの第１終端領域と第２の終端領域との間に流
れる電流を選択するように電圧が加えられる制御
領域を有する第１、第２、第３、第４、第５およ
び第６の実効電流源、それぞれが第１および第２の終端領域と制御領
域とを有し、それぞれの終端領域の間に選択され
た導電度の導通路が設けられた第１、第２、第
３、第４の電流導通手段であつて、第１と第４の
電流導通手段のそれぞれの第１終端領域が前記第
１の実効電流源の第２の終端領域に接続され、第
２および第３の電流導通手段のそれぞれの第１終
端領域が前記第２の実効電流源の第２の終端領域
に接続され、第３の電流導通手段の第２の終端領
域が前記第５の実効電流源の第１の終端領域に、
第４の電流導通手段の第２の終端領域が前記第６
の実効電流源の第１の終端領域に接続される第
１、第２、第３および第４の電流導通手段、一方が前記第４の実効電流源の第１の終端領域
に接続されるとともに他方が第３の実行電流源の
第１終端領域に接続される入力領域と、前記第
３、第４、第５、第６の実効電流源の制御領域に
接続される出力領域とを有し、その双方の入力領
域で検出した電圧に応じた信号を出力領域に供給
する共通モード電圧検出手段、前記第４の実効電流源の第１領域に接続された
反転入力である第１の入力領域と、前記第３の実
効電流源の第１領域に接続された非反転入力であ
る第２の入力領域と、前記第３の電流導通手段の
制御領域に接続された第１の演算増幅器、前記第６の実効電流源の第１の領域に接続され
た非反転入力である第１の入力領域と、第３の電
圧源に接続された反転入力である第２の入力源
と、前記第４の電流導通手段の制御領域に接続さ
れる出力領域とを有する第２の演算増幅器、第１の終端領域と第２の終端領域および制御領
域をそれぞれ有する第１および第２の電圧設定器
であつて、前記制御領域により、選択された導電
度の導電路をその第１の終端領域と第２の終端領
域との間に設けることを指令されることができ、
前記第１の電圧設定器の制御領域が前記第１の入
力領域へ、第１の終端領域が前記第１の電流導通
手段の第２の終端領域に、第２の終端領域が前記
第３の実効電流源の第１の終端領域へそれぞれ接
続され、前記第２の電圧設定器の制御領域が前記
第２の入力領域へ、第１の終端領域が前記第２の
電流導通手段の第２の終端領域へ、第２の終端領
域が前記第４の実効電流源の第１の終端領域へそ
れぞれ接続されている第１および第２の電圧設定
器と；第１の終端領域と第２の終端領域とを有し、そ
の領域の間に選択された導電度の導電路が形成さ
れ、第１の終端領域が前記第１の電圧設定器の第
１の終端領域に、第２の終端領域が前記第２の電
圧設定器の第１の終端領域へそれぞれ接続されて
いる電流設定器と；を備えることを特徴とする差電圧−電流変換器。