JPH0553853A - テストパタン作成方式 - Google Patents
テストパタン作成方式Info
- Publication number
- JPH0553853A JPH0553853A JP3209732A JP20973291A JPH0553853A JP H0553853 A JPH0553853 A JP H0553853A JP 3209732 A JP3209732 A JP 3209732A JP 20973291 A JP20973291 A JP 20973291A JP H0553853 A JPH0553853 A JP H0553853A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- circuit
- name
- signal name
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 短時間で論理合成で作成された回路データベ
ースに信号名でプリアサインを可能とすると共に、指定
ミスの発生をなくする。 【構成】 論理合成手段１は機能記述５から論理合成に
より回路データベース６を作成し、論理素子抽出手段２
は指定された論理回路の信号名７を回路データベース６
から検索し、対応する論理素子名と信号名の符号とを抽
出する。次に、パタン発生条件付加手段３は指定された
信号名７及びプリサイン値８より、抽出した論理素子名
と符号に対応する値とでプリアサインを行う。そして、
ＡＴＰＧ手段４は回路データベース６を用いてテストパ
タン９を作成する。
ースに信号名でプリアサインを可能とすると共に、指定
ミスの発生をなくする。 【構成】 論理合成手段１は機能記述５から論理合成に
より回路データベース６を作成し、論理素子抽出手段２
は指定された論理回路の信号名７を回路データベース６
から検索し、対応する論理素子名と信号名の符号とを抽
出する。次に、パタン発生条件付加手段３は指定された
信号名７及びプリサイン値８より、抽出した論理素子名
と符号に対応する値とでプリアサインを行う。そして、
ＡＴＰＧ手段４は回路データベース６を用いてテストパ
タン９を作成する。
Description
【０００１】
【産業上の利用分野】本発明は論理回路のテストパタン
作成方式に関し、特に論理合成された回路に対するテス
トパタン作成方式に関する。
作成方式に関し、特に論理合成された回路に対するテス
トパタン作成方式に関する。
【０００２】
【従来の技術】従来、論理回路のテストパタン作成方式
においては、例えば、回路設計者が論理記述を書いて作
成した回路図やネットリストをもとにしたデータベース
を入力してテストパタンを作成していた。このとき、論
理回路の素子にプリアサインする場合には、回路設計者
が論理記述にある素子名を指定していた。
においては、例えば、回路設計者が論理記述を書いて作
成した回路図やネットリストをもとにしたデータベース
を入力してテストパタンを作成していた。このとき、論
理回路の素子にプリアサインする場合には、回路設計者
が論理記述にある素子名を指定していた。
【０００３】また、論理合成により機能記述から自動で
作成された論理回路に対してプリアサインをする場合に
は、自動的に作成された回路図から人手で機能記述の信
号名と対応する論理記述の素子名とを探し論理素子名で
指定していた。
作成された論理回路に対してプリアサインをする場合に
は、自動的に作成された回路図から人手で機能記述の信
号名と対応する論理記述の素子名とを探し論理素子名で
指定していた。
【０００４】
【発明が解決しようとする課題】上述した従来の方式で
は、論理合成で機能記述から作成された回路に対してプ
リアサインを行う場合、人手で機能記述の信号名と素子
名との対応を判断するために、論理素子名を指定するの
に時間がかかったり、指定ミスが発生するという欠点が
ある。
は、論理合成で機能記述から作成された回路に対してプ
リアサインを行う場合、人手で機能記述の信号名と素子
名との対応を判断するために、論理素子名を指定するの
に時間がかかったり、指定ミスが発生するという欠点が
ある。
【０００５】
【課題を解決するための手段】本発明は、論理回路のテ
ストパタン作成方式であって、指定された前記論理回路
の信号名を機能記述から論理合成により作成された回路
データベースから検索し、対応する論理素子名と前記信
号名の符号とを抽出する論理素子抽出手段と、指定され
た前記信号名及びプリアサイン値より、抽出された前記
論理素子名と前記信号名の符号に対応する値とでプリア
サインを行うパタン発生条件負荷手段とを備えている。
ストパタン作成方式であって、指定された前記論理回路
の信号名を機能記述から論理合成により作成された回路
データベースから検索し、対応する論理素子名と前記信
号名の符号とを抽出する論理素子抽出手段と、指定され
た前記信号名及びプリアサイン値より、抽出された前記
論理素子名と前記信号名の符号に対応する値とでプリア
サインを行うパタン発生条件負荷手段とを備えている。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すブロック図
である。図１において、論理合成手段１は、機能記述５
を入力して回路データベース６を作成する既存の手法で
ある。この回路データベース６の信号名に関しては、信
号名と論理素子名と符号が関係づけられて格納されてい
る。次に、論理素子抽出手段２は、指定された信号名７
を基に回路データベースから信号名７と同じ信号名を検
索し、信号名に対応した論理素子名と符号とを抽出す
る。このとき、同じ信号名で符号の正負が逆の信号名が
存在すれば、符号の正負が逆の信号名の論理素子名も符
号と共に抽出する。パタン発生条件付加手段３は、論理
素子抽出手段２で抽出された論理素子名の符号が正のと
きは、指定されたプリアサイン値８の値を論理素子名と
共にパタン発生条件として回路デタベース６にセット
し、また、符号が負のときは、指定されたプリアサイン
値８の逆値（“１”のときは“０”，“０”のときは
“１”）をプリアサイン値として同様に論理素子名と共
に回路データベース６にセットする。ＡＴＰＧ手段４
は、Ａｌｇｏｒｔｈｍｉｃ Ｔｅｓｔ Ｐａｔｔｅｒｎ
Ｇｅｎｅｒａｔｉｏｎすなわち、テストパタンを自動
生成する手段であって、回路データベース６を用いて公
知のＤアルゴリズム等に基づくテストパタン発生方法に
よりテストパタン９を作成する。
である。図１において、論理合成手段１は、機能記述５
を入力して回路データベース６を作成する既存の手法で
ある。この回路データベース６の信号名に関しては、信
号名と論理素子名と符号が関係づけられて格納されてい
る。次に、論理素子抽出手段２は、指定された信号名７
を基に回路データベースから信号名７と同じ信号名を検
索し、信号名に対応した論理素子名と符号とを抽出す
る。このとき、同じ信号名で符号の正負が逆の信号名が
存在すれば、符号の正負が逆の信号名の論理素子名も符
号と共に抽出する。パタン発生条件付加手段３は、論理
素子抽出手段２で抽出された論理素子名の符号が正のと
きは、指定されたプリアサイン値８の値を論理素子名と
共にパタン発生条件として回路デタベース６にセット
し、また、符号が負のときは、指定されたプリアサイン
値８の逆値（“１”のときは“０”，“０”のときは
“１”）をプリアサイン値として同様に論理素子名と共
に回路データベース６にセットする。ＡＴＰＧ手段４
は、Ａｌｇｏｒｔｈｍｉｃ Ｔｅｓｔ Ｐａｔｔｅｒｎ
Ｇｅｎｅｒａｔｉｏｎすなわち、テストパタンを自動
生成する手段であって、回路データベース６を用いて公
知のＤアルゴリズム等に基づくテストパタン発生方法に
よりテストパタン９を作成する。
【０００８】なお、プリアサインできるものとして外部
入力ピンやスキャン・フリップ・フロップ等があるが、
本例の説明として外部入力ピンを使用した。
入力ピンやスキャン・フリップ・フロップ等があるが、
本例の説明として外部入力ピンを使用した。
【０００９】図２は本発明の適用される集積回路（論理
回路）の一例を示す図である。
回路）の一例を示す図である。
【００１０】次に、図２の集積回路を用いて、図４に示
すようなプリアサイン指定をしたときのテストパタン作
成手順について説明する。
すようなプリアサイン指定をしたときのテストパタン作
成手順について説明する。
【００１１】まず、論理素子抽出手段２は、回路データ
ベース６から図３の対応を示す図を用いて、指定された
信号名７“ＡＡＡ”と同じ信号名を検索し、ピン名“Ｉ
ＮＩ”と符号“＋”とを抽出する。続いて、パタン発生
条件付加手段３では、抽出されたピン名“ＩＮＩ”の符
号が“正”であることから、指定されたプリアサイン値
９の値“１”をパタン発生条件として回路データベース
６にセットする。そして、ＡＴＰＧ手段４では、回路デ
ータベース６を入力してテストパタン９を作成する。
ベース６から図３の対応を示す図を用いて、指定された
信号名７“ＡＡＡ”と同じ信号名を検索し、ピン名“Ｉ
ＮＩ”と符号“＋”とを抽出する。続いて、パタン発生
条件付加手段３では、抽出されたピン名“ＩＮＩ”の符
号が“正”であることから、指定されたプリアサイン値
９の値“１”をパタン発生条件として回路データベース
６にセットする。そして、ＡＴＰＧ手段４では、回路デ
ータベース６を入力してテストパタン９を作成する。
【００１２】また、図５に示すようなプリアサインを指
定したとき、図２の集積回路（論理回路）に対するテス
トパタン発生手順について説明する。
定したとき、図２の集積回路（論理回路）に対するテス
トパタン発生手順について説明する。
【００１３】まず、論理素子抽出手段２は、回路データ
ベース６から図３に示す対応表を用いて、指定された信
号名７“ＣＣＣ”と同じ信号名を検索し、ピン名“ＩＮ
３”，“ＩＮ７”及び符号“＋”，“−”とを抽出す
る。続いて、パタン発生条件付加手段３では、抽出され
たピン名“ＩＮ３”の符号が“正”であることから、指
定されたプリアサイン値９の値“１”の逆値である
“０”をパタン発生条件としてそれぞれ回路データベー
ス６にセットする。そして、ＡＴＰＧ手段４では、回路
データベース６を入力してテストパタン９を作成する。
ベース６から図３に示す対応表を用いて、指定された信
号名７“ＣＣＣ”と同じ信号名を検索し、ピン名“ＩＮ
３”，“ＩＮ７”及び符号“＋”，“−”とを抽出す
る。続いて、パタン発生条件付加手段３では、抽出され
たピン名“ＩＮ３”の符号が“正”であることから、指
定されたプリアサイン値９の値“１”の逆値である
“０”をパタン発生条件としてそれぞれ回路データベー
ス６にセットする。そして、ＡＴＰＧ手段４では、回路
データベース６を入力してテストパタン９を作成する。
【００１４】
【発明の効果】以上説明したように本発明は、論理合成
で機能記述から作成された回路に対してプリアサインを
行うとき、機能記述の信号名で指定できると共に、同じ
信号名で符号が異なる信号名の入力ピンに対しても同時
にプリアサインできるため、指定が短時間で済み、かつ
指定ミスがなくなるという効果がある。
で機能記述から作成された回路に対してプリアサインを
行うとき、機能記述の信号名で指定できると共に、同じ
信号名で符号が異なる信号名の入力ピンに対しても同時
にプリアサインできるため、指定が短時間で済み、かつ
指定ミスがなくなるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例に適用される集積回路（論理回路）の
一例を示す図である。
一例を示す図である。
【図３】図２に示す論理回路（論理回路）のデータベー
スを示す図である。
スを示す図である。
【図４】プリサイン指定の一例を示す図である。
【図５】プリサイン指定の一例を示す図である。
１ 論理合成 ２ 論理素子抽出手段 ３ パタン発生条件付加手段 ４ ＡＴＰＧ手段 ５ 機能記述 ６ 回路データベース ７ 信号名 ８ プリサイン値 ９ テスタパタン
Claims (1)
- 【請求項１】 論理回路のテストパタン作成方式であっ
て、指定された前記論理回路の信号名を機能記述から論
理合成により作成された回路データベースから検索し、
対応する論理素子名と前記信号名の符号とを抽出する論
理素子抽出手段と、指定された前記信号名及びプリアサ
イン値より、抽出された前記論理素子名と前記信号名の
符号に対応する値とでプリアサインを行うパタン発生条
件負荷手段とを備えることを備えることを特徴とするテ
ストパタン作成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209732A JPH0553853A (ja) | 1991-08-22 | 1991-08-22 | テストパタン作成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209732A JPH0553853A (ja) | 1991-08-22 | 1991-08-22 | テストパタン作成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553853A true JPH0553853A (ja) | 1993-03-05 |
Family
ID=16577722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209732A Pending JPH0553853A (ja) | 1991-08-22 | 1991-08-22 | テストパタン作成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553853A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818041B2 (en) | 2000-09-18 | 2004-11-16 | Neomax Co., Ltd | Magnetic alloy powder for permanent magnet and method for producing the same |
-
1991
- 1991-08-22 JP JP3209732A patent/JPH0553853A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818041B2 (en) | 2000-09-18 | 2004-11-16 | Neomax Co., Ltd | Magnetic alloy powder for permanent magnet and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353904B1 (en) | Method of automatically generating new test programs for mixed-signal integrated circuit based on reusable test-block templates according to user-provided driver file | |
| US6067652A (en) | Tester-compatible timing translation system and method using time-set partnering | |
| JP2003141206A (ja) | Ｌｓｉテスト・データのタイミング検証方法およびｌｓｉテスト・データのタイミング検証プログラム | |
| KR20000011359A (ko) | 고속테스트패턴평가장치 | |
| JPH11202026A (ja) | 不良解析手法 | |
| CN1983288A (zh) | 验证操作支持系统及其方法 | |
| US7024346B1 (en) | Automatic ATAP test bench generator | |
| JP2705548B2 (ja) | 印刷回路基板設計支援装置 | |
| JPH04172529A (ja) | データ中心型ソフトウエア部品によるプログラム自動生成方式 | |
| JP2600572B2 (ja) | 順序回路を含む論理検証対象回路の論理検証容易化回路への変換方法とその装置 | |
| JPH11118889A (ja) | テストプログラム生成システム | |
| JP2850629B2 (ja) | 論理検証システム | |
| JP2000187064A (ja) | テストグループ作成装置及びその作成方法 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JPH04335171A (ja) | テストパタン変換方式 | |
| JPH05143665A (ja) | 定型回路の検証データ自動生成システム | |
| Yu | VLSI design and CAD technology in Korea | |
| JPH0754534B2 (ja) | スキャンパス論理検証方法及びその装置 | |
| JPH10227842A (ja) | テストパターン生成装置 | |
| JP3785398B2 (ja) | ミックスドシグナルｌｓｉのテストプログラム・テストパタン自動生成システム及びそのシステムをプログラムとして記録した記録媒体 | |
| JPH09251061A (ja) | テストパタン生成装置 | |
| JP2000215217A (ja) | 論理合成方法及び装置 | |
| JPH029370B2 (ja) | ||
| JP2000020299A (ja) | アプリケーションオブジェクトの生成・テストシステム及びその方法及び記録媒体 | |
| JPH1125132A (ja) | シミュレーション装置及び方法及びシミュレーションプログラムを記録した記録媒体 |