JP2000215217A - 論理合成方法及び装置 - Google Patents

論理合成方法及び装置

Info

Publication number
JP2000215217A
JP2000215217A JP11015983A JP1598399A JP2000215217A JP 2000215217 A JP2000215217 A JP 2000215217A JP 11015983 A JP11015983 A JP 11015983A JP 1598399 A JP1598399 A JP 1598399A JP 2000215217 A JP2000215217 A JP 2000215217A
Authority
JP
Japan
Prior art keywords
netlist
logical
changed
logic
description
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11015983A
Other languages
English (en)
Inventor
Atsushi Katano
敦 片野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP11015983A priority Critical patent/JP2000215217A/ja
Publication of JP2000215217A publication Critical patent/JP2000215217A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 論理合成が終了した時点でなされた論理記述
の変更に対しても、最適の回路遅延を保持しつつ、設計
時間の短縮を図った論理合成方式を提供する。 【解決手段】 所定の論理記述に基づいて行われた論理
合成が終了した時点で変更された論理記述から再度論理
合成を行うための論理合成方法であって、変更前の論理
記述である修正前論理記述、及び変更後の論理記述であ
る修正後論理記述の内容を比較して変更箇所を抽出し、
修正前論理記述で論理合成された結果である修正前ネッ
トリストから変更箇所に相当するネットリストを削除し
た無修正ネットリストを生成し、変更箇所を示す差分情
報に基づいて論理合成を行って変更箇所のみの論理合成
結果である変更箇所ネットリストを生成し、無修正ネッ
トリスト及び変更箇所ネットリストの内容を合成して修
正後論理記述の論理合成結果に相当する更新後ネットリ
ストを生成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は回路自動設計方法に
関し、特に論理記述言語を使用して論理合成を行うため
の論理合成方法及びその装置に関する。
【0002】
【従来の技術】図4は回路自動設計方法の処理手順を示
す図であり、論理合成装置によって論理記述言語からネ
ットリストを作成するためのフローチャートである。
【0003】図4において、設計者が論理記述言語を使
用して論理記述を作成すると、論理合成装置は作成され
た論理記述に基づいてネットリストを作成する(ステッ
プS41)。このとき論理合成装置は、設計者の意図し
た回路遅延の規格値が記録された制約ファイルの内容に
したがって所定の回路遅延を満足するように論理合成を
行う。なお、論理合成されたネットリストに使用される
全ゲート(コンポーネント)にはそれぞれ個別の重複し
ないインスタンス名が付与される。
【0004】次に、論理合成装置はネットリスト内の各
ゲートの配置を決定するためのフロアプランを実施する
(ステップS42)。フロアプランでは、ネットリスト内
の各ゲートに対してそれぞれインスタンス名とそれに対
応する位置座標とを一対とする配置情報を作成する。そ
して、ネットリスト及び配置情報により、ゲート自体の
遅延時間であるサーキットディレイと、配線長による遅
延時間であるメディアディレイとをそれぞれ計算し(ス
テップS43)、それらの値が制約ファイルに記録され
た規格値以下であるか否かを検証する(ステップS4
4)。
【0005】サーキットディレイ及びメディアディレイ
が設計者の意図した規格値以下でない場合は、遅延検証
結果から回路配置及び回路構成を詳細に調査する(ステ
ップS45)。
【0006】サーキットディレイが悪化する要因として
は、遅延の大きいゲートを使用していること、あるいは
ゲートの段数が多いことが考えられる。また、メディア
ディレイが悪化する要因としては、フロアプランによっ
て配置されたゲート間の配線長が長いことが考えられ
る。
【0007】前者の場合、ステップ41の処理に戻って
制約ファイルの内容を再検討し、それ以降の処理を再度
実施する。また、後者の場合、配置情報を修正してゲー
ト間の配線長が延びないように再度フロアプランを実施
する。以上の処理によって回路遅延が規格値内に抑制さ
れた回路が作成される。
【0008】
【発明が解決しようとする課題】上記したような従来の
論理合成方法では、ネットリストが作成された後に論理
記述の変更があると、論理合成を再度実行するためにイ
ンスタンス名が変わってしまう。その際、その後に実行
するフロアプランで従来の配置情報が使えないために配
置情報の変更が必要となり、論理記述変更前に最適の遅
延時間で設計されていた回路遅延の性能が保持できなく
なるという問題が発生する。
【0009】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、論理合
成が終了した時点でなされた論理記述の変更に対して
も、最適の回路遅延を保持しつつ、設計時間の短縮を図
った論理合成方法を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
本発明の論理合成方法は、所定の論理記述に基づいて実
行された論理合成が終了した後に変更された論理記述か
ら再度論理合成を行うための論理合成方法であって、変
更前の論理記述である修正前論理記述、及び変更後の論
理記述である修正後論理記述の内容を比較して変更箇所
を抽出し、前記修正前論理記述で論理合成された結果で
ある修正前ネットリストから、前記変更箇所に相当する
ネットリストを削除した無修正ネットリストを生成し、
前記変更箇所を示す差分情報に基づいて論理合成を行
い、前記変更箇所のみの論理合成結果である変更箇所ネ
ットリストを生成し、前記無修正ネットリスト及び前記
変更箇所ネットリストの内容を合成して、前記修正後論
理記述の論理合成結果に相当する更新後ネットリストを
生成する方法である。
【0011】このとき、前記無修正ネットリストで用い
られるインスタンス名、及び前記変更箇所ネットリスト
で用いられるインスタンス名に重複がないか否かを確認
し、前記インスタンス名に重複がある場合は、前記変更
箇所ネットリスト内の重複したインスタンス名を未使用
のインスタンス名に変更してもよく、予め、設計者の意
図した回路遅延の規格値が記録された制約ファイルを備
えておき、前記規格値を満足するように前記変更箇所ネ
ットリストを作成してもよい。
【0012】また、本発明の論理合成装置は、所定の論
理記述に基づいて実行された論理合成が終了した後に変
更された論理記述から再度論理合成を行う論理合成装置
であって、変更前の論理記述である修正前論理記述、及
び変更後の論理記述である修正後論理記述の内容を比較
して変更箇所を抽出する差分抽出手段と、前記修正前論
理記述で論理合成された結果である修正前ネットリスト
から、前記変更箇所に相当するネットリストを削除した
無修正ネットリストを生成する変更箇所特定手段と、前
記変更箇所を示す差分情報に基づいて論理合成を行い、
前記変更箇所のみの論理合成結果である変更箇所ネット
リストを生成する変更箇所論理合成手段と、前記無修正
ネットリスト及び前記変更箇所ネットリストの内容を合
成し、前記修正後論理記述の論理合成結果に相当する更
新後ネットリストを生成するネットリスト生成手段と、
を有する構成である。
【0013】このとき、前記ネットリスト生成手段は、
前記無修正ネットリストで用いられるインスタンス名、
及び前記変更箇所ネットリストで用いられるインスタン
ス名に重複がないか否かを確認し、前記インスタンス名
に重複がある場合は、前記変更箇所ネットリスト内の重
複したインスタンス名を未使用のインスタンス名に変更
してもよく、予め、設計者の意図した回路遅延の規格値
が記録された制約ファイルを備えておき、前記変更箇所
論理合成手段は、前記規格値を満足するように前記変更
箇所ネットリストを生成してもよい。
【0014】上記のような論理合成方法及び論理合成装
置は、修正前論理記述で論理合成された結果である修正
前ネットリストから、変更箇所に相当するネットリスト
を削除した無修正ネットリストを生成し、変更箇所を示
す差分情報に基づいて論理合成を行い、変更箇所のみの
論理合成結果である変更箇所ネットリストを生成し、無
修正ネットリスト及び変更箇所ネットリストの内容を合
成して、修正後論理記述の論理合成結果に相当する更新
後ネットリストを生成することで、論理記述に変更の無
い箇所においては、再度論理合成が実施されないため変
更前の論理合成結果であるネットリスト及びインスタン
ス名が保存される。また、インスタンス名に変更がない
箇所については論理記述変更前の位置情報を使用するこ
とができる。
【0015】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
【0016】図1は本発明の論理合成装置の一構成例を
示すブロック図である。
【0017】図1において、修正前論理記述は変更を行
う前の論理記述であり、修正後論理記述は変更後の論理
記述である。修正前ネットリストは修正前論理記述から
論理合成したネットリストであり、制約ファイル4は回
路遅延の規格値が記録されたファイルである。
【0018】差分抽出手段1は修正前論理記述と修正後
論理記述とを比較して変更部分を抽出し、差分情報とし
て出力する。差分情報ファイル2は差分抽出手段1から
出力された修正前論理記述と修正後論理記述との差分
(変更部分)が記録されるファイルである。
【0019】変更箇所特定手段3は差分情報ファイル2
に記録された差分情報に基づき修正前ネットリスト内の
変更箇所に相当する構成を削除して無修正ネットリスト
を出力する。変更箇所論理合成手段5は、修正後論理記
述と差分情報及び制約ファイル4の内容に基づき、変更
があった箇所のみの論理合成を実施し、変更箇所ネット
リストとして出力する。
【0020】ネットリスト生成手段6は無修正ネットリ
ストと変更箇所ネットリストの内容を合成し、修正後論
理記述の論理合成結果に相当するネットリストである更
新後ネットリストを出力する。
【0021】このような構成において、次に図2及び図
3を用いて本発明の論理合成装置の動作について説明す
る。
【0022】図2は図1に示した修正前論理記述及び修
正後論理記述の一例を示すリストである。また、図3は
図1に示した修正前ネットリスト及び更新後ネットリス
トの一例を示すブロック図である。なお、図3の各コン
ポーネント内に記載したG001〜G003はそれぞれ
インスタンス名を示している。
【0023】修正前論理記述によって修正前ネットリス
トが作成された後、論理記述が変更されて修正後論理記
述が入力されると、論理合成装置は修正前論理記述及び
修正後論理記述をそれぞれ差分抽出手段1に取り込む。
なお、ここでは修正前論理記述は図2(a)に示すよう
に記載されているものとする。
【0024】図2(a)に示した修正前論理記述は、信
号“B”が信号“E”と信号“F”の論理和として出力
され、信号“A”が信号“B”と信号“C”と信号
“D”の論理積として出力されることを示している。こ
れらの論理記述を論理合成したネットリストが図3
(a)である。
【0025】ここで、図2(a)に示した論理記述に対
して図2(b)に示すように論理記述が変更され、修正
後論理記述が作成されたとする。
【0026】このとき、差分抽出手段1は信号“A”の
論理記述が変更されたことを検出し、その差分情報を差
分情報ファイル2に記録する。
【0027】変更箇所特定手段3は、差分情報ファイル
2を参照して修正前ネットリスト中の信号“C”及び信
号“D”から信号“A”へつながる接続及びゲートに関
する構成を削除し、変更が無かった箇所についてはイン
スタンス名を含めてそのまま無修正ネットリストとして
出力する。
【0028】次に、変更箇所論理合成手段5は、修正後
論理記述、及び差分情報を取り込み、変更箇所のみの論
理合成を行って変更箇所ネットリストを生成する。この
とき変更箇所論理合成手段5は修正前の回路遅延規格値
が記録された制約ファイル4を参照し、論理記述の変更
個所に遅延制約が存在する場合は遅延制約を反映しつつ
論理合成を行う。
【0029】ネットリスト生成手段6は、無修正ネット
リスト及び変更箇所ネットリストを取り込み、それぞれ
のネットリストを合成する。このときネットリスト生成
手段6は無修正ネットリストのインスタンス名を一切変
更しない。また、変更箇所ネットリストのインスタンス
名と無修正ネットリストのインスタンス名をチェック
し、重複が無いか否か確認する。変更箇所ネットリスト
と無修正ネットリストのインスタンス名が重複した場合
は、変更箇所における重複したインスタンス名を未使用
のインスタンス名に変更をすることで重複を回避する。
【0030】このような処理を行うことにより、図2
(b)に示す修正後論理記述に対して図3(b)に示す
ような更新後ネットリストを得ることができる。なお、
図3(b)に示すように、変更箇所ネットリストの各コ
ンポーネントに付与するインスタンス名は、修正前論理
記述から論理合成されたネットリストで用いられていた
名称と同じであってもよい。
【0031】したがって、本発明によれば、論理記述に
変更の無い箇所においては、再度論理合成が実施されな
いため変更前の論理合成結果であるネットリスト及びイ
ンスタンス名が保存される。また、インスタンス名に変
更がない箇所については論理記述変更前の位置情報を使
用することができるため、フロアプラン実行時に再度同
じ位置にゲートが配置され、修正前の配線時の回路遅延
性能がほぼ保たれ、最適の回路遅延で論理合成される。
【0032】さらに、変更箇所のみ論理合成が実施され
るため、論理合成に必要な時間が短縮され、設計時間が
短縮される。
【0033】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
【0034】修正前論理記述で論理合成された結果であ
る修正前ネットリストから、変更箇所に相当するネット
リストを削除した無修正ネットリストを生成し、変更箇
所を示す差分情報に基づいて論理合成を行い、変更箇所
のみの論理合成結果である変更箇所ネットリストを生成
し、無修正ネットリスト及び変更箇所ネットリストの内
容を合成して、修正後論理記述の論理合成結果に相当す
る更新後ネットリストを生成することで、論理記述に変
更の無い箇所においては、再度論理合成が実施されない
ため変更前の論理合成結果であるネットリスト及びイン
スタンス名が保存される。また、インスタンス名に変更
がない箇所については論理記述変更前の位置情報を使用
することができる。
【0035】したがって、フロアプラン実行時に再度同
じ位置にゲートが配置され、修正前の配線時の回路遅延
性能がほぼ保たれ、最適の回路遅延で論理合成される。
【0036】さらに、変更箇所のみ論理合成が実施され
るため、論理合成に必要な時間が短縮され、設計時間が
短縮される。
【図面の簡単な説明】
【図1】図1は本発明の論理合成装置の一構成例を示す
ブロック図である。
【図2】図1に示した修正前論理記述及び修正後論理記
述の一例を示すリストである。
【図3】図1に示した修正前ネットリスト及び更新後ネ
ットリストの一例を示すブロック図である。
【図4】回路自動設計方法の処理手順を示す図であり、
論理合成装置によって論理記述言語からネットリストを
作成するためのフローチャートである。
【符号の説明】 1 差分抽出手段 2 差分情報ファイル 3 変更箇所特定手段 4 制約ファイル 5 変更箇所論理合成手段 6 ネットリスト生成手段

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 所定の論理記述に基づいて実行された論
    理合成が終了した後に変更された論理記述から再度論理
    合成を行うための論理合成方法であって、 変更前の論理記述である修正前論理記述、及び変更後の
    論理記述である修正後論理記述の内容を比較して変更箇
    所を抽出し、 前記修正前論理記述で論理合成された結果である修正前
    ネットリストから、前記変更箇所に相当するネットリス
    トを削除した無修正ネットリストを生成し、 前記変更箇所を示す差分情報に基づいて論理合成を行
    い、前記変更箇所のみの論理合成結果である変更箇所ネ
    ットリストを生成し、 前記無修正ネットリスト及び前記変更箇所ネットリスト
    の内容を合成して、前記修正後論理記述の論理合成結果
    に相当する更新後ネットリストを生成する論理合成方
    法。
  2. 【請求項2】 前記無修正ネットリストで用いられるイ
    ンスタンス名、及び前記変更箇所ネットリストで用いら
    れるインスタンス名に重複がないか否かを確認し、 前記インスタンス名に重複がある場合は、前記変更箇所
    ネットリスト内の重複したインスタンス名を未使用のイ
    ンスタンス名に変更する請求項1記載の倫理合成方法。
  3. 【請求項3】 予め、設計者の意図した回路遅延の規格
    値が記録された制約ファイルを備えておき、 前記規格値を満足するように前記変更箇所ネットリスト
    を作成する請求項1または2記載の論理合成方法。
  4. 【請求項4】 所定の論理記述に基づいて実行された論
    理合成が終了した後に変更された論理記述から再度論理
    合成を行う論理合成装置であって、 変更前の論理記述である修正前論理記述、及び変更後の
    論理記述である修正後論理記述の内容を比較して変更箇
    所を抽出する差分抽出手段と、 前記修正前論理記述で論理合成された結果である修正前
    ネットリストから、前記変更箇所に相当するネットリス
    トを削除した無修正ネットリストを生成する変更箇所特
    定手段と、 前記変更箇所を示す差分情報に基づいて論理合成を行
    い、前記変更箇所のみの論理合成結果である変更箇所ネ
    ットリストを生成する変更箇所論理合成手段と、 前記無修正ネットリスト及び前記変更箇所ネットリスト
    の内容を合成し、前記修正後論理記述の論理合成結果に
    相当する更新後ネットリストを生成するネットリスト生
    成手段と、を有する論理合成装置。
  5. 【請求項5】 前記ネットリスト生成手段は、 前記無修正ネットリストで用いられるインスタンス名、
    及び前記変更箇所ネットリストで用いられるインスタン
    ス名に重複がないか否かを確認し、 前記インスタンス名に重複がある場合は、前記変更箇所
    ネットリスト内の重複したインスタンス名を未使用のイ
    ンスタンス名に変更する請求項4記載の倫理合成装置。
  6. 【請求項6】 予め、設計者の意図した回路遅延の規格
    値が記録された制約ファイルを備えておき、 前記変更箇所論理合成手段は、前記規格値を満足するよ
    うに前記変更箇所ネットリストを生成する請求項4また
    は5記載の論理合成装置。
JP11015983A 1999-01-25 1999-01-25 論理合成方法及び装置 Pending JP2000215217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11015983A JP2000215217A (ja) 1999-01-25 1999-01-25 論理合成方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11015983A JP2000215217A (ja) 1999-01-25 1999-01-25 論理合成方法及び装置

Publications (1)

Publication Number Publication Date
JP2000215217A true JP2000215217A (ja) 2000-08-04

Family

ID=11903923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11015983A Pending JP2000215217A (ja) 1999-01-25 1999-01-25 論理合成方法及び装置

Country Status (1)

Country Link
JP (1) JP2000215217A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008090695A (ja) * 2006-10-04 2008-04-17 Fujitsu Ltd 集積回路設計方法、集積回路設計装置及び集積回路設計プログラム
US7814455B2 (en) 2006-06-09 2010-10-12 Nec Engineering, Ltd. Logic synthesis method and device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7814455B2 (en) 2006-06-09 2010-10-12 Nec Engineering, Ltd. Logic synthesis method and device
JP2008090695A (ja) * 2006-10-04 2008-04-17 Fujitsu Ltd 集積回路設計方法、集積回路設計装置及び集積回路設計プログラム

Similar Documents

Publication Publication Date Title
US7971178B1 (en) System to merge custom and synthesized digital integrated circuit design data
JP2008197814A (ja) リソース・ファイルの翻訳検証方法、装置、およびプログラム
JP2006079447A (ja) 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム
JP2000215217A (ja) 論理合成方法及び装置
JP2609820B2 (ja) プログラム管理方法
CN117311767B (zh) 一种利用配置文件的多仓管理方法、装置、设备及介质
JP3105782B2 (ja) 電子回路の論理生成方法
JP2003099284A (ja) ディグレードチェックシステム
JP2023167310A (ja) 属性データ記憶装置、方法及びプログラム
JPWO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
JP3537217B2 (ja) 電子回路設計シミュレーション・テスト装置
JP2720805B2 (ja) プログラム流れ図参照方式
JP2000172730A (ja) 論理合成装置
JP2001022817A (ja) 論理回路自動生成装置
JP2000172678A (ja) 文書登録装置及び文書登録方法
JPH0887418A (ja) プログラムコンバージョンシステム
JPH1049358A (ja) 改造プログラムの自動生成装置及び方法
JPH11249879A (ja) 設計装置および記録媒体
JP2001084283A (ja) 論理回路自動合成システムおよび論理回路自動合成方法
JPH0281178A (ja) Cadライブラリ管理方法
JPH1021271A (ja) 論理回路設計支援装置
JPH05165615A (ja) ロードモジュールのパッチリビジョン管理方式
JP2000207188A (ja) プログラム自動生成装置、プログラム自動生成方法および記録媒体
JP2000172737A (ja) マスクパターンの自動レイアウト装置
JPH10269070A (ja) 要求仕様構成要素比較および修正方法