JPH055400B2 - - Google Patents
Info
- Publication number
- JPH055400B2 JPH055400B2 JP26325385A JP26325385A JPH055400B2 JP H055400 B2 JPH055400 B2 JP H055400B2 JP 26325385 A JP26325385 A JP 26325385A JP 26325385 A JP26325385 A JP 26325385A JP H055400 B2 JPH055400 B2 JP H055400B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- wiring board
- multilayer wiring
- printed
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 claims description 81
- 238000007639 printing Methods 0.000 claims description 18
- 238000000605 extraction Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000002788 crimping Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000010304 firing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、基板材料としてセラミツクを使用
したセラミツク多層配線基板とその製造方法に関
する。さらに限定していうと、積層されたセラミ
ツクシートの一方の側辺に沿つて、外部リードを
半田付けするための引出電極が設けられた、いわ
ゆるシングルインラインパツケージタイプのセラ
ミツク多層基板とその製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a ceramic multilayer wiring board using ceramic as a substrate material and a method for manufacturing the same. More specifically, the present invention relates to a so-called single in-line package type ceramic multilayer substrate in which an extraction electrode for soldering an external lead is provided along one side of laminated ceramic sheets, and a method for manufacturing the same.
第３図〜第５図により、従来のシングルインラ
インパツケージタイプのセラミツク多層配線基板
の製造方法を説明する。
A conventional method for manufacturing a single in-line package type ceramic multilayer wiring board will be explained with reference to FIGS. 3 to 5.
まず、未焼結のセラミツクシート１ａ，１ｂ，
１ｃ……にスルーホール９，９……が穿孔され、
さらに第３図で示すように、導電ペーストを用
い、所定のパターンに従つて、これらセラミツク
シート１ａ，１ｂ，１ｃ……に導体２，２……が
印刷されると共に、上記スルーホール９，９……
に導電ペーストが充填される。また、このとき、
最外層となる一方のセラミツクシート１ａの表面
の一方の側辺６に沿つて、幾つかの引出電極３，
３……が印刷される。 First, unsintered ceramic sheets 1a, 1b,
Through holes 9, 9... are bored in 1c...,
Furthermore, as shown in FIG. 3, conductors 2, 2, . . . are printed on these ceramic sheets 1a, 1b, 1c, . ……
is filled with conductive paste. Also, at this time,
Several extraction electrodes 3,
3... is printed.
次いで、第４図に示すように、これらセラミツ
クシート１ａ，１ｂ，１ｃ……が積層、圧着され
る。さらに、その積層体が1000〜1500℃の温度で
焼成されることにより、セラミツクシート１ａ，
１ｂ，１ｃ……が焼成されると共に、導体２，２
……や引出電極３，３……が焼き付けられ、セラ
ミツク多層配線基板が完成する。 Next, as shown in FIG. 4, these ceramic sheets 1a, 1b, 1c, . . . are laminated and pressed together. Furthermore, by firing the laminate at a temperature of 1000 to 1500°C, the ceramic sheets 1a,
1b, 1c... are fired, and the conductors 2, 2
. . . and lead electrodes 3, 3 . . . are baked to complete the ceramic multilayer wiring board.
こうしてつくられたセラミツク多層配線基板に
は、リードフレーム５に連結された外部リード
４，４……が上記引出電極３，３……に半田付け
される。また、地方の最外層のセラミツクシート
１ｃに半導体チツプ等（図示せず、以下同じ）が
搭載され、混成集積回路として構成される。 The external leads 4, 4, . . . connected to the lead frame 5 are soldered to the lead electrodes 3, 3, . . . on the ceramic multilayer wiring board thus produced. In addition, semiconductor chips and the like (not shown, the same applies hereinafter) are mounted on the outermost ceramic sheet 1c to form a hybrid integrated circuit.
上記セラミツク多層配線基板では、外部リード
４，４……や半導体チツプ等を取り付ける際の位
置合わせ等の関係から、高い精度のものが要求さ
れ、例えば、セラミツク多層配線基板の反りにつ
いては、第５図に示した寸法においてρ＝（Ｈ−
ｈ）／Ｌが0.6％以下であることが許容し得る限
度とされている。ところが従来のセラミツク多層
配線基板では、これを越える反りが相当の頻度で
発生する。
The above-mentioned ceramic multilayer wiring board requires high precision for positioning when attaching the external leads 4, 4... and semiconductor chips, etc. For example, regarding warping of the ceramic multilayer wiring board, For the dimensions shown in the figure, ρ = (H-
h)/L is considered to be 0.6% or less as an acceptable limit. However, in conventional ceramic multilayer wiring boards, warping that exceeds this occurs with considerable frequency.
本件発明者らは、この反りの原因について検討
したところ、引出電極３，３……側がつねに突に
なるよう反りが発生することから、引出電極３，
３……の偏りによるものと考えられ、特に、セラ
ミツクシート１ａ，１ｂ，１ｃ……の圧縮密度の
アンバランスが主な原因であると推定されるに至
つた。 The inventors of the present invention investigated the cause of this warping, and found that the lead electrodes 3, 3, etc. are always warped so that the sides thereof are protruding.
It is thought that this is due to the bias of the ceramic sheets 1a, 1b, 1c, .
この点をさらに具体的に説明すると、セラミツ
クシート１ａ，１ｂ，１ｃ……に印刷される導体
２，２……や引出電極３，３……の厚さは、通常
数十μｍ程度であるが、配線パターンやボンデイ
ングラ一方の側辺６側の圧縮密度が高くなり、他
の側１ｂ，１ｃ……に分散して印刷され、一方に
偏ることは設計上殆どない。 To explain this point more specifically, the thickness of the conductors 2, 2... and lead electrodes 3, 3... printed on the ceramic sheets 1a, 1b, 1c... is usually about several tens of μm. , the wiring pattern and the bonding layer have a high compression density on one side 6, and are printed dispersedly on the other sides 1b, 1c, . . . , and are hardly biased to one side due to the design.
ところが、シングルインラインパツケージタイ
プのセラミツク多層配線基板においては、例えば
１mm角の大きさの引出電極３，３……が、0.5mm
の間隔で最外層のセラミツクシート１ａの一方の
側辺６に偏つて印刷される。このため、この印刷
面を外側にして、セラミツクシート１ａ，１ｂ，
１ｃ……を枡形の金型の中で積層し、平板状の押
型で圧着すると、上記引出電極３，３……の厚さ
分だけ、この部分に高い圧力が加わる。この結
果、セラミツク多層配線基板の一方の側辺６側の
圧縮密度が高くなり、他の側辺７側はこれに比べ
て粗になる。この圧縮密度のアンバランスによつ
て、焼成時にセラミツクシートに部分的な収縮差
が生じ、これが反りとなつてあらわれる。 However, in a single in-line package type ceramic multilayer wiring board, for example, the lead electrodes 3, 3, which are 1 mm square in size are 0.5 mm square.
The printing is biased toward one side 6 of the outermost ceramic sheet 1a at intervals of . For this reason, the ceramic sheets 1a, 1b,
1c... are laminated in a square-shaped mold and pressed together with a flat press die, a high pressure is applied to this portion by the thickness of the extraction electrodes 3, 3.... As a result, the compression density on one side 6 of the ceramic multilayer wiring board becomes high, and the other side 7 becomes rougher. This unbalance in compressed density causes local shrinkage differences in the ceramic sheet during firing, which appears as warpage.
この発明は、上記のような検討結果に基づき、
従来のシングルインラインパツケージタイプのセ
ラミツク多層基板における上記の問題を解決する
ためになされたもので、反りが発生しにくいセラ
ミツク多層配線基板の製造方法を提供することを
目的とする。 This invention is based on the above study results,
This was developed to solve the above-mentioned problems in the conventional single in-line package type ceramic multilayer board, and the object is to provide a method for manufacturing a ceramic multilayer wiring board that is less likely to warp.
第１図と第２図の符号を引用しながら、この発
明の構成を説明すると、導電ペーストを用いて未
焼結のセラミツクシート１１ａ，１１ｂ，１１ｃ
……に導体１２，１２……を印刷すると共に、最
外層に積層される未焼結のセラミツクシート１１
ａの表面の一方の側辺１６に沿つて引出電極１
３，１３……を印刷する。これと前後して、同セ
ラミツクシート１１ａの表面の上記側辺１６と対
向する他方の側辺１７に沿つて、上記引出電極１
３，１３……とほゞ同じ厚みでセラミツク層１８
を印刷する。その後、上記未焼結のセラミツクシ
ート１１ａ，１１ｂ，１１ｃ……を積層し、圧着
し、さらにこれを焼成することによつて、セラミ
ツク多層配線基板を製造する。
The structure of the present invention will be explained with reference to the reference numerals in FIGS. 1 and 2.
Conductors 12, 12... are printed on ... and an unsintered ceramic sheet 11 is laminated as the outermost layer.
An extraction electrode 1 is placed along one side 16 of the surface of a.
Print 3, 13... Around this time, along the other side 17 opposite to the side 16 on the surface of the ceramic sheet 11a, the lead electrode 1
Ceramic layer 18 with almost the same thickness as 3, 13...
print. Thereafter, the unsintered ceramic sheets 11a, 11b, 11c, . . . are laminated, crimped, and fired to produce a ceramic multilayer wiring board.
このセラミツク多層配線基板の製造方法では、
予め最外層のセラミツクシート１１ａの側辺１７
に沿つて、引出電極１３，１３……とほゞ同じ厚
さのセラミツク層１８が印刷され、その後未焼結
のセラミツクシート１１ａ，１１ｂ，１１ｃ……
が積層、圧着されることから、セラミツクシート
１１ａ，１１ｂ，１１ｃ……の両側にほゞ均一に
圧力が加えられる。このため、両側辺１６，１７
の間に圧縮密度の差が生じない。
In this method of manufacturing a ceramic multilayer wiring board,
Side edges 17 of the outermost ceramic sheet 11a are prepared in advance.
A ceramic layer 18 having approximately the same thickness as the extraction electrodes 13, 13... is printed along the lines, and then unsintered ceramic sheets 11a, 11b, 11c...
Since the ceramic sheets 11a, 11b, 11c, . Therefore, both sides 16 and 17
There is no difference in compressed density between the two.
次に、これらの発明の実施例と、その望ましい
実施態様を、セラミツク多層配線基板の一般的な
製造手順に従つて説明する。
Next, examples of these inventions and their preferred embodiments will be described according to a general manufacturing procedure for ceramic multilayer wiring boards.
まず、Al2O3を主体としたセラミツク粉末を有
機バインダと共に混練して、いわゆるセラミツク
スラリーを作り、これをドクターブレード法等に
よつて延伸し、未焼結のセラミツクシートを作
る。このセラミツクシートは、セラミツク多層配
線基板を構成するセラミツクシート１１ａ，１１
ｂ，１１ｃ……１枚分に比べて相当広い面積を有
する。 First, a ceramic powder mainly composed of Al 2 O 3 is kneaded with an organic binder to make a so-called ceramic slurry, and this is stretched by a doctor blade method or the like to make an unsintered ceramic sheet. These ceramic sheets are ceramic sheets 11a and 11 constituting a ceramic multilayer wiring board.
b, 11c... have a considerably larger area than one sheet.
次に、所定のパターンに従つて、上記セラミツ
クシートにスルーホール１９，１９……を穿孔
し、さらに導電ペーストを使用し、スクリーン印
刷法等により、上記セラミツクシートに上に、導
体１２，１２……や引出電極１３，１３……を印
刷する。また、セラミツクペーストを使用し、ス
クリーン印刷法等によつて、最外層のセラミツク
シート１１ａとなる部分にセラミツク層１８を印
刷する。これらの穿孔や印刷は、セラミツクシー
ト１１ａ，１１ｂ，１１ｃ……複数枚分が同時に
行われる。 Next, through holes 19, 19, . . . are formed in the ceramic sheet according to a predetermined pattern, and conductors 12, 12, . ... and the extraction electrodes 13, 13... are printed. Furthermore, a ceramic layer 18 is printed on the portion that will become the outermost ceramic sheet 11a using a ceramic paste by screen printing or the like. These perforations and printing are performed simultaneously on a plurality of ceramic sheets 11a, 11b, 11c, . . . .
セラミツク層１８を印刷するセラミツクペース
トは、セラミツクシート１１ａとの密着性や焼成
時における収縮量の均一性等の点から、同セラミ
ツクシート１１ａを作るのに用いたセラミツク材
料を主体とし、印刷用ペーストとして適当な粘性
に調整したものがよい。また、セラミツク層１８
の印刷は、導体１２，１２……や引出電極１３，
１３……との印刷と同時に行うのが簡便である。 The ceramic paste for printing the ceramic layer 18 is mainly made of the ceramic material used to make the ceramic sheet 11a from the viewpoint of adhesion with the ceramic sheet 11a and uniformity of shrinkage during firing. It is best to adjust the viscosity to an appropriate level. In addition, the ceramic layer 18
The printing of the conductors 12, 12... and the extraction electrodes 13,
It is convenient to print at the same time as 13....
既に述べたような作用から明らかな通り、引出
電極１３，１３……と、セラミツク層１８の印刷
厚は、できるだけ近いことが望ましく、これらの
厚みが大きく異なるときは、反りを防止すること
ができない。例えば、セラミツク層１８の厚みが
引出電極１３，１３……の厚みを大きく越える場
合、セラミツク多層配線基板の反りは、セラミツ
ク層１８を設けないときの逆方向にでやすくな
る。 As is clear from the effects already described, it is desirable that the printing thicknesses of the extraction electrodes 13, 13, . . For example, if the thickness of the ceramic layer 18 greatly exceeds the thickness of the lead electrodes 13, 13, . . ., the ceramic multilayer wiring board tends to warp in the opposite direction to that when the ceramic layer 18 is not provided.
この点から、セラミツク層１８の印刷厚は、引
出電極１３，１３……の印刷厚の50〜150％の範
囲が適当であり、特に80〜120％の範囲が最適で
ある。この範囲であれば、後述するように、セラ
ミツク多層配線基板に殆ど反りが生じない。 From this point of view, the printing thickness of the ceramic layer 18 is suitably in the range of 50 to 150% of the printing thickness of the extraction electrodes 13, 13, . . ., and particularly in the range of 80 to 120%. Within this range, the ceramic multilayer wiring board will hardly be warped, as will be described later.
次に、枡形の金型の中で、上記セラミツクシー
トを所定の順次で積層し、かつ積層方向に圧力を
加えて圧着すると共に、セラミツクシート１１
ａ，１１ｂ，１１ｃ……１枚分の大きさに裁断
し、多層セラミツク配線基板１個ずつに分離す
る。 Next, in a square mold, the ceramic sheets are laminated in a predetermined order and pressure is applied in the stacking direction to bond them together.
a, 11b, 11c... are cut to the size of one sheet and separated into one multilayer ceramic wiring board.
次に、これら分離された積層体を焼成炉に入
れ、1000〜1500℃の温度で焼成する。これによつ
て、セラミツクシート１１ａ，１１ｂ，１１ｃ…
…やセラミツク層１８が焼結されると共に、導体
１６，１６……や引出電極１３，１３……が焼き
付けられ、セラミツク多層配線基板ができあが
る。 Next, these separated laminates are placed in a firing furnace and fired at a temperature of 1000 to 1500°C. As a result, the ceramic sheets 11a, 11b, 11c...
. . . and the ceramic layer 18 are sintered, and the conductors 16, 16 . . . and the lead electrodes 13, 13 .
なお、本件発明者らが100個のサンプルについ
て行つた実験によれば、セラミツク層１８の印刷
厚を引出電極１３，１３……の印刷厚の80〜120
％の範囲とした場合、第５図に示した寸法におけ
る比ρ＝（Ｈ−ｈ）／Ｌが何れも0.4％以下であつ
た。ただし、この場合のサンプルは、Ｌ＝55.9
mm、ｈ＝7.6mmであり、引出電極１３，１３……
の印刷厚は、0.06mmである。また、セラミツク層
１８の印刷厚を、引出電極１３，１３……の印刷
厚の50〜150％の範囲とした場合、上記の比ρは、
全て0.6％以下であつた。 According to an experiment conducted by the inventors on 100 samples, the printing thickness of the ceramic layer 18 was 80 to 120 times the printing thickness of the extraction electrodes 13, 13...
%, the ratio ρ=(H−h)/L in the dimensions shown in FIG. 5 was all 0.4% or less. However, in this case, the sample is L=55.9
mm, h=7.6 mm, extraction electrodes 13, 13...
The printing thickness is 0.06mm. Further, when the printing thickness of the ceramic layer 18 is set in the range of 50 to 150% of the printing thickness of the extraction electrodes 13, 13..., the above ratio ρ is
All were below 0.6%.
フレームリードや半導体チツプ等との位置合わ
せを考慮すると、許容できるρの値は、0.6％以
下であることは、既に述べた通りである。上記の
実験では、セラミツク層１８の印刷厚を、引出電
極１３，１３……の印刷厚の50〜150％の範囲に
設定することによつて、全てのサンプルがこの基
準を満足したことになる。 As already mentioned, the permissible value of ρ is 0.6% or less, taking into account alignment with frame leads, semiconductor chips, etc. In the above experiment, all samples satisfied this standard by setting the printing thickness of the ceramic layer 18 in the range of 50 to 150% of the printing thickness of the extraction electrodes 13, 13... .
以上説明した通り、この発明によれば、反りの
ない細長いシングルインラインパツケージタイプ
のセラミツク多層配線基板が得られる効果があ
る。
As explained above, according to the present invention, an elongated single in-line package type ceramic multilayer wiring board without warpage can be obtained.
第１図は、これらの発明の実施例を示すセラミ
ツク多層配線基板の分解斜視図、第２図は、同配
線基板の縦断側面図、第３図は、従来の製法で製
造されたセラミツク多層配線基板の例を示す分解
斜視図、第４図は、同配線基板の縦断側面図、第
５図は、反りの状態を誇張して示した同配線基板
の概念平面図である。
１１ａ，１１ｂ，１１ｃ……セラミツクシー
ト、１３……引出電極、１２……導体、１６，１
７……側辺、１８……セラミツク層。
Fig. 1 is an exploded perspective view of a ceramic multilayer wiring board showing an embodiment of these inventions, Fig. 2 is a longitudinal cross-sectional side view of the same wiring board, and Fig. 3 is a ceramic multilayer wiring manufactured by a conventional manufacturing method. FIG. 4 is an exploded perspective view showing an example of the wiring board, FIG. 4 is a longitudinal sectional side view of the same wiring board, and FIG. 5 is a conceptual plan view of the same wiring board showing an exaggerated state of warpage. 11a, 11b, 11c...ceramic sheet, 13...lead electrode, 12...conductor, 16,1
7... Side edges, 18... Ceramic layer.
Claims (1)
ート１１ａ，１１ｂ，１１ｃ……に導体１２，１
２……を印刷すると共に、最外層に積層される未
焼結のセラミツクシート１１ａの表面の一方の側
辺１６に沿つて引出電極１３，１３……を印刷
し、これら未焼結のセラミツクシート１１ａ，１
１ｂ，１１ｃ……を積層し、圧着した後、焼成
し、セラミツク多層配線基板を製造する方法にお
いて、最外層に積層される未焼結のセラミツクシ
ート１１ａの表面の上記側辺１６と対向する他方
の側辺１７に沿つて、上記引出電極１３，１３…
…の印刷厚とほゞ同じ厚みでセラミツク層１８を
印刷し、その後、未焼結のセラミツクシート１１
ａ，１１ｂ，１１ｃ……を積層し、圧着すること
を特徴とするセラミツク多層配線基板の製造方
法。 ２ セラミツク層１８を印刷する素材が未焼結の
セラミツクシートと同じ磁器材料を含むセラミツ
クペーストからなる特許請求の範囲第１項記載の
セラミツク多層配線基板。 ３ セラミツク層１８の印刷厚が、引出電極１
３，１３……の印刷厚の80〜120％の範囲にある
特許請求の範囲第１項または第２項記載のセラミ
ツク多層配線基板。[Claims] 1 Conductors 12, 1 are attached to unsintered ceramic sheets 11a, 11b, 11c... using conductive paste.
2... is printed along with one side 16 of the surface of the unsintered ceramic sheet 11a laminated as the outermost layer, and the extraction electrodes 13, 13... are printed on the unsintered ceramic sheet 11a. 11a,1
1b, 11c... are laminated, crimped, and then fired to produce a ceramic multilayer wiring board. Along the side 17 of the above-mentioned extraction electrodes 13, 13...
The ceramic layer 18 is printed with almost the same thickness as the printing thickness of..., and then the unsintered ceramic sheet 11 is printed.
A method for manufacturing a ceramic multilayer wiring board, characterized by laminating and crimping layers a, 11b, 11c, . . . . 2. The ceramic multilayer wiring board according to claim 1, wherein the material on which the ceramic layer 18 is printed is a ceramic paste containing the same ceramic material as the unsintered ceramic sheet. 3 The printing thickness of the ceramic layer 18 is the same as that of the extraction electrode 1.
The ceramic multilayer wiring board according to claim 1 or 2, which has a printing thickness in the range of 80 to 120% of the printing thickness of 3, 13....
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26325385A JPS62123797A (en) | 1985-11-22 | 1985-11-22 | Manufacture of ceramic multilayer wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26325385A JPS62123797A (en) | 1985-11-22 | 1985-11-22 | Manufacture of ceramic multilayer wiring substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62123797A JPS62123797A (en) | 1987-06-05 |
| JPH055400B2 true JPH055400B2 (en) | 1993-01-22 |
Family
ID=17386898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26325385A Granted JPS62123797A (en) | 1985-11-22 | 1985-11-22 | Manufacture of ceramic multilayer wiring substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62123797A (en) |
-
1985
- 1985-11-22 JP JP26325385A patent/JPS62123797A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62123797A (en) | 1987-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003031435A (en) | Laminated ceramic electronic component with multiple terminals | |
| JP2002015939A (en) | Laminated electronic component and method of manufacturing the same | |
| JP2857552B2 (en) | Multilayer electronic component and method of manufacturing the same | |
| JP3425711B2 (en) | Manufacturing method of laminated electronic components | |
| JPH055400B2 (en) | ||
| JP2004095767A (en) | Ceramic multilayer substrate and method of manufacturing the same | |
| JPH10112417A (en) | Laminated electronic component and its manufacture | |
| JP2001044068A (en) | Small surface mount component and method of manufacturing the same | |
| JP3248294B2 (en) | Chip inductor and manufacturing method thereof | |
| JPH0563373A (en) | Structure of power hybrid ic | |
| JPH07273447A (en) | Ceramic circuit board and its manufacture | |
| JPH0645758A (en) | Multilayer ceramic board and manufacture thereof | |
| JPH05267854A (en) | Ceramic multilayer wiring board and manufacturing method thereof | |
| JP2681328B2 (en) | Circuit board manufacturing method | |
| JPH0221157B2 (en) | ||
| JPH0945830A (en) | Chip electronic component | |
| JPH0685460A (en) | Manufacture of ceramic multilayer board | |
| JPH0750462A (en) | Electronic circuit board | |
| JPS6259479B2 (en) | ||
| CN119383833A (en) | Ceramic substrate, low temperature co-fired ceramic device and preparation method thereof | |
| JP2019009243A (en) | Wiring board and manufacturing method thereof | |
| JPH10294561A (en) | Highly debinderable multilayer wiring board and its manufacturing method | |
| JP2551064B2 (en) | Manufacturing method of ceramic multilayer substrate | |
| JPS63288094A (en) | Ceramic multilayer substrate and its manufacturing method | |
| JPS6239558B2 (en) |