JPH055400B2 - - Google Patents

Info

Publication number
JPH055400B2
JPH055400B2 JP26325385A JP26325385A JPH055400B2 JP H055400 B2 JPH055400 B2 JP H055400B2 JP 26325385 A JP26325385 A JP 26325385A JP 26325385 A JP26325385 A JP 26325385A JP H055400 B2 JPH055400 B2 JP H055400B2
Authority
JP
Japan
Prior art keywords
ceramic
wiring board
multilayer wiring
printed
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26325385A
Other languages
English (en)
Other versions
JPS62123797A (ja
Inventor
Masahiro Katsuta
Yasuhiro Kanai
Yasufumi Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP26325385A priority Critical patent/JPS62123797A/ja
Publication of JPS62123797A publication Critical patent/JPS62123797A/ja
Publication of JPH055400B2 publication Critical patent/JPH055400B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基板材料としてセラミツクを使用
したセラミツク多層配線基板とその製造方法に関
する。さらに限定していうと、積層されたセラミ
ツクシートの一方の側辺に沿つて、外部リードを
半田付けするための引出電極が設けられた、いわ
ゆるシングルインラインパツケージタイプのセラ
ミツク多層基板とその製造方法に関する。
〔従来の技術〕
第3図〜第5図により、従来のシングルインラ
インパツケージタイプのセラミツク多層配線基板
の製造方法を説明する。
まず、未焼結のセラミツクシート1a,1b,
1c……にスルーホール9,9……が穿孔され、
さらに第3図で示すように、導電ペーストを用
い、所定のパターンに従つて、これらセラミツク
シート1a,1b,1c……に導体2,2……が
印刷されると共に、上記スルーホール9,9……
に導電ペーストが充填される。また、このとき、
最外層となる一方のセラミツクシート1aの表面
の一方の側辺6に沿つて、幾つかの引出電極3,
3……が印刷される。
次いで、第4図に示すように、これらセラミツ
クシート1a,1b,1c……が積層、圧着され
る。さらに、その積層体が1000〜1500℃の温度で
焼成されることにより、セラミツクシート1a,
1b,1c……が焼成されると共に、導体2,2
……や引出電極3,3……が焼き付けられ、セラ
ミツク多層配線基板が完成する。
こうしてつくられたセラミツク多層配線基板に
は、リードフレーム5に連結された外部リード
4,4……が上記引出電極3,3……に半田付け
される。また、地方の最外層のセラミツクシート
1cに半導体チツプ等(図示せず、以下同じ)が
搭載され、混成集積回路として構成される。
〔発明が解決しようとする問題点〕
上記セラミツク多層配線基板では、外部リード
4,4……や半導体チツプ等を取り付ける際の位
置合わせ等の関係から、高い精度のものが要求さ
れ、例えば、セラミツク多層配線基板の反りにつ
いては、第5図に示した寸法においてρ=(H−
h)/Lが0.6%以下であることが許容し得る限
度とされている。ところが従来のセラミツク多層
配線基板では、これを越える反りが相当の頻度で
発生する。
本件発明者らは、この反りの原因について検討
したところ、引出電極3,3……側がつねに突に
なるよう反りが発生することから、引出電極3,
3……の偏りによるものと考えられ、特に、セラ
ミツクシート1a,1b,1c……の圧縮密度の
アンバランスが主な原因であると推定されるに至
つた。
この点をさらに具体的に説明すると、セラミツ
クシート1a,1b,1c……に印刷される導体
2,2……や引出電極3,3……の厚さは、通常
数十μm程度であるが、配線パターンやボンデイ
ングラ一方の側辺6側の圧縮密度が高くなり、他
の側1b,1c……に分散して印刷され、一方に
偏ることは設計上殆どない。
ところが、シングルインラインパツケージタイ
プのセラミツク多層配線基板においては、例えば
1mm角の大きさの引出電極3,3……が、0.5mm
の間隔で最外層のセラミツクシート1aの一方の
側辺6に偏つて印刷される。このため、この印刷
面を外側にして、セラミツクシート1a,1b,
1c……を枡形の金型の中で積層し、平板状の押
型で圧着すると、上記引出電極3,3……の厚さ
分だけ、この部分に高い圧力が加わる。この結
果、セラミツク多層配線基板の一方の側辺6側の
圧縮密度が高くなり、他の側辺7側はこれに比べ
て粗になる。この圧縮密度のアンバランスによつ
て、焼成時にセラミツクシートに部分的な収縮差
が生じ、これが反りとなつてあらわれる。
この発明は、上記のような検討結果に基づき、
従来のシングルインラインパツケージタイプのセ
ラミツク多層基板における上記の問題を解決する
ためになされたもので、反りが発生しにくいセラ
ミツク多層配線基板の製造方法を提供することを
目的とする。
〔問題を解決するための手段〕
第1図と第2図の符号を引用しながら、この発
明の構成を説明すると、導電ペーストを用いて未
焼結のセラミツクシート11a,11b,11c
……に導体12,12……を印刷すると共に、最
外層に積層される未焼結のセラミツクシート11
aの表面の一方の側辺16に沿つて引出電極1
3,13……を印刷する。これと前後して、同セ
ラミツクシート11aの表面の上記側辺16と対
向する他方の側辺17に沿つて、上記引出電極1
3,13……とほゞ同じ厚みでセラミツク層18
を印刷する。その後、上記未焼結のセラミツクシ
ート11a,11b,11c……を積層し、圧着
し、さらにこれを焼成することによつて、セラミ
ツク多層配線基板を製造する。
〔作用〕
このセラミツク多層配線基板の製造方法では、
予め最外層のセラミツクシート11aの側辺17
に沿つて、引出電極13,13……とほゞ同じ厚
さのセラミツク層18が印刷され、その後未焼結
のセラミツクシート11a,11b,11c……
が積層、圧着されることから、セラミツクシート
11a,11b,11c……の両側にほゞ均一に
圧力が加えられる。このため、両側辺16,17
の間に圧縮密度の差が生じない。
〔実施例〕
次に、これらの発明の実施例と、その望ましい
実施態様を、セラミツク多層配線基板の一般的な
製造手順に従つて説明する。
まず、Al2O3を主体としたセラミツク粉末を有
機バインダと共に混練して、いわゆるセラミツク
スラリーを作り、これをドクターブレード法等に
よつて延伸し、未焼結のセラミツクシートを作
る。このセラミツクシートは、セラミツク多層配
線基板を構成するセラミツクシート11a,11
b,11c……1枚分に比べて相当広い面積を有
する。
次に、所定のパターンに従つて、上記セラミツ
クシートにスルーホール19,19……を穿孔
し、さらに導電ペーストを使用し、スクリーン印
刷法等により、上記セラミツクシートに上に、導
体12,12……や引出電極13,13……を印
刷する。また、セラミツクペーストを使用し、ス
クリーン印刷法等によつて、最外層のセラミツク
シート11aとなる部分にセラミツク層18を印
刷する。これらの穿孔や印刷は、セラミツクシー
ト11a,11b,11c……複数枚分が同時に
行われる。
セラミツク層18を印刷するセラミツクペース
トは、セラミツクシート11aとの密着性や焼成
時における収縮量の均一性等の点から、同セラミ
ツクシート11aを作るのに用いたセラミツク材
料を主体とし、印刷用ペーストとして適当な粘性
に調整したものがよい。また、セラミツク層18
の印刷は、導体12,12……や引出電極13,
13……との印刷と同時に行うのが簡便である。
既に述べたような作用から明らかな通り、引出
電極13,13……と、セラミツク層18の印刷
厚は、できるだけ近いことが望ましく、これらの
厚みが大きく異なるときは、反りを防止すること
ができない。例えば、セラミツク層18の厚みが
引出電極13,13……の厚みを大きく越える場
合、セラミツク多層配線基板の反りは、セラミツ
ク層18を設けないときの逆方向にでやすくな
る。
この点から、セラミツク層18の印刷厚は、引
出電極13,13……の印刷厚の50〜150%の範
囲が適当であり、特に80〜120%の範囲が最適で
ある。この範囲であれば、後述するように、セラ
ミツク多層配線基板に殆ど反りが生じない。
次に、枡形の金型の中で、上記セラミツクシー
トを所定の順次で積層し、かつ積層方向に圧力を
加えて圧着すると共に、セラミツクシート11
a,11b,11c……1枚分の大きさに裁断
し、多層セラミツク配線基板1個ずつに分離す
る。
次に、これら分離された積層体を焼成炉に入
れ、1000〜1500℃の温度で焼成する。これによつ
て、セラミツクシート11a,11b,11c…
…やセラミツク層18が焼結されると共に、導体
16,16……や引出電極13,13……が焼き
付けられ、セラミツク多層配線基板ができあが
る。
なお、本件発明者らが100個のサンプルについ
て行つた実験によれば、セラミツク層18の印刷
厚を引出電極13,13……の印刷厚の80〜120
%の範囲とした場合、第5図に示した寸法におけ
る比ρ=(H−h)/Lが何れも0.4%以下であつ
た。ただし、この場合のサンプルは、L=55.9
mm、h=7.6mmであり、引出電極13,13……
の印刷厚は、0.06mmである。また、セラミツク層
18の印刷厚を、引出電極13,13……の印刷
厚の50〜150%の範囲とした場合、上記の比ρは、
全て0.6%以下であつた。
フレームリードや半導体チツプ等との位置合わ
せを考慮すると、許容できるρの値は、0.6%以
下であることは、既に述べた通りである。上記の
実験では、セラミツク層18の印刷厚を、引出電
極13,13……の印刷厚の50〜150%の範囲に
設定することによつて、全てのサンプルがこの基
準を満足したことになる。
〔発明の効果〕
以上説明した通り、この発明によれば、反りの
ない細長いシングルインラインパツケージタイプ
のセラミツク多層配線基板が得られる効果があ
る。
【図面の簡単な説明】
第1図は、これらの発明の実施例を示すセラミ
ツク多層配線基板の分解斜視図、第2図は、同配
線基板の縦断側面図、第3図は、従来の製法で製
造されたセラミツク多層配線基板の例を示す分解
斜視図、第4図は、同配線基板の縦断側面図、第
5図は、反りの状態を誇張して示した同配線基板
の概念平面図である。 11a,11b,11c……セラミツクシー
ト、13……引出電極、12……導体、16,1
7……側辺、18……セラミツク層。

Claims (1)

  1. 【特許請求の範囲】 1 導電ペーストを用いて未焼結のセラミツクシ
    ート11a,11b,11c……に導体12,1
    2……を印刷すると共に、最外層に積層される未
    焼結のセラミツクシート11aの表面の一方の側
    辺16に沿つて引出電極13,13……を印刷
    し、これら未焼結のセラミツクシート11a,1
    1b,11c……を積層し、圧着した後、焼成
    し、セラミツク多層配線基板を製造する方法にお
    いて、最外層に積層される未焼結のセラミツクシ
    ート11aの表面の上記側辺16と対向する他方
    の側辺17に沿つて、上記引出電極13,13…
    …の印刷厚とほゞ同じ厚みでセラミツク層18を
    印刷し、その後、未焼結のセラミツクシート11
    a,11b,11c……を積層し、圧着すること
    を特徴とするセラミツク多層配線基板の製造方
    法。 2 セラミツク層18を印刷する素材が未焼結の
    セラミツクシートと同じ磁器材料を含むセラミツ
    クペーストからなる特許請求の範囲第1項記載の
    セラミツク多層配線基板。 3 セラミツク層18の印刷厚が、引出電極1
    3,13……の印刷厚の80〜120%の範囲にある
    特許請求の範囲第1項または第2項記載のセラミ
    ツク多層配線基板。
JP26325385A 1985-11-22 1985-11-22 セラミツク多層配線基板の製造方法 Granted JPS62123797A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26325385A JPS62123797A (ja) 1985-11-22 1985-11-22 セラミツク多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26325385A JPS62123797A (ja) 1985-11-22 1985-11-22 セラミツク多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS62123797A JPS62123797A (ja) 1987-06-05
JPH055400B2 true JPH055400B2 (ja) 1993-01-22

Family

ID=17386898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26325385A Granted JPS62123797A (ja) 1985-11-22 1985-11-22 セラミツク多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS62123797A (ja)

Also Published As

Publication number Publication date
JPS62123797A (ja) 1987-06-05

Similar Documents

Publication Publication Date Title
JP2003031435A (ja) 多端子型の積層セラミック電子部品
JP2002015939A (ja) 積層型電子部品およびその製法
JP2857552B2 (ja) 積層電子部品及びその製造方法
JP3425711B2 (ja) 積層電子部品の製造方法
JPH055400B2 (ja)
JP2004095767A (ja) セラミック多層基板およびその製造方法
JPH10112417A (ja) 積層セラミック電子部品及びその製造方法
JP2001044068A (ja) 小型な表面実装用部品及びその製造方法
JP3248294B2 (ja) チップインダクタ及びその製造方法
JPH0563373A (ja) 電力用ハイブリツドicの構造
JPH07273447A (ja) セラミック回路基板及びその製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JP2681328B2 (ja) 回路基板の製造方法
JPH0221157B2 (ja)
JPH0945830A (ja) チップ状電子部品
JPH0685460A (ja) 多層セラミック基板の製造方法
JPH0750462A (ja) 電子回路基板
JPS6259479B2 (ja)
CN119383833A (zh) 陶瓷基板、低温共烧陶瓷器件及其制备方法
JP2019009243A (ja) 配線基板およびその製造方法
JPH10294561A (ja) 高脱バインダ性多層配線基板およびその製法
JP2551064B2 (ja) セラミック多層基板の製造方法
JPS63288094A (ja) セラミック多層基板及びその製造方法
JPS6239558B2 (ja)