JPH0554073B2 - - Google Patents
Info
- Publication number
- JPH0554073B2 JPH0554073B2 JP56135130A JP13513081A JPH0554073B2 JP H0554073 B2 JPH0554073 B2 JP H0554073B2 JP 56135130 A JP56135130 A JP 56135130A JP 13513081 A JP13513081 A JP 13513081A JP H0554073 B2 JPH0554073 B2 JP H0554073B2
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- circuit
- output
- digital
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/257—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、例えばデジタル温度計等に適用され
る双方向性デジタル表示駆動回路に関する。
る双方向性デジタル表示駆動回路に関する。
デジタル温度計等において、±切換機能（双方
向性）を持たないアナログ・デジタル（Ａ／Ｄ）
変換器を用いた場合、このＡ／Ｄ変換器はアナロ
グ入力の増大と共にアナログ・デジタル変換後の
デジタル値も対応して増大するので、上記温度計
においてマイナス温度とプラス温度を表示する場
合に不都合が生じる。すなわち、アナログ入力値
の増大でデジタル表示値が増大するプラスの温度
表示の場合にはよいが、アナログ入力値の減少に
伴つてデジタル表示の絶対値が増大するマイナス
の温度表示の場合には不都合である。つまり、マ
イナス側の場合には、温度表示は０℃を境界とし
て極性を反転させる必要がある。
向性）を持たないアナログ・デジタル（Ａ／Ｄ）
変換器を用いた場合、このＡ／Ｄ変換器はアナロ
グ入力の増大と共にアナログ・デジタル変換後の
デジタル値も対応して増大するので、上記温度計
においてマイナス温度とプラス温度を表示する場
合に不都合が生じる。すなわち、アナログ入力値
の増大でデジタル表示値が増大するプラスの温度
表示の場合にはよいが、アナログ入力値の減少に
伴つてデジタル表示の絶対値が増大するマイナス
の温度表示の場合には不都合である。つまり、マ
イナス側の場合には、温度表示は０℃を境界とし
て極性を反転させる必要がある。
そこで、この極性反転は、従来はＡ／Ｄ変換器
の入力側（アナログ値）にオペアンプを用いて行
なう場合が多かつたが、その場合、アナログ入力
値はオペアンプの誤差、Ａ／Ｄ変換器の誤差、電
源ノイズ、その他のノイズによる誤差が含まれ、
精度上好ましくなく、また調整がかなり面倒であ
る。
の入力側（アナログ値）にオペアンプを用いて行
なう場合が多かつたが、その場合、アナログ入力
値はオペアンプの誤差、Ａ／Ｄ変換器の誤差、電
源ノイズ、その他のノイズによる誤差が含まれ、
精度上好ましくなく、また調整がかなり面倒であ
る。
本発明は上記の事情に鑑みてなされたもので、
Ａ／Ｄ変換器の出力側（デジタル値）で基準値を
境に下降していくマイナス方向を検出して極性を
反転させ、デジタル表示出力を所定処理するデジ
タル処理回路を設けることによつて、誤差をなく
して精度を向上させ、調整が容易でしかも安価に
実現可能な双方向性デジタル表示駆動回路を提供
することを目的とする。
Ａ／Ｄ変換器の出力側（デジタル値）で基準値を
境に下降していくマイナス方向を検出して極性を
反転させ、デジタル表示出力を所定処理するデジ
タル処理回路を設けることによつて、誤差をなく
して精度を向上させ、調整が容易でしかも安価に
実現可能な双方向性デジタル表示駆動回路を提供
することを目的とする。
以下、図面を参照して本発明の一実施例を説明
する。第１図はデジタル表示駆動回路の基本ブロ
ツク構成を示しており、１はアナログ入力Aiを
受け入れてシリアルなデジタル出力GCLKを出力
するＡ／Ｄ変換器で、発振器２からのクロツク入
力を受けて変換スタート信号STCを作り、これ
によりＡ／Ｄ変換を開始し、Ａ／Ｄ変換の終了時
には変換終了信号EOCを出力する。３はプラ
ス・マイナスの極性切換回路で、上記Ａ／Ｄ変換
器１からの出力を予じめ設定した基準値と比較し
て、小さければプラス側に、大きければマイナス
側に切換えて、その変換出力をそれぞれプラス側
回路、マイナス側回路に送出する。また、この極
性切換回路３はプラス側に切換えた時に切換信号
G1を送出する。４はラツチ機能を持ち、極性切
換回路３を通じたアナログ値に対応したパルス数
のパルス列でなるデジタル信号をカウントするＮ
桁のアツプカウンタを有するプラス側表示用回路
で、この回路４での表示更新のためのラツチ動作
をさせるラツチ信号は上記ゲート信号G1とＡ／
Ｄ変換器１の変換終了信号EOCとを入力するア
ンドゲートAGにて作成される。また、５は切換
回路３によりマイナス側に切換えられたアナログ
値に対応したパルス数のパルス列でなるデジタル
信号をバイナリカウントするマイナス側表示用回
路、６はこの表示用回路５のマイナス値出力を受
けて後述する所定処理を実行するマイナス値処理
回路、７はプラス側表示用回路４の出力とマイナ
ス値処理回路６の出力とを受けていずれか一方の
出力を表示器８に表示させるためのプラス側、マ
イナス側表示切換回路である。上記プラス側表示
回路４からは、表示器７に値を表示するための桁
タイミングパルスT1〜T3がカウントの桁アツプ
毎に出力され、またこのパルスT1〜T3はマイナ
ス値処理回路６に入力されて、この回路６の動作
を禁止するようになつている。つまり表示器７に
は、プラス側かマイナス側かいずれか一方側の出
力値のみが表示され、他方側出力値の表示は禁止
されるようになつている。
する。第１図はデジタル表示駆動回路の基本ブロ
ツク構成を示しており、１はアナログ入力Aiを
受け入れてシリアルなデジタル出力GCLKを出力
するＡ／Ｄ変換器で、発振器２からのクロツク入
力を受けて変換スタート信号STCを作り、これ
によりＡ／Ｄ変換を開始し、Ａ／Ｄ変換の終了時
には変換終了信号EOCを出力する。３はプラ
ス・マイナスの極性切換回路で、上記Ａ／Ｄ変換
器１からの出力を予じめ設定した基準値と比較し
て、小さければプラス側に、大きければマイナス
側に切換えて、その変換出力をそれぞれプラス側
回路、マイナス側回路に送出する。また、この極
性切換回路３はプラス側に切換えた時に切換信号
G1を送出する。４はラツチ機能を持ち、極性切
換回路３を通じたアナログ値に対応したパルス数
のパルス列でなるデジタル信号をカウントするＮ
桁のアツプカウンタを有するプラス側表示用回路
で、この回路４での表示更新のためのラツチ動作
をさせるラツチ信号は上記ゲート信号G1とＡ／
Ｄ変換器１の変換終了信号EOCとを入力するア
ンドゲートAGにて作成される。また、５は切換
回路３によりマイナス側に切換えられたアナログ
値に対応したパルス数のパルス列でなるデジタル
信号をバイナリカウントするマイナス側表示用回
路、６はこの表示用回路５のマイナス値出力を受
けて後述する所定処理を実行するマイナス値処理
回路、７はプラス側表示用回路４の出力とマイナ
ス値処理回路６の出力とを受けていずれか一方の
出力を表示器８に表示させるためのプラス側、マ
イナス側表示切換回路である。上記プラス側表示
回路４からは、表示器７に値を表示するための桁
タイミングパルスT1〜T3がカウントの桁アツプ
毎に出力され、またこのパルスT1〜T3はマイナ
ス値処理回路６に入力されて、この回路６の動作
を禁止するようになつている。つまり表示器７に
は、プラス側かマイナス側かいずれか一方側の出
力値のみが表示され、他方側出力値の表示は禁止
されるようになつている。
第２図は前述した第１図の詳細な回路を示して
いる。すなわち、Ａ／Ｄ変換器１はTC5091P（東
京芝浦電気製ICの型名であり、以下TC…も同様
である）にて構成され、発振回路２はインバータ
I1〜I3、抵抗Ｒ、可変抵抗VR及び容量Ｃより構
成され、所定の発振周波数のクロツク信号を発生
する。極性切換回路３は、上記Ａ／Ｄ変換器１か
らのシリアルデジタル出力GCLKを所定分周する
分周器９（TC5036P）と、この分周器９の出力
および上記シリアルデジタル出力GCLKを入力す
るアンドゲート１０とで構成されている。さら
に、プラス側表示用回路４はアツプカウンタにて
構成され、前記切換回路３を通して送られてくる
出力のクロツクパルス数をカウントして所定の表
示出力を得る。マイナス側表示用回路５は、２個
のバイナリカウンタ１１，１２（TC40193BP）
で構成され、前記シリアルデジタル出力GCLKの
クロツクパルス数をカウントしてマイナス側の表
示用カウント値を得る。また、マイナス値処理回
路６は、上記バイナリカウンタ１１，１２の出力
をそれぞれ一時的に保持する３ステートバツフア
１３，１４（TC5024BP）と、これらバツフア１
３，１４の出力をスイツチングする、アナログス
イツチ１５，１６（TC4052BP）と、これらアナ
ログスイツチ１５，１６の出力を反転するインバ
ータ１７，１８（TC4009BP）と、これらインバ
ータ１７，１８の出力をデコードして出力するデ
コーダ／ドライバ１９（TC4511BP）とを有して
いる。さらに、表示切換回路７は、前記極性切換
回路３からの信号によつてプラス側表示用回路４
の出力を表示器８に伝達することを禁止する禁止
回路２０，２１と、上記切換回路３の出力信号を
反転するインバータ２２の出力によつて前記マイ
ナス値処理回路６からのマイナス側表示出力を表
示器８に伝達することを禁止する禁止回路２３，
２４にて構成され、これらの禁止回路２０，２
１，２３，２４には前述同様の３ステートバツフ
ア（TC5024BP）が用いられている。また、前記
バツフア１３，１４、アナログスイツチ１５，１
６及び表示回路８は、プラス側表示用回路４にて
発生したタイミングパルスT1〜T3にて所定制御
されるようになつている。
いる。すなわち、Ａ／Ｄ変換器１はTC5091P（東
京芝浦電気製ICの型名であり、以下TC…も同様
である）にて構成され、発振回路２はインバータ
I1〜I3、抵抗Ｒ、可変抵抗VR及び容量Ｃより構
成され、所定の発振周波数のクロツク信号を発生
する。極性切換回路３は、上記Ａ／Ｄ変換器１か
らのシリアルデジタル出力GCLKを所定分周する
分周器９（TC5036P）と、この分周器９の出力
および上記シリアルデジタル出力GCLKを入力す
るアンドゲート１０とで構成されている。さら
に、プラス側表示用回路４はアツプカウンタにて
構成され、前記切換回路３を通して送られてくる
出力のクロツクパルス数をカウントして所定の表
示出力を得る。マイナス側表示用回路５は、２個
のバイナリカウンタ１１，１２（TC40193BP）
で構成され、前記シリアルデジタル出力GCLKの
クロツクパルス数をカウントしてマイナス側の表
示用カウント値を得る。また、マイナス値処理回
路６は、上記バイナリカウンタ１１，１２の出力
をそれぞれ一時的に保持する３ステートバツフア
１３，１４（TC5024BP）と、これらバツフア１
３，１４の出力をスイツチングする、アナログス
イツチ１５，１６（TC4052BP）と、これらアナ
ログスイツチ１５，１６の出力を反転するインバ
ータ１７，１８（TC4009BP）と、これらインバ
ータ１７，１８の出力をデコードして出力するデ
コーダ／ドライバ１９（TC4511BP）とを有して
いる。さらに、表示切換回路７は、前記極性切換
回路３からの信号によつてプラス側表示用回路４
の出力を表示器８に伝達することを禁止する禁止
回路２０，２１と、上記切換回路３の出力信号を
反転するインバータ２２の出力によつて前記マイ
ナス値処理回路６からのマイナス側表示出力を表
示器８に伝達することを禁止する禁止回路２３，
２４にて構成され、これらの禁止回路２０，２
１，２３，２４には前述同様の３ステートバツフ
ア（TC5024BP）が用いられている。また、前記
バツフア１３，１４、アナログスイツチ１５，１
６及び表示回路８は、プラス側表示用回路４にて
発生したタイミングパルスT1〜T3にて所定制御
されるようになつている。
次に、上記回路の動作を第３図及び第４図のタ
イムチヤートを参照して説明する。ここで、第３
図はプラス側温度表示の場合で、シリアル出力値
が“13”である事を想定した場合のタイムチヤー
トであり、第４図はマイナス側温度表示の場合
で、シリアル出力値が“７”である事を想定した
場合のタイムチヤートである。また、上記場合に
分周器９は、2n個（ｎは使用する温度範囲により
任意に設定され、ここでは23＝８個に設定してい
る）のシリアルクロツクが入力された時にハイレ
ベル“Ｈ”を出力するように設定している。
イムチヤートを参照して説明する。ここで、第３
図はプラス側温度表示の場合で、シリアル出力値
が“13”である事を想定した場合のタイムチヤー
トであり、第４図はマイナス側温度表示の場合
で、シリアル出力値が“７”である事を想定した
場合のタイムチヤートである。また、上記場合に
分周器９は、2n個（ｎは使用する温度範囲により
任意に設定され、ここでは23＝８個に設定してい
る）のシリアルクロツクが入力された時にハイレ
ベル“Ｈ”を出力するように設定している。
まず、例えばプラス側の温度表示の場合には、
電源を投入すると発振回路２が発振を開始し、各
回路をクリアあるいはリセツトによつて初期状態
にする。この発振回路２からの発振出力によつて
形成された変換スタート信号STCを受けて、
Ａ／Ｄ変換器１はアナログ入力Aiをデジタルに
変換してデジタルシリアル出力GCLKを送出す
る。分周器９は、このシリアルなクロツク出力
GCLKを受けて、このクロツク出力GCLKが2n個
（23個）になつた時に“Ｈ”レベル出力を出すの
で、この時点からアンドゲート１０を通じてシリ
アル出力GCLKがプラス側表示用回路４のアツプ
カウンタに入力され、ここでカウントされる。こ
の時、シリアルクロツク出力GCLKを2m個とする
と、このアツプカウンタの値は“2m−2n”とな
る。図では、アツプカウンタの値はシリアル出力
GCLKが“13″であるので、分周器９の設定値23
＝８を差し引いた値“５”となつている。Ａ／Ｄ
変換器１の変換終了信号EOCの立上りで表示更
新信号TRFが形成されるので、これによつてア
ツプカウンタ４の値が更新され、この値は表示切
換回路７の禁止回路２０，２１を通じて時刻t1の
タイミングから表示器８に送出され、しかる後タ
イミングパルスT1，T2のタイミングで表示器８
の１桁目、２桁目にこのカウンタ４のカウント値
“５”，“０”がそれぞれ表示される。この時、禁
止回路２０，２１はバツフアとして動作するの
で、分周器９の出力Ｑが“Ｈ”レベルとなつて禁
止入力INHが“Ｈ″レベルとなると、カウンタ
４の出力がこの禁止回路２０，２１を通じて表示
器８に出力される。一方、禁止回路２３，２４の
入力INHはこの時“Ｌ”レベルであるので、マ
イナス側の表示出力は伝達が禁止される。なお、
信号EOCの立下り時点t2でアツプカウンタ４はそ
の入力をラツチするようになつている。
電源を投入すると発振回路２が発振を開始し、各
回路をクリアあるいはリセツトによつて初期状態
にする。この発振回路２からの発振出力によつて
形成された変換スタート信号STCを受けて、
Ａ／Ｄ変換器１はアナログ入力Aiをデジタルに
変換してデジタルシリアル出力GCLKを送出す
る。分周器９は、このシリアルなクロツク出力
GCLKを受けて、このクロツク出力GCLKが2n個
（23個）になつた時に“Ｈ”レベル出力を出すの
で、この時点からアンドゲート１０を通じてシリ
アル出力GCLKがプラス側表示用回路４のアツプ
カウンタに入力され、ここでカウントされる。こ
の時、シリアルクロツク出力GCLKを2m個とする
と、このアツプカウンタの値は“2m−2n”とな
る。図では、アツプカウンタの値はシリアル出力
GCLKが“13″であるので、分周器９の設定値23
＝８を差し引いた値“５”となつている。Ａ／Ｄ
変換器１の変換終了信号EOCの立上りで表示更
新信号TRFが形成されるので、これによつてア
ツプカウンタ４の値が更新され、この値は表示切
換回路７の禁止回路２０，２１を通じて時刻t1の
タイミングから表示器８に送出され、しかる後タ
イミングパルスT1，T2のタイミングで表示器８
の１桁目、２桁目にこのカウンタ４のカウント値
“５”，“０”がそれぞれ表示される。この時、禁
止回路２０，２１はバツフアとして動作するの
で、分周器９の出力Ｑが“Ｈ”レベルとなつて禁
止入力INHが“Ｈ″レベルとなると、カウンタ
４の出力がこの禁止回路２０，２１を通じて表示
器８に出力される。一方、禁止回路２３，２４の
入力INHはこの時“Ｌ”レベルであるので、マ
イナス側の表示出力は伝達が禁止される。なお、
信号EOCの立下り時点t2でアツプカウンタ４はそ
の入力をラツチするようになつている。
次に、マイナス側の温度表示の場合には、Ａ／
Ｄ変換器１のシリアル出力GCLK値が“2n”個以
下（23＝８個以下）の時には、極性切換回路３の
分周器９の出力Ｑは“Ｌ”レベルであるため表示
切換回路７の禁止回路２０，２１の入力INHは
“Ｌ”レベルであり、アツプカウンタ４の値は
Ａ／Ｄ変換終了信号EOCが立上つても表示は更
新されないが、マイナス側表示用回路５のカウン
タ１１，１２はシリアル出力GCLKの2m個のクロ
ツク（この場合“７”）が入力されカウントする。
このカウンタ１１，１２のカウント値“７”は、
処理回路６を通じて表示切換回路７の禁止回路２
３，２４に送出される。この値は変換終了信号
EOCの立上りで表示更新され、禁止回路２３，
２４の入力INHが“Ｈ”レベルであるので、こ
の禁止回路２３，２４を通じて表示器８にタイミ
ングパルスT1，T2のタイミングで表示される。
Ｄ変換器１のシリアル出力GCLK値が“2n”個以
下（23＝８個以下）の時には、極性切換回路３の
分周器９の出力Ｑは“Ｌ”レベルであるため表示
切換回路７の禁止回路２０，２１の入力INHは
“Ｌ”レベルであり、アツプカウンタ４の値は
Ａ／Ｄ変換終了信号EOCが立上つても表示は更
新されないが、マイナス側表示用回路５のカウン
タ１１，１２はシリアル出力GCLKの2m個のクロ
ツク（この場合“７”）が入力されカウントする。
このカウンタ１１，１２のカウント値“７”は、
処理回路６を通じて表示切換回路７の禁止回路２
３，２４に送出される。この値は変換終了信号
EOCの立上りで表示更新され、禁止回路２３，
２４の入力INHが“Ｈ”レベルであるので、こ
の禁止回路２３，２４を通じて表示器８にタイミ
ングパルスT1，T2のタイミングで表示される。
次に、マイナス値処理回路６の動作を具体的に
説明する。この回路６の動作原理は、前記バイナ
リカウンタ１１，１２の出力を反転させること
で、Ａ／Ｄ変換器１へのアナログ入力Aiが増大
してもデジタル出力表示を減少させるような処理
を実行する回路である。なお、バツフア１３，１
４及びアナログスイツチ１５，１６は表示がＮ桁
のダイナミツク表示の場合に必要であるので設け
ている。そこで、例えば分周器９は24＝16に設定
する。今、Ａ／Ｄ変換器１の出力が“７”（アナ
ログ入力値Ai＝140mV）とすると、バイナリカ
ウンタ１１，１２の出力Ａ，Ｂ，Ｃ，Ｄは各々Ａ
＝１，Ｂ＝１，Ｃ＝１，Ｄ＝０となる。それをイ
ンバータ１７，１８にて反転するとＡ＝０，Ｂ＝
０，Ｃ＝０，Ｄ＝１となり、表示器８には“８”
が表示される。次に、Ａ／Ｄ変換器１のアナログ
入力値Aiが280mvとすると、Ａ／Ｄ変換器１の
デジタル出力は“14”となり、バイナリカウンタ
１１，１２の各出力Ａ，Ｂ，Ｃ，ＤはそれぞれＡ
＝０，Ｂ＝１，Ｃ＝１，Ｄ＝１となり、これをイ
ンバータ１７，１８にて反転するとＡ＝１，Ｂ＝
０，Ｃ＝０，Ｄ＝０となり、表示器８には“１”
が表示される。つまりこの回路６は、上述したよ
うにマイナス側の場合にはアナログ入力Aiが増
大しても表示出力を小さくするような処理、ある
いはアナログ入力Aiが減少しても表示出力を大
きくするような処理を行なつているところに特徴
がある。
説明する。この回路６の動作原理は、前記バイナ
リカウンタ１１，１２の出力を反転させること
で、Ａ／Ｄ変換器１へのアナログ入力Aiが増大
してもデジタル出力表示を減少させるような処理
を実行する回路である。なお、バツフア１３，１
４及びアナログスイツチ１５，１６は表示がＮ桁
のダイナミツク表示の場合に必要であるので設け
ている。そこで、例えば分周器９は24＝16に設定
する。今、Ａ／Ｄ変換器１の出力が“７”（アナ
ログ入力値Ai＝140mV）とすると、バイナリカ
ウンタ１１，１２の出力Ａ，Ｂ，Ｃ，Ｄは各々Ａ
＝１，Ｂ＝１，Ｃ＝１，Ｄ＝０となる。それをイ
ンバータ１７，１８にて反転するとＡ＝０，Ｂ＝
０，Ｃ＝０，Ｄ＝１となり、表示器８には“８”
が表示される。次に、Ａ／Ｄ変換器１のアナログ
入力値Aiが280mvとすると、Ａ／Ｄ変換器１の
デジタル出力は“14”となり、バイナリカウンタ
１１，１２の各出力Ａ，Ｂ，Ｃ，ＤはそれぞれＡ
＝０，Ｂ＝１，Ｃ＝１，Ｄ＝１となり、これをイ
ンバータ１７，１８にて反転するとＡ＝１，Ｂ＝
０，Ｃ＝０，Ｄ＝０となり、表示器８には“１”
が表示される。つまりこの回路６は、上述したよ
うにマイナス側の場合にはアナログ入力Aiが増
大しても表示出力を小さくするような処理、ある
いはアナログ入力Aiが減少しても表示出力を大
きくするような処理を行なつているところに特徴
がある。
上記回路は、簡単なデジタル処理回路をＡ／Ｄ
変換器１の出力側に付加するだけで、ノイズや変
換に付随する誤差をなくして精度を向上させ、調
整を容易とし、さらにプラス側、マイナス側とい
うような極性を反転させて表示をしなければなら
ない時に良好に切換表示ができる。また、マイナ
ス側の表示においても、アナログ入力とデジタル
表示出力との関係を適正に行なうようにしている
ので、表示が正確となる。さらに、極性別に回路
系統を分けていることにより、使用する温度範囲
の変更に伴う回路変更が極性別にできる利点があ
る。
変換器１の出力側に付加するだけで、ノイズや変
換に付随する誤差をなくして精度を向上させ、調
整を容易とし、さらにプラス側、マイナス側とい
うような極性を反転させて表示をしなければなら
ない時に良好に切換表示ができる。また、マイナ
ス側の表示においても、アナログ入力とデジタル
表示出力との関係を適正に行なうようにしている
ので、表示が正確となる。さらに、極性別に回路
系統を分けていることにより、使用する温度範囲
の変更に伴う回路変更が極性別にできる利点があ
る。
以上説明したように本発明によれば、Ａ／Ｄ変
換器のデジタル出力側にて基準値を境に下降して
いくマイナス方向を検出して極性を反転させ、デ
ジタル表示出力を所定処理するデジタル処理回路
を設けているので、誤差をなくして精度を向上さ
せ、調整が容易で、しかも安価にできる双方向性
デジタル表示駆動回路を提供することができる。
換器のデジタル出力側にて基準値を境に下降して
いくマイナス方向を検出して極性を反転させ、デ
ジタル表示出力を所定処理するデジタル処理回路
を設けているので、誤差をなくして精度を向上さ
せ、調整が容易で、しかも安価にできる双方向性
デジタル表示駆動回路を提供することができる。
第１図は本発明の一実施例に係る双方向性デジ
タル表示駆動回路のブロツク回路構成図、第２図
は第１図の回路の具体的な回路構成図、第３図及
び第４図はそれぞれ第２図の回路動作を説明する
ためのタイムチヤートである。 １……Ａ／Ｄ変換器、２……発振器、３……極
性切換回路、４……プラス側表示用回路、５……
マイナス側表示用回路、６……マイナス値処理回
路、７……表示切換回路、８……表示器、９……
分周器、１０……アンドゲート、１１，１２……
バイナリカウンタ、１３，１４……３ステートバ
ツフア、１５，１６……アナログスイツチ、１
７，１８……インバータ、１９……デコーダ／ド
ライバ、２０，２１，２３，２４……禁止回路、
２２……インバータ。
タル表示駆動回路のブロツク回路構成図、第２図
は第１図の回路の具体的な回路構成図、第３図及
び第４図はそれぞれ第２図の回路動作を説明する
ためのタイムチヤートである。 １……Ａ／Ｄ変換器、２……発振器、３……極
性切換回路、４……プラス側表示用回路、５……
マイナス側表示用回路、６……マイナス値処理回
路、７……表示切換回路、８……表示器、９……
分周器、１０……アンドゲート、１１，１２……
バイナリカウンタ、１３，１４……３ステートバ
ツフア、１５，１６……アナログスイツチ、１
７，１８……インバータ、１９……デコーダ／ド
ライバ、２０，２１，２３，２４……禁止回路、
２２……インバータ。
Claims (1)
- 【特許請求の範囲】 １ アナログ入力をアナログ値に対応したパルス
数のパルス列でなるデジタル出力に変換するアナ
ログ・デジタル変換器と、 任意に設定される基準値が設けられ、この基準
値を境界として前記デジタル出力が方向の異なる
第１の極性と第２極性のうちのいずれか一方側の
極性の値として検出され、この検出に応じてそれ
ぞれ系統の異なる第１極性の回路系、第２極性の
回路系に前記デジタル出力が送出される極性切換
回路と、 前記第１極性の回路系に設けられ、第１の極性
に関する前記デジタル出力をカウントする第１極
性表示用回路と、 前記第２極性の回路系に設けられ、第２の極性
に関する前記デジタル出力をカウントする第２極
性表示用回路と、 前記第２極性表示用回路からのカウント値出力
を反転させる手段を有する第２極性値処理回路と 前記第２極性値処理回路からの第２極性デジタ
ル表示出力あるいは前記第１極性表示用回路から
の第１極性デジタル表示出力を前記極性切換回路
で検出した極性に応じて切換えることにより表示
器に異なる極性に応じた表示出力を送出する表示
切換回路と を具備したことを特徴とする双方向性デジタル表
示駆動回路。 ２ 前記極性切換回路は、前記アナログ・デジタ
ル変換器からのデジタル出力を前記基準値で分周
する分周器と、この分周器からの出力と上記デジ
タル出力との論理積をとるアンドゲートとを具備
し、上記デジタル出力が基準値以上の場合には第
１の極性の値として上記デジタル出力を第１前記
極性の回路系に送出し、基準値以下の場合には第
２の極性の値として上記デジタル出力を第２極性
の回路系に送出することを特徴とする特許請求の
範囲第１項記載の双方向性デジタル表示駆動回
路。 ３ アナログ入力をアナログ値に対応したパルス
数のパルス列でなるデジタル出力に変換するアナ
ログ・デジタル変換器と、 任意に基準値が設定される分周器及びこの分周
器の出力信号で前記デジタル出力が判断される検
知手段が設けられ、前記デジタル出力がこの分周
器の基準値を境界として方向の異なる第１の極性
と第２極性のうちのいずれか一方側の極性の値と
して検出され、この検出に応じてそれぞれ系統の
異なる第１極性の回路系、第２極性の回路系に前
記デジタル出力が送出される極性切換回路と、 前記第１極性の回路系に設けられ、第１の極性
に関する前記デジタル出力をカウントする第１極
性表示用回路と、 前記第２極性の回路系に設けられ、第２の極性
に関する前記デジタル出力をカウントする第２極
性表示用回路と、 前記第２極性表示用回路からのカウント値出力
における各ビツトを反転させる反転回路が設けら
れ、この反転回路からの各ビツト出力を第２極性
デジタル表示出力に変換するデコード回路を有し
て、前記アナログ・デジタル変換器へのアナログ
入力が増大したときには減少する方向へ、前記ア
ナログ・デジタル変換器へのアナログ入力が減少
したときには増大する方向へ前記第２極性デジタ
ル表示出力を制御する第２極性値処理回路と、 前記第２極性値処理回路からの第２極性デジタ
ル表示出力あるいは前記第１極性表示用回路から
の第１極性デジタル表示出力を前記極性切換回路
で検出した極性に応じて切換えることにより表示
器に異なる極性に応じた表示出力を送出する表示
切換回路と を具備したことを特徴とする双方向性デジタル表
示駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13513081A JPS5835472A (ja) | 1981-08-28 | 1981-08-28 | 双方向性デジタル表示駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13513081A JPS5835472A (ja) | 1981-08-28 | 1981-08-28 | 双方向性デジタル表示駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835472A JPS5835472A (ja) | 1983-03-02 |
| JPH0554073B2 true JPH0554073B2 (ja) | 1993-08-11 |
Family
ID=15144508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13513081A Granted JPS5835472A (ja) | 1981-08-28 | 1981-08-28 | 双方向性デジタル表示駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835472A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549296U (ja) * | 1978-09-29 | 1980-03-31 |
-
1981
- 1981-08-28 JP JP13513081A patent/JPS5835472A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5835472A (ja) | 1983-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4157507A (en) | Electronic system for detecting direction of motion | |
| JPS5835472A (ja) | 双方向性デジタル表示駆動回路 | |
| JP2903736B2 (ja) | パルスジェネレータの断線検出回路 | |
| SU1064458A1 (ru) | Преобразователь код-ШИМ | |
| JP2908080B2 (ja) | 可変分周回路 | |
| SU532098A1 (ru) | Число-импульсный функциональный преобразователь | |
| SU1383505A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код угловых единиц | |
| SU1339591A1 (ru) | Аналого-цифровое интергрирующее устройство | |
| RU1798900C (ru) | Формирователь импульсных сигналов | |
| JPH0443834Y2 (ja) | ||
| JPH0216316Y2 (ja) | ||
| SU995257A2 (ru) | Широтно-импульсный модул тор | |
| SU1509824A1 (ru) | Устройство дл определени мгновенного суточного хода механических часов | |
| SU1674159A1 (ru) | Устройство дл контрол и оценки среднего значени аналогового сигнала | |
| SU765983A2 (ru) | Генератор синусоидальных колебаний инфранизкой частоты | |
| SU1642580A1 (ru) | Устройство дл стабилизации частоты выходного напр жени генератора | |
| JPH0732532U (ja) | 温度検出回路 | |
| SU1444708A1 (ru) | Устройство дл регулировани скорости электродвигател | |
| SU1277013A1 (ru) | Фазометр с перекрытием | |
| SU1522399A1 (ru) | Реверсивное пересчетное устройство | |
| SU705360A1 (ru) | Цифровой измеритель средней частоты | |
| SU1674002A1 (ru) | Преобразователь экстремумов периодического сигнала в посто нное напр жение | |
| SU1697238A1 (ru) | Электропривод посто нного тока | |
| SU1297226A1 (ru) | Преобразователь переменного напр жени в код | |
| SU627579A1 (ru) | Реле времени |