JPH0554292B2 - - Google Patents
Info
- Publication number
- JPH0554292B2 JPH0554292B2 JP59038812A JP3881284A JPH0554292B2 JP H0554292 B2 JPH0554292 B2 JP H0554292B2 JP 59038812 A JP59038812 A JP 59038812A JP 3881284 A JP3881284 A JP 3881284A JP H0554292 B2 JPH0554292 B2 JP H0554292B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- addition
- burst signal
- burst
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Radio Relay Systems (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明はバースト信号補償回路、特にTDMA
（Time Division Multiple Access）方式による
通信システムにおける受信系に適用するバースト
信号補償回路に関する。
（Time Division Multiple Access）方式による
通信システムにおける受信系に適用するバースト
信号補償回路に関する。
技術の背景
TDMA方式は単一の周波数帯域を複数の通信
局が時分割で共用するものであり、各通信局は予
め割り当てられたタイムスロツトにバーストを送
出し、又は複数のバーストの中から自己に割り当
てられたタイムスロツトに相当するバーストを受
信するということが行われる。これらのバースト
はシリーズとなつて１フレームを構成し、同様の
フレームが繰り返し現われる。
局が時分割で共用するものであり、各通信局は予
め割り当てられたタイムスロツトにバーストを送
出し、又は複数のバーストの中から自己に割り当
てられたタイムスロツトに相当するバーストを受
信するということが行われる。これらのバースト
はシリーズとなつて１フレームを構成し、同様の
フレームが繰り返し現われる。
このようなTDMA方式は例えば衛星を介して
多数の地上局間で交信を行う衛星通信システムに
好適である。この場合、多数の地上局が別個の周
波数源を用いて送信することから、各バースト信
号の周波数は地上局毎に変動を生ずる。このよう
な変動があると、復調後の誤り率が劣化するた
め、各フレーム内のバースト信号の周波数誤差を
少なくする補償対策が必要である。
多数の地上局間で交信を行う衛星通信システムに
好適である。この場合、多数の地上局が別個の周
波数源を用いて送信することから、各バースト信
号の周波数は地上局毎に変動を生ずる。このよう
な変動があると、復調後の誤り率が劣化するた
め、各フレーム内のバースト信号の周波数誤差を
少なくする補償対策が必要である。
従来技術と問題点
第１図はTDMA方式による通信システムの一
例を示す模式図である。本図の例では衛星回線を
示しており、地球（Ｅ）上の複数の地上局11−
Ａ，11−Ｂ，11−Ｃ…および11−Ｍ同士が衛星１
２を介して通信を行う。なお、11−Ｍは親局であ
り、子局11−Ａ，11−Ｂ，11−Ｃ…の統括を行
う。
例を示す模式図である。本図の例では衛星回線を
示しており、地球（Ｅ）上の複数の地上局11−
Ａ，11−Ｂ，11−Ｃ…および11−Ｍ同士が衛星１
２を介して通信を行う。なお、11−Ｍは親局であ
り、子局11−Ａ，11−Ｂ，11−Ｃ…の統括を行
う。
第２図はTDMA方式の伝送形態を説明するた
めの波形図である。本図において、Ａ，Ｂ，Ｃ…
Ｍはバーストであり、地上局11−Ａ，11−Ｂ，II
−Ｃ…11−Ｍがそれぞれ占有するタイムスロツト
の位置づけを表わしている。これら一連のバース
トを１フレーム（Ｆ）とすると、多数フレームが
引続き現われる。
めの波形図である。本図において、Ａ，Ｂ，Ｃ…
Ｍはバーストであり、地上局11−Ａ，11−Ｂ，II
−Ｃ…11−Ｍがそれぞれ占有するタイムスロツト
の位置づけを表わしている。これら一連のバース
トを１フレーム（Ｆ）とすると、多数フレームが
引続き現われる。
ところで、地上局11−Ａ，11−Ｂ…は広範囲に
分布しているため、各地上局相互を完全に位相同
期させることが困難なことから、各バースト信号
の周波数は相互に異なる。従つて、各地上局の受
信系における復調器は、各バースト信号毎に個別
に独立して、周波数の変動を補償することが望ま
れる。
分布しているため、各地上局相互を完全に位相同
期させることが困難なことから、各バースト信号
の周波数は相互に異なる。従つて、各地上局の受
信系における復調器は、各バースト信号毎に個別
に独立して、周波数の変動を補償することが望ま
れる。
第３図は各地上局の要部の一般的な構成を示す
ブロツク図であり、本発明は特に下段の受信系内
における復調器（DEMOD）３６に関連する。本
図において、送信すべきデータDinは多重化装置
３１にて多重化され、例えば４相変調（PSK）
方式の場合同相分および直交分の２チヤンネルデ
ータとして、変調器（MOD）３２にて、発振器
３４からの搬送波Crを変調する。さらに衛星に
向けて放射するに必要な、例えば数10GHzオー
ダーまでアツプコンバータ（UP）３３により周
波数変換したのち、アンテナATより送出する。
ブロツク図であり、本発明は特に下段の受信系内
における復調器（DEMOD）３６に関連する。本
図において、送信すべきデータDinは多重化装置
３１にて多重化され、例えば４相変調（PSK）
方式の場合同相分および直交分の２チヤンネルデ
ータとして、変調器（MOD）３２にて、発振器
３４からの搬送波Crを変調する。さらに衛星に
向けて放射するに必要な、例えば数10GHzオー
ダーまでアツプコンバータ（UP）３３により周
波数変換したのち、アンテナATより送出する。
一方、衛星からの信号は受信系のアンテナAT
より受けて例えば140MHzオーダーまで、ダウン
コンバータ（DOWN）３５により周波数変換し、
復調器（DEMOD）３６において再生搬送波C′r
により復調した後、分離装置３７より受信すべき
データDoutを得る。
より受けて例えば140MHzオーダーまで、ダウン
コンバータ（DOWN）３５により周波数変換し、
復調器（DEMOD）３６において再生搬送波C′r
により復調した後、分離装置３７より受信すべき
データDoutを得る。
第３図の復調器は各バースト信号Ａ，Ｂ，Ｃ…
を受けて原データの再生を行うものであるが、こ
の再生を正しく行うためには、記述の如く、各バ
ースト信号毎に個別に独立して伝送周波数の変動
を補償しなければならない。然しながら従来は、
全バースト信号の平均的な周波数を検出して、全
体的にAFC（Auto matic Frequency Control）
をかけるということが行われていた。このような
従来の方法は一見都合の良いバースト信号補償方
法ではあるが、各バースト信号相互間の周波数誤
差についてはこれを圧縮できないという欠点があ
つた。特に、バースト間の周波数差が大きいとき
には、復調器が正常に動作する範囲内に各バース
ト間の変動を抑圧することができず、復調できな
いバーストを生じたりデータ誤り率の増大を招く
ことになる。これが問題点である。
を受けて原データの再生を行うものであるが、こ
の再生を正しく行うためには、記述の如く、各バ
ースト信号毎に個別に独立して伝送周波数の変動
を補償しなければならない。然しながら従来は、
全バースト信号の平均的な周波数を検出して、全
体的にAFC（Auto matic Frequency Control）
をかけるということが行われていた。このような
従来の方法は一見都合の良いバースト信号補償方
法ではあるが、各バースト信号相互間の周波数誤
差についてはこれを圧縮できないという欠点があ
つた。特に、バースト間の周波数差が大きいとき
には、復調器が正常に動作する範囲内に各バース
ト間の変動を抑圧することができず、復調できな
いバーストを生じたりデータ誤り率の増大を招く
ことになる。これが問題点である。
発明の目的
上記問題点に鑑み本発明は、各バースト信号の
周波数変動を個別に独立して補償することのでき
るバースト信号補償回路を提案することを目的と
するものである。
周波数変動を個別に独立して補償することのでき
るバースト信号補償回路を提案することを目的と
するものである。
発明の構成
上記目的を達成するために本発明は、第ｎ（ｎ
＝１，２，３…）番目以前のフレームにおける各
バースト信号周波数の基準周波数からの誤差を、
第（ｎ＋１）番目のフレームにおける各バースト
信号周波数誤差の補償のために反映させるように
したことを特徴とするものである。
＝１，２，３…）番目以前のフレームにおける各
バースト信号周波数の基準周波数からの誤差を、
第（ｎ＋１）番目のフレームにおける各バースト
信号周波数誤差の補償のために反映させるように
したことを特徴とするものである。
発明の実施例
以下図面に従つて本発明を説明する。
第４図は本発明に基づくバースト信号補償回路
の一実施例を示す回路図である。又、第５図は第
４図の全体の動作説明に用いる波形図である。第
４図において、ダウンコンバータ３５、復調器３
６、分離装置３７等については既に説明したとお
りである。ダウンコンバータ３５からの例えば大
体140MHzの各バースト信号Ａ，Ｂ，Ｃ…は、周
波数変換器４０により、信号処理のし易い、例え
ば455KHzの信号に変換された後、復調器３６、
および周波数誤差検出部４１（41−１〜41−３）
に供給される。搬送波再生回路41−１では、受信
された信号、例えば４相PSK信号より基準搬送
波を再生し、復調器３６および後段のAFC部
（38，42〜46）へ再生基準搬送波を供給する。
の一実施例を示す回路図である。又、第５図は第
４図の全体の動作説明に用いる波形図である。第
４図において、ダウンコンバータ３５、復調器３
６、分離装置３７等については既に説明したとお
りである。ダウンコンバータ３５からの例えば大
体140MHzの各バースト信号Ａ，Ｂ，Ｃ…は、周
波数変換器４０により、信号処理のし易い、例え
ば455KHzの信号に変換された後、復調器３６、
および周波数誤差検出部４１（41−１〜41−３）
に供給される。搬送波再生回路41−１では、受信
された信号、例えば４相PSK信号より基準搬送
波を再生し、復調器３６および後段のAFC部
（38，42〜46）へ再生基準搬送波を供給する。
復調器３６では、この基準搬送波により受信信
号の同期検波を行なう。
号の同期検波を行なう。
一方、前記AFC部では、まず周波数誤差検出
器41−２で、再生搬送波の周波数と、基準周波数
Prとの周波数誤差が検出される。なお、ここに
おいて基準周波数Prは、基準周波数発生器４６
より供給されている。
器41−２で、再生搬送波の周波数と、基準周波数
Prとの周波数誤差が検出される。なお、ここに
おいて基準周波数Prは、基準周波数発生器４６
より供給されている。
次いで、周波数／電圧変換器41−３により、上
記周波数誤差検出器41−２で検出された周波数誤
差に応じた直流信号が得られる。その後、低域ろ
波部４２により不要なノイズが除去される。この
低域ろ波部４２は例えばCRフイルタからなり、
その出力は第５図(2)欄の如く変化する。なお、第
５図(1)欄は第２図の波形に相当し、Fn，Ｆ（ｎ＋
１）は任意のｎ番目および（ｎ＋１）番目のフレ
ームを表わす。低域ろ波部４２からの出力は加算
部４３の一方の入力に加えられ、その他方の入力
に印加された記憶部４４からの読出し出力と加算
される。加算部４３を設けるのは次の理由によ
る、。後述するように各バースト信号Ａ，Ｂ，Ｃ
…の開始時点毎に低域ろ波部４２内のコンデンサ
を放電するため、（ｎ＋１）番目のフレームF(o+1)
におけるバースト信号Ａ（バースト信号Ｂ，Ｃ…
についても同様）の開始時点でのろ波部４２の出
力が零にリセツトされてしまい、直前のｎ番目の
フレームFoにおけるバースト信号Ａ（バースト信
号Ｂ，Ｃ…についても同様）の終了時点でのろ波
部４２の出力と不連続になつてしまう。そこでｎ
番目のフレームFoにおけるバースト信号Ａ（バー
スト信号Ｂ，Ｃ…についても同様）の終了時点で
得たろ波部４２の出力を記憶部４４に記憶してお
き、次の（ｎ＋１）番目のフレームF(o+1)におけ
るバースト信号Ａ（バースト信号Ｂ，Ｃ…につい
ても同様）の開始時点で、その記憶していたろ波
部４２の出力をフレームF(o+1)における波部４２
の出力に加え、あたかもバースト信号Ａ（バース
ト信号Ｂ，Ｃ…についても同様）が連続して現れ
ているかのごとく、バースト信号補償回路を動作
させる。このように、記憶部４４で記憶されたフ
レームFoにおけるろ波部４２の出力を、フレー
ムF(o+1)におけるろ波部４２の出力に加えるのが
上記の加算部４３である。該加算部４３からの加
算出力は、一方において記憶部４４に供給され、
他方において各バースト信号の周波数PA，PB，
PC…を変化させるための電圧制御発振器VCO４
５、すなわちローカル発振器に、発振周波数制御
用信号として入力される。VCO４５の出力は、
周波数変換器４０に加えられて最終的に各バース
ト周波数PA，PB，PC…を変化させる。
記周波数誤差検出器41−２で検出された周波数誤
差に応じた直流信号が得られる。その後、低域ろ
波部４２により不要なノイズが除去される。この
低域ろ波部４２は例えばCRフイルタからなり、
その出力は第５図(2)欄の如く変化する。なお、第
５図(1)欄は第２図の波形に相当し、Fn，Ｆ（ｎ＋
１）は任意のｎ番目および（ｎ＋１）番目のフレ
ームを表わす。低域ろ波部４２からの出力は加算
部４３の一方の入力に加えられ、その他方の入力
に印加された記憶部４４からの読出し出力と加算
される。加算部４３を設けるのは次の理由によ
る、。後述するように各バースト信号Ａ，Ｂ，Ｃ
…の開始時点毎に低域ろ波部４２内のコンデンサ
を放電するため、（ｎ＋１）番目のフレームF(o+1)
におけるバースト信号Ａ（バースト信号Ｂ，Ｃ…
についても同様）の開始時点でのろ波部４２の出
力が零にリセツトされてしまい、直前のｎ番目の
フレームFoにおけるバースト信号Ａ（バースト信
号Ｂ，Ｃ…についても同様）の終了時点でのろ波
部４２の出力と不連続になつてしまう。そこでｎ
番目のフレームFoにおけるバースト信号Ａ（バー
スト信号Ｂ，Ｃ…についても同様）の終了時点で
得たろ波部４２の出力を記憶部４４に記憶してお
き、次の（ｎ＋１）番目のフレームF(o+1)におけ
るバースト信号Ａ（バースト信号Ｂ，Ｃ…につい
ても同様）の開始時点で、その記憶していたろ波
部４２の出力をフレームF(o+1)における波部４２
の出力に加え、あたかもバースト信号Ａ（バース
ト信号Ｂ，Ｃ…についても同様）が連続して現れ
ているかのごとく、バースト信号補償回路を動作
させる。このように、記憶部４４で記憶されたフ
レームFoにおけるろ波部４２の出力を、フレー
ムF(o+1)におけるろ波部４２の出力に加えるのが
上記の加算部４３である。該加算部４３からの加
算出力は、一方において記憶部４４に供給され、
他方において各バースト信号の周波数PA，PB，
PC…を変化させるための電圧制御発振器VCO４
５、すなわちローカル発振器に、発振周波数制御
用信号として入力される。VCO４５の出力は、
周波数変換器４０に加えられて最終的に各バース
ト周波数PA，PB，PC…を変化させる。
記憶部４４では第ｎ番目のフレームFoにおけ
る前記加算出力を各バースト信号Ａ，Ｂ，Ｃ…対
応で且つ各バースト信号の終了時点（第５図のＥ
参照）近傍で、サンプリングおよびアナログ／デ
イジタル変換器44−１により、サンプリングし且
つデイジタルデータとしてメモリアレイ44−２に
記憶する。なお、各バースト信号の終了時点Ｅの
近傍を表わす信号SEは既存のバースト同期回路３
８より得られるので、この信号SEでサンプリング
およびアナログ／デイジタル変換器44−１をトリ
ガーし、又、メモリアレイ44−２のライトイネー
ブル端子WEをアクテイブにする。このように各
バースト信号の終了時点Ｅの近傍を捉えたのは、
低域ろ波部４２の出力（第５図(2)欄）が徐々に立
上り又は立下つて、その近傍で最も定常状態に近
くなるからである。該出力がこのように徐々に立
上り又は立下るのは、ろ波部４２内に設けられる
コンデンサの充電時定数に起因する。
る前記加算出力を各バースト信号Ａ，Ｂ，Ｃ…対
応で且つ各バースト信号の終了時点（第５図のＥ
参照）近傍で、サンプリングおよびアナログ／デ
イジタル変換器44−１により、サンプリングし且
つデイジタルデータとしてメモリアレイ44−２に
記憶する。なお、各バースト信号の終了時点Ｅの
近傍を表わす信号SEは既存のバースト同期回路３
８より得られるので、この信号SEでサンプリング
およびアナログ／デイジタル変換器44−１をトリ
ガーし、又、メモリアレイ44−２のライトイネー
ブル端子WEをアクテイブにする。このように各
バースト信号の終了時点Ｅの近傍を捉えたのは、
低域ろ波部４２の出力（第５図(2)欄）が徐々に立
上り又は立下つて、その近傍で最も定常状態に近
くなるからである。該出力がこのように徐々に立
上り又は立下るのは、ろ波部４２内に設けられる
コンデンサの充電時定数に起因する。
一方、メモリアレイ44−２は、第（ｎ＋１）番
目のフレームF(o+1)において、各バースト信号対
応で且つ各バースト信号の開始時点（第５図のＳ
参照）に、アドレスデコーダ44−３により各前記
加算出力を読出し、デイジタル／アナログ変換器
44−４を経由したアナログの読出し出力は、加算
部４３の前記他方の入力に加えられる。ここに補
償制御ループは一巡する。各バースト信号対応で
メモリアレイ44−２をアクセスできるのは、デコ
ーダ44−３内にカウンタを内蔵しているからであ
り、各バースト信号の開始時点を示すバースト同
期回路３８からの信号SSによつてアドレスが＋１
ずつインクリメントされ、バースト信号の数だけ
計数すると再び零にクリアされ、第１番目のバー
スト信号Ａに対応するメモリエリアを再びアクセ
スする。この信号SSはデイジタル／アナログ変換
器44−４をトリガーし、又、同時にろ波部４２内
の前記コンデンサを放電させる。各バースト信号
毎の前記誤差分を正確に検出するためには、その
都度コンデンサを放電しなければならない。かく
して、VCO４５の入力としては第５図(3)欄に示
す制御電圧が与えられる。結局、第ｎ番目のフレ
ームにおける各バースト信号Ａ，Ｂ，Ｃ…の周波
数の変動を第（ｎ＋１）番目のフレームにおける
各該周波数の補償のために反映させることにな
る。各バースト信号の周波数が最終的に基準周波
数に一致しているときは、ろ波部４２の出力は零
であり、メモリアレイ内の記憶データも零であつ
て、VCO４５の制御電圧は零のまま変化しない。
すなわち、VCO４５は制御電圧零において定め
られた周波数で発振し、変換器４０の出力を基準
の周波数に保つ。もし、前記誤差分が生じ仮に周
波数が基準値より高くなつたとすれば、メモリセ
ルアレイ44−２にはその誤差分に応じたデータが
ストアされ、対応するバースト信号が第（ｎ＋
１）番目のフレームに現われたときに、そのとき
の（第（ｎ＋１））番目のフレームのときの）誤
差分に加えられる。この第（ｎ＋１）番目のフレ
ームの誤差分が正であれば、加算部４３の加算出
力は大きな正の値をとり、VCO４５の周波数を
さらに高くする。そうすると変換器４０の出力の
周波数（ダウンコンバータ３５からの信号の周波
数とVCO４５からの信号の周波数の差に等しい）
は大幅に低下せしめられる。
目のフレームF(o+1)において、各バースト信号対
応で且つ各バースト信号の開始時点（第５図のＳ
参照）に、アドレスデコーダ44−３により各前記
加算出力を読出し、デイジタル／アナログ変換器
44−４を経由したアナログの読出し出力は、加算
部４３の前記他方の入力に加えられる。ここに補
償制御ループは一巡する。各バースト信号対応で
メモリアレイ44−２をアクセスできるのは、デコ
ーダ44−３内にカウンタを内蔵しているからであ
り、各バースト信号の開始時点を示すバースト同
期回路３８からの信号SSによつてアドレスが＋１
ずつインクリメントされ、バースト信号の数だけ
計数すると再び零にクリアされ、第１番目のバー
スト信号Ａに対応するメモリエリアを再びアクセ
スする。この信号SSはデイジタル／アナログ変換
器44−４をトリガーし、又、同時にろ波部４２内
の前記コンデンサを放電させる。各バースト信号
毎の前記誤差分を正確に検出するためには、その
都度コンデンサを放電しなければならない。かく
して、VCO４５の入力としては第５図(3)欄に示
す制御電圧が与えられる。結局、第ｎ番目のフレ
ームにおける各バースト信号Ａ，Ｂ，Ｃ…の周波
数の変動を第（ｎ＋１）番目のフレームにおける
各該周波数の補償のために反映させることにな
る。各バースト信号の周波数が最終的に基準周波
数に一致しているときは、ろ波部４２の出力は零
であり、メモリアレイ内の記憶データも零であつ
て、VCO４５の制御電圧は零のまま変化しない。
すなわち、VCO４５は制御電圧零において定め
られた周波数で発振し、変換器４０の出力を基準
の周波数に保つ。もし、前記誤差分が生じ仮に周
波数が基準値より高くなつたとすれば、メモリセ
ルアレイ44−２にはその誤差分に応じたデータが
ストアされ、対応するバースト信号が第（ｎ＋
１）番目のフレームに現われたときに、そのとき
の（第（ｎ＋１））番目のフレームのときの）誤
差分に加えられる。この第（ｎ＋１）番目のフレ
ームの誤差分が正であれば、加算部４３の加算出
力は大きな正の値をとり、VCO４５の周波数を
さらに高くする。そうすると変換器４０の出力の
周波数（ダウンコンバータ３５からの信号の周波
数とVCO４５からの信号の周波数の差に等しい）
は大幅に低下せしめられる。
発明の効果
以上説明したように本発明によれば各バースト
信号毎に独立に周波数誤差の補償が行える。
信号毎に独立に周波数誤差の補償が行える。
第１図はTDMA方式による通信システムの一
例を示す模式図、第２図はTDMA方式の伝送形
態を説明するための波形図、第３図は各地上局の
要部の一般的な構成を示すブロツク図、第４図は
本発明に基づくバースト信号補償回路の一実施例
を示す回路図、第５図は第４図の全体の動作説明
に用いる波形図である。 ４１……周波数誤差検出部、４２……低域ろ波
部、４３……加算部、４４……記憶部、４５……
VCO，Ｆ，Fo，F(o+1)……フレーム、Ａ，Ｂ，Ｃ
……バースト信号、Pr……基準周波数、PA，PB，
PC……バースト信号の周波数、Ｓ……バースト
信号の開始時点、Ｅ……バースト信号の終了時
点。
例を示す模式図、第２図はTDMA方式の伝送形
態を説明するための波形図、第３図は各地上局の
要部の一般的な構成を示すブロツク図、第４図は
本発明に基づくバースト信号補償回路の一実施例
を示す回路図、第５図は第４図の全体の動作説明
に用いる波形図である。 ４１……周波数誤差検出部、４２……低域ろ波
部、４３……加算部、４４……記憶部、４５……
VCO，Ｆ，Fo，F(o+1)……フレーム、Ａ，Ｂ，Ｃ
……バースト信号、Pr……基準周波数、PA，PB，
PC……バースト信号の周波数、Ｓ……バースト
信号の開始時点、Ｅ……バースト信号の終了時
点。
Claims (1)
- 【特許請求の範囲】 １ 複数のバースト信号（Ａ，Ｂ，Ｃ…Ｍ）から
なるフレームを連続的に受信し、各該バースト信
号の受信周波数を補償して予め定めた基準周波数
（Pr）に追随させるためのAFC（Automatic
Frequency Control）を行うバースト信号補償回
路において、 各前記受信周波数と前記基準周波数との間の各
周波数誤差分を、各該周波数誤差分に比例した電
圧を有する周波数誤差信号として、各前記バース
ト信号対応に検出する周波数誤差検出部４１と、 各前記バースト信号の終了時点後に放電されて
引き続いて隣接する前記バースト信号の開始時点
で零にリセツトされると共に、該リセツト後に前
記周波数誤差検出部からの各前記周波数誤差信号
によつて充電が開始されるコンデンサを内部に含
み、該コンデンサの充電電圧を出力とする低域ろ
波部４２と、 第１加算入力および第２加算入力を有し、前記
低域ろ波部からの前記出力を該第１加算入力とし
て加算出力を送出する加算部４３と、 第ｎ（ｎ＝１，２，３…）番目の前記フレーム
における前記加算部からの前記加算出力を、各前
記バースト信号対応に且つ各該バースト信号の前
記終了時点近傍でサンプリングして記憶すると共
に、記憶された該加算出力を、第（ｎ＋１）番目
のフレームにおいて読み出し、各該バースト信号
の前記開始時点において前記加算部の前記第２加
算入力に印加するデイジタル記憶部４４と、 前記加算部からの前記加算出力を入力として各
前記バースト信号の周波数を変化させる電圧制御
発振器４５とからなることを特徴とするバースト
信号補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3881284A JPS60183861A (ja) | 1984-03-02 | 1984-03-02 | バ−スト信号補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3881284A JPS60183861A (ja) | 1984-03-02 | 1984-03-02 | バ−スト信号補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60183861A JPS60183861A (ja) | 1985-09-19 |
| JPH0554292B2 true JPH0554292B2 (ja) | 1993-08-12 |
Family
ID=12535685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3881284A Granted JPS60183861A (ja) | 1984-03-02 | 1984-03-02 | バ−スト信号補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183861A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758944B2 (ja) * | 1990-03-14 | 1995-06-21 | 国際電気株式会社 | 時分割多重通信用自動周波数制御回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607424B2 (ja) * | 1979-12-18 | 1985-02-25 | 三菱電機株式会社 | 時分割多方向多重同期回路 |
-
1984
- 1984-03-02 JP JP3881284A patent/JPS60183861A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60183861A (ja) | 1985-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5287388A (en) | Frequency offset removal method and apparatus | |
| JP2765600B2 (ja) | 復調回路 | |
| JP3429831B2 (ja) | 搬送波同期デバイス | |
| US4181822A (en) | Bandsplitter systems | |
| JPS5636249A (en) | Clock reproducing circuit | |
| CA2048933A1 (en) | Carrier aquisition apparatus for digital satellite communication system | |
| EP0884845B1 (en) | Automatic frequency control method and circuit | |
| JPS61120538A (ja) | 多方向多重通信装置 | |
| JP2613256B2 (ja) | ディジタル復調装置 | |
| US4460926A (en) | Time base correcting device for audio and video signals | |
| JPH0554292B2 (ja) | ||
| US4349918A (en) | Digital memory system | |
| JP3524928B2 (ja) | 送信タイミング測定装置 | |
| US4437066A (en) | Apparatus for synthesizing a signal by producing samples of such signal at a rate less than the Nyquist sampling rate | |
| JP2720582B2 (ja) | 掃引周波数発振器と準同期検波回路 | |
| JPH0142528B2 (ja) | ||
| JP3052518B2 (ja) | バースト信号復調装置の復調制御方法 | |
| JP2874703B2 (ja) | 誤同期防止装置 | |
| JPH05336017A (ja) | 周波数分割多元接続通信方式における受信装置 | |
| JP2785946B2 (ja) | 衛星放送受信機 | |
| JPS6314534B2 (ja) | ||
| JPS6046907B2 (ja) | 基準搬送波再生装置 | |
| JPS59128853A (ja) | プリアンブル検出器 | |
| JPH03231544A (ja) | 干渉波除去装置 | |
| JPS6028457B2 (ja) | クロツク再生回路 |