JPS60183861A - バ−スト信号補償回路 - Google Patents
バ−スト信号補償回路Info
- Publication number
- JPS60183861A JPS60183861A JP3881284A JP3881284A JPS60183861A JP S60183861 A JPS60183861 A JP S60183861A JP 3881284 A JP3881284 A JP 3881284A JP 3881284 A JP3881284 A JP 3881284A JP S60183861 A JPS60183861 A JP S60183861A
- Authority
- JP
- Japan
- Prior art keywords
- burst signal
- frame
- frequency
- burst
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はバースト信号補償回路、特にＴＤＭＡ（Ｔｉｍ
ｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓ
ｓ ）方式による通信システムにおける受信系に適用す
るバースト信号補償回路に関する。
ｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓ
ｓ ）方式による通信システムにおける受信系に適用す
るバースト信号補償回路に関する。
技術の背景
ＴＤＭＡ方式は単一の周波数帯域を複数の通信局が時分
割で共用するものであυ、各通信局は予め割シ当てられ
たタイムスロットにバーストを送出し、又は複数のバー
ストの中から自己に割り当てられたタイムスロットに相
当するバーストを受信するということが行われる。これ
らのバーストは／リーズとなって１フレームを構成し、
同様のフレームが繰シ返し現われる。
割で共用するものであυ、各通信局は予め割シ当てられ
たタイムスロットにバーストを送出し、又は複数のバー
ストの中から自己に割り当てられたタイムスロットに相
当するバーストを受信するということが行われる。これ
らのバーストは／リーズとなって１フレームを構成し、
同様のフレームが繰シ返し現われる。
このようなＴＤＭＡ方式は例えば衛星を介して多数の地
上局間で交信を行う衛星通信システムに好適である。こ
の場合ぐ多数の地上局が別個の周波数源を用いて送信す
ることから、各バースト信号の周波数は地上局毎に変動
を生ずる。このような変動があると、復調後の誤シ率が
劣化するため、各フレーム内のバースト信号の周波数誤
差を少なくする補償対策が必要である。
上局間で交信を行う衛星通信システムに好適である。こ
の場合ぐ多数の地上局が別個の周波数源を用いて送信す
ることから、各バースト信号の周波数は地上局毎に変動
を生ずる。このような変動があると、復調後の誤シ率が
劣化するため、各フレーム内のバースト信号の周波数誤
差を少なくする補償対策が必要である。
従来技術と問題点
第１図はＴＤＭＡ方式による通信システムの一例を示す
模式図である。本図の例では衛星回線を示しておシ、地
球（Ｅ）上の複数の地上局１１−Ａ。
模式図である。本図の例では衛星回線を示しておシ、地
球（Ｅ）上の複数の地上局１１−Ａ。
１１−Ｂ、１１−Ｃ・・・および１１−Ｍ同士が衛星１
２ｔ−介して通信を行う。なお、１１−Ｍは親局であシ
、子局１１−Ａ、１１−Ｂ、１１−Ｃ・・・の統括を行
う。
２ｔ−介して通信を行う。なお、１１−Ｍは親局であシ
、子局１１−Ａ、１１−Ｂ、１１−Ｃ・・・の統括を行
う。
第２図はＴＤＭＡ方式の伝送形態を説明するための波形
図である。本図において、Ａ、Ｂ、Ｃ・・・Ｍはバース
トであり、地上局１１−Ａ、１１−Ｂ。
図である。本図において、Ａ、Ｂ、Ｃ・・・Ｍはバース
トであり、地上局１１−Ａ、１１−Ｂ。
１１−Ｃ・・・１１−Ｍがそれぞれ占有するタイムスロ
ットの位置づけを表わしている。これら一連のバースト
（ｃｌフレーム（Ｆ）とするト、多数フレームが引続き
現われる。
ットの位置づけを表わしている。これら一連のバースト
（ｃｌフレーム（Ｆ）とするト、多数フレームが引続き
現われる。
ところで、地上局１１−Ａ、１１−Ｂ・・・は広範囲に
分布しているため、各地上局相互を完全に位相同期させ
ることが困難なことから、各バースト信号の周波数は相
互に異なる。従って、各地“１局の受信系における復調
器は、各バースト信号毎に個別に独立して、周波数の変
動を補償することが望まれる。
分布しているため、各地上局相互を完全に位相同期させ
ることが困難なことから、各バースト信号の周波数は相
互に異なる。従って、各地“１局の受信系における復調
器は、各バースト信号毎に個別に独立して、周波数の変
動を補償することが望まれる。
第３図は各地上局の要部の一般的な構成を示すブロック
図であり、本発明は特に下段の受信系内における復調器
（ＤＥＭＯＤ ） ３６に関連する。本図において、送
信すべきデータＤｉｎは多重化装置３１にて多重化され
、例えば４相変ｐ （ＰＳＫ ）方式の場合同相分およ
び直交分の２チヤンネルデータとして、変調器（ＭＯＤ
） ３２にて、発振器３４からの搬送波Ｃｒを変調す
る。さらに衛星に向けて放射するに必要な、例えば数１
０ ＧＨｚオーダーまでアッグコンバータ（ＵＰ）３３
にょシ周波数変換したのち、アンテナＡＴよシ送出する
。
図であり、本発明は特に下段の受信系内における復調器
（ＤＥＭＯＤ ） ３６に関連する。本図において、送
信すべきデータＤｉｎは多重化装置３１にて多重化され
、例えば４相変ｐ （ＰＳＫ ）方式の場合同相分およ
び直交分の２チヤンネルデータとして、変調器（ＭＯＤ
） ３２にて、発振器３４からの搬送波Ｃｒを変調す
る。さらに衛星に向けて放射するに必要な、例えば数１
０ ＧＨｚオーダーまでアッグコンバータ（ＵＰ）３３
にょシ周波数変換したのち、アンテナＡＴよシ送出する
。
一方、衛星からの信号は受信系のアンテナＡＴより受け
て例えば１４０ ＭＨｚオーダーまで、ダウンコンバー
タ（ＤＯＷＮ ） ３５にょシ周波数変換し、後調器（
ＤＥＭＯＤ） ３６において再生搬送波ｃ′ｒによｐ後
調した後、分離装置３７より受信すべきデータＤｏｕｔ
を得る。
て例えば１４０ ＭＨｚオーダーまで、ダウンコンバー
タ（ＤＯＷＮ ） ３５にょシ周波数変換し、後調器（
ＤＥＭＯＤ） ３６において再生搬送波ｃ′ｒによｐ後
調した後、分離装置３７より受信すべきデータＤｏｕｔ
を得る。
第３図の復調器は各バースト信号Ａ、Ｂ、Ｃ・・・を受
けて原データの再生を行うものであるが、この再生を正
しく行うためには、既述の如く、各バースト信号毎に個
別に独立して伝送周波数の変動を補償しなければならな
い。然しなから従来は、全バースト信号の平均的な周波
数を検出して、全体的にＡＦＣ（Ａｕｔｏ ｍａｔｉｃ
Ｆｒｅｑｕｅｎｃｙ ｃｏｎｔｒｏｌ）をかけるとい
うことが行われていた。このような従来の方法は一見都
合の良いバースト信号補償方法ではあるが、各バースト
信号相互間の周波数誤差についてはこれを圧縮できない
という欠点があった。特に、バースト間の周波数差が大
きいときには、復調器が正常に動作する範囲内に各バー
スト間の変動を抑圧することができず、後円できないバ
ーストを生じたシデータ誤シ率のＪｌ′７大を招くこと
になる。これが問題点である。
けて原データの再生を行うものであるが、この再生を正
しく行うためには、既述の如く、各バースト信号毎に個
別に独立して伝送周波数の変動を補償しなければならな
い。然しなから従来は、全バースト信号の平均的な周波
数を検出して、全体的にＡＦＣ（Ａｕｔｏ ｍａｔｉｃ
Ｆｒｅｑｕｅｎｃｙ ｃｏｎｔｒｏｌ）をかけるとい
うことが行われていた。このような従来の方法は一見都
合の良いバースト信号補償方法ではあるが、各バースト
信号相互間の周波数誤差についてはこれを圧縮できない
という欠点があった。特に、バースト間の周波数差が大
きいときには、復調器が正常に動作する範囲内に各バー
スト間の変動を抑圧することができず、後円できないバ
ーストを生じたシデータ誤シ率のＪｌ′７大を招くこと
になる。これが問題点である。
発明の目的
上記問題点に鑑み本発明は、各バースト信号の周波数変
動を個別に独立して補償することのできるバースト信号
補償回路を提案することを１」的とするものである。
動を個別に独立して補償することのできるバースト信号
補償回路を提案することを１」的とするものである。
発明の４１９成
上記目的を達成するために本発明は、第ｎ （＋１＝１
．２．３・・・）番目以前のフレームにおける各バース
ト信号周波数の基準周波数からの誤差を、第（ｎ＋１）
番目のフレームにおける各バースト信号周波数誤差の補
償のために反映きせるようにしたことを特徴とするもの
である。
．２．３・・・）番目以前のフレームにおける各バース
ト信号周波数の基準周波数からの誤差を、第（ｎ＋１）
番目のフレームにおける各バースト信号周波数誤差の補
償のために反映きせるようにしたことを特徴とするもの
である。
発明の実施例
以下図面に従って本発明を説明する。
第４図は本発明に基づくツク−スト信号補償回路の一実
施例を示す回路図である。又、第５図は第４図の全体の
動作説明に用いる波形図である。第４図において、ダウ
ンコンバータ３５、復調器３６、分離装置３７等につい
ては既に説明したとおυである。ダウンコンバータ３５
からの例えば大体１４０ ＭＨｚの各バースト信号Ａ、
Ｂ、Ｃ−・・は、周波数変換器４０によシ、信号処理の
し易い、例えば４５５１Ｇ（ｚのも号に変換された後、
復調器３６、および周波数誤差検出部４１（４１−１〜
４ｌ−３）に供給される。搬送波再生回路４１−１では
、受信された信号、例えば４相ＰＳＫ信号より基準搬送
波を再生し、復調器３６および後段のＡＦＣ部（３８，
４２〜４６）へ再生基準搬送波を供給する。
施例を示す回路図である。又、第５図は第４図の全体の
動作説明に用いる波形図である。第４図において、ダウ
ンコンバータ３５、復調器３６、分離装置３７等につい
ては既に説明したとおυである。ダウンコンバータ３５
からの例えば大体１４０ ＭＨｚの各バースト信号Ａ、
Ｂ、Ｃ−・・は、周波数変換器４０によシ、信号処理の
し易い、例えば４５５１Ｇ（ｚのも号に変換された後、
復調器３６、および周波数誤差検出部４１（４１−１〜
４ｌ−３）に供給される。搬送波再生回路４１−１では
、受信された信号、例えば４相ＰＳＫ信号より基準搬送
波を再生し、復調器３６および後段のＡＦＣ部（３８，
４２〜４６）へ再生基準搬送波を供給する。
復調器３６では、この基準搬送波により受信信号の同期
検波を行なう。
検波を行なう。
一方、前記ＡＦＣ部では、まず周波数誤差検出部４１−
２で、再生搬送波の周波数と、基準周波数Ｐｒとの周波
数誤差が検出される。なお、ここにおいて基準周波数Ｐ
ｒは、基準周波数発生器４６より供給されている。
２で、再生搬送波の周波数と、基準周波数Ｐｒとの周波
数誤差が検出される。なお、ここにおいて基準周波数Ｐ
ｒは、基準周波数発生器４６より供給されている。
次いで、周波数／１圧変換器４１−３によｐ１上記周波
数誤差検出器４１−２で検出された周波数誤差に応じた
直流信号が得られる。その後、低域ろ液部４２により不
要なノイズが除去される。
数誤差検出器４１−２で検出された周波数誤差に応じた
直流信号が得られる。その後、低域ろ液部４２により不
要なノイズが除去される。
この低域ろ液部４２は例えばＣＲフィルタからなシ、そ
の出力は第５図（２）欄の如く変化する。なお、第５図
（１）欄は第２図の波形に和尚し、Ｆｎ。
の出力は第５図（２）欄の如く変化する。なお、第５図
（１）欄は第２図の波形に和尚し、Ｆｎ。
Ｆ（ｎ＋１ ）は任意のｎ番目および（ｎ＋１）番目の
フレームを表わす。低域ろ液部４２からの出力は加算部
４３の一方の入力に加えられ、その他方の入力に印加さ
れた記憶部４４からの読出し出力と加算される。該加算
部４３からの加算出力は、一方において記憶部４４に供
給され、他方において各バースト信号の周波数ｐＡ＋
”Ｂ ＋ ｐｃ・・・を変化させるための電圧制御発振
器（ＶＣＯ）４５、すなわちローカル発振器に、発振周
波数制御用信号として入力される。ＶＣＯ４５の出力は
、周波数変換器４０に加えられて最終的に各バースト周
波数ＰＡ ＋ ＰＢ ＋ Ｐｃ・・・を変化させる。
フレームを表わす。低域ろ液部４２からの出力は加算部
４３の一方の入力に加えられ、その他方の入力に印加さ
れた記憶部４４からの読出し出力と加算される。該加算
部４３からの加算出力は、一方において記憶部４４に供
給され、他方において各バースト信号の周波数ｐＡ＋
”Ｂ ＋ ｐｃ・・・を変化させるための電圧制御発振
器（ＶＣＯ）４５、すなわちローカル発振器に、発振周
波数制御用信号として入力される。ＶＣＯ４５の出力は
、周波数変換器４０に加えられて最終的に各バースト周
波数ＰＡ ＋ ＰＢ ＋ Ｐｃ・・・を変化させる。
記憶部４４では第ｎ番目のフレームＦｎ における前記
加算出力を各バースト信号Ａ、Ｂ、Ｃ・・・対応で且つ
各バースト信号の終了時点（第５図のＥ参照）近傍で、
ザングリングおよびアナログ／ディジタル変換器４４−
１によシ、ザンプリングし且つディジタルデータとして
メモリアレイ４４−２に記憶する。なお、各バースト信
号の終了時点Ｅの近傍を表わす信号ＳＥは既存のバース
ト同期回路３８よシ得られるので、この信号Ｓｒ、でサ
ンフ０リングおよびアナログ／ディジタル変換器４４−
１をトリガーし、又、メモリアレイ４４−２のライトイ
ネーブル端子ＷＥをアクティブにする。
加算出力を各バースト信号Ａ、Ｂ、Ｃ・・・対応で且つ
各バースト信号の終了時点（第５図のＥ参照）近傍で、
ザングリングおよびアナログ／ディジタル変換器４４−
１によシ、ザンプリングし且つディジタルデータとして
メモリアレイ４４−２に記憶する。なお、各バースト信
号の終了時点Ｅの近傍を表わす信号ＳＥは既存のバース
ト同期回路３８よシ得られるので、この信号Ｓｒ、でサ
ンフ０リングおよびアナログ／ディジタル変換器４４−
１をトリガーし、又、メモリアレイ４４−２のライトイ
ネーブル端子ＷＥをアクティブにする。
このように各バースト信号の終了時点Ｅの近傍を捉えた
のは、低域ろ波器４２の出力（第５図（２）、１４１
）が徐々に立上り又は立下って、その近傍で最も定常状
態に近くなるからである。該出力がこのように徐々に立
上シ又は立下るのは、ろ波器４２内に設けられるコンデ
ンサの充電時定数に起因する。
のは、低域ろ波器４２の出力（第５図（２）、１４１
）が徐々に立上り又は立下って、その近傍で最も定常状
態に近くなるからである。該出力がこのように徐々に立
上シ又は立下るのは、ろ波器４２内に設けられるコンデ
ンサの充電時定数に起因する。
一方、メモリアレイ４４−２は、第（ｎ＋１）番目のフ
レームＦ（ｎ＋１）において、６”−スト信号対応で且
つ各バースト信号の開始時点（第５図のＳ参照）に、ア
ドレスデコーダ４１−３によシ各前記加算出力を読出し
、ディジタル／アナログ変換器４４−４を経由したアナ
ログのω゛６出し出力は、加算部４３の前記他方の入力
に訓えられる。ここに補償制御ループは一巡する。谷バ
ースト信号対応でメモリアレイ４４−２をアクセスでき
るのは、デコーダ４４−３内にカウンタを内蔵している
からであり、各バースト信号の開始時点を示すバースト
同期回路３８からの信−＠’ＳＳによってアドレスが＋
１ずつインクリメントされ、バースト信号の数だけ計数
すると再び苓にクリアされ、第１番目のバースト信号Ａ
に対応するメモリエリアを再びアクセスする。この信号
Ｓｓはディジタル／アナログ変換器４４−４をトリが−
し、又、同時にろ波器４２内の前記コンデンサを放電さ
せる。各バースト信号毎の前記誤差分を正確に検出する
ためには、その都度コンデンサを放’ｃＪｉ、 Ｌなけ
ればならない。かくして、ＶＣＯ４５の入力としては第
５図（３）欄に示す制御電圧が与えられる。結局、第ｎ
番目のフレームにおける各バースト信号Ａ。
レームＦ（ｎ＋１）において、６”−スト信号対応で且
つ各バースト信号の開始時点（第５図のＳ参照）に、ア
ドレスデコーダ４１−３によシ各前記加算出力を読出し
、ディジタル／アナログ変換器４４−４を経由したアナ
ログのω゛６出し出力は、加算部４３の前記他方の入力
に訓えられる。ここに補償制御ループは一巡する。谷バ
ースト信号対応でメモリアレイ４４−２をアクセスでき
るのは、デコーダ４４−３内にカウンタを内蔵している
からであり、各バースト信号の開始時点を示すバースト
同期回路３８からの信−＠’ＳＳによってアドレスが＋
１ずつインクリメントされ、バースト信号の数だけ計数
すると再び苓にクリアされ、第１番目のバースト信号Ａ
に対応するメモリエリアを再びアクセスする。この信号
Ｓｓはディジタル／アナログ変換器４４−４をトリが−
し、又、同時にろ波器４２内の前記コンデンサを放電さ
せる。各バースト信号毎の前記誤差分を正確に検出する
ためには、その都度コンデンサを放’ｃＪｉ、 Ｌなけ
ればならない。かくして、ＶＣＯ４５の入力としては第
５図（３）欄に示す制御電圧が与えられる。結局、第ｎ
番目のフレームにおける各バースト信号Ａ。
Ｂ、Ｃ・・・の周波数の変動を第（ｎ＋１）番目のフレ
ームにおける各該周波数の補償のために反映させること
になる。各バースト信号の周波数が最終的に基準周波数
に一致しているときは、ろ波器４２の出力は零であシ、
メモリアレイ内の記憶データも零であって、ｖＣＯ４５
の制御電圧は零のまま変化しない。すなわち、ｖＣ０４
５は１ｂ：」御電圧零において定められた周波数で発振
し、変換器４０の出力を基準の周波数に保つ。もし、前
記誤差分が生じ仮に周波数が基準値よシ高くなったとす
れば、メモリセルアレイ４４−２にはその誤差分に応じ
たデータがストアされ、対応するバースト信号が第（ｎ
＋１）番目のフレームに現われたときに、そのときの（
第（ｎ＋１）４目のフレームのときの）誤差分に加えら
れる。この第（ｎ＋１）番目のフレームの誤差分が正で
あれば、加算器４３の加算出力は大きな正の値をとシ、
ＶＣＯ４５の周波数をさらに高くする。そうすると変換
器４０の出力の周波数（ダウンコンバータ３５からの信
号の周波数とＶＣｏ ４５からの信号の周波数の差に等
しい）は大幅に低下せしめられる。
ームにおける各該周波数の補償のために反映させること
になる。各バースト信号の周波数が最終的に基準周波数
に一致しているときは、ろ波器４２の出力は零であシ、
メモリアレイ内の記憶データも零であって、ｖＣＯ４５
の制御電圧は零のまま変化しない。すなわち、ｖＣ０４
５は１ｂ：」御電圧零において定められた周波数で発振
し、変換器４０の出力を基準の周波数に保つ。もし、前
記誤差分が生じ仮に周波数が基準値よシ高くなったとす
れば、メモリセルアレイ４４−２にはその誤差分に応じ
たデータがストアされ、対応するバースト信号が第（ｎ
＋１）番目のフレームに現われたときに、そのときの（
第（ｎ＋１）４目のフレームのときの）誤差分に加えら
れる。この第（ｎ＋１）番目のフレームの誤差分が正で
あれば、加算器４３の加算出力は大きな正の値をとシ、
ＶＣＯ４５の周波数をさらに高くする。そうすると変換
器４０の出力の周波数（ダウンコンバータ３５からの信
号の周波数とＶＣｏ ４５からの信号の周波数の差に等
しい）は大幅に低下せしめられる。
発明の詳細
な説明したように本発明によれば各バースト信号毎に独
立に周波数誤差の補償が行える。
立に周波数誤差の補償が行える。
第１図はＴ ＤＭＡ方式による通信システムの一例を示
す模式図、第２図はＴＤＭＡ方式の伝送形態を説明する
ための波形図、第３図は各地上局の要部の一般的な構成
を示すブロック図、第４図は本発明に基づくバースト信
号補償ｕ路の一実施例を示す回路図、第５図は第４図の
全体の動作説明に用いる波形図である。 ４１・・・周波数誤差検出部、４２・・・低域ろ液部、
４３・・・加算部、４４・・・記憶部、４５・・・ＶＣ
Ｏ、Ｆ 。 Ｆｎｌ Ｆ （ｎ ＋１）・・・フレーム、Ａ、Ｂ、Ｃ
・・・バースト信号、Ｐｒ・・・基準周波数、ＰＡ ｒ
ＰＢ ｒ ｐｃ・・・バースト信号の周波数、Ｓ・・
・バースト信号の開始時点、Ｅ・・・バースト信号の終
了時点。 第１図 第２図 第３図 第５図
す模式図、第２図はＴＤＭＡ方式の伝送形態を説明する
ための波形図、第３図は各地上局の要部の一般的な構成
を示すブロック図、第４図は本発明に基づくバースト信
号補償ｕ路の一実施例を示す回路図、第５図は第４図の
全体の動作説明に用いる波形図である。 ４１・・・周波数誤差検出部、４２・・・低域ろ液部、
４３・・・加算部、４４・・・記憶部、４５・・・ＶＣ
Ｏ、Ｆ 。 Ｆｎｌ Ｆ （ｎ ＋１）・・・フレーム、Ａ、Ｂ、Ｃ
・・・バースト信号、Ｐｒ・・・基準周波数、ＰＡ ｒ
ＰＢ ｒ ｐｃ・・・バースト信号の周波数、Ｓ・・
・バースト信号の開始時点、Ｅ・・・バースト信号の終
了時点。 第１図 第２図 第３図 第５図
Claims (1)
- 【特許請求の範囲】 １、＆数のバースト信号Ａ、Ｂ、Ｃ・・・からなるフレ
ームを連続的に受信して、各該バースト信号の受信周波
数ｐＡｊ ｐＢ＋ ｐｃ・・・を補償して予め定めた基
準周波数値Ｐｒに追随させるためのバースト信号補償回
路において、 各前記周波数ｐＡ＋ ｐ、 ＋ ｐｃ・・・と前記基準
周波数値Ｐｒとの各誤差分を各前記バースト信号対応で
検出する検出部と、該検出部からの各前記ｐ７分からノ
イズを除去する低域ろ液部と、該低域ろ液部からの出力
と記憶部からの各前記バースト信号対応の読出し出力と
を加算する加算部と、該加算部からの加算出力を入力と
して各前記バースト信号の周波数を変化させる電圧制御
発振器（ＶＣＯ）とを備え、前記記憶部は第ｎ（ｎ＝１
．２．３・・・）番目の前記フレームにおける前記加算
出力を各前記バースト信号対応で且つ各該バースト信号
の終了時点近傍でサンプリングして記憶すると共に、記
憶された該加算出力を、第（ｎ＋１）番目のフレームに
おいて、各前１己読出し出力として各該バースト信号の
開始時点において前記加算部に出力することを特徴とす
るバースト信号補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3881284A JPS60183861A (ja) | 1984-03-02 | 1984-03-02 | バ−スト信号補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3881284A JPS60183861A (ja) | 1984-03-02 | 1984-03-02 | バ−スト信号補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60183861A true JPS60183861A (ja) | 1985-09-19 |
| JPH0554292B2 JPH0554292B2 (ja) | 1993-08-12 |
Family
ID=12535685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3881284A Granted JPS60183861A (ja) | 1984-03-02 | 1984-03-02 | バ−スト信号補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183861A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263937A (ja) * | 1990-03-14 | 1991-11-25 | Kokusai Electric Co Ltd | 時分割多重通信用自動周波数制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687956A (en) * | 1979-12-18 | 1981-07-17 | Mitsubishi Electric Corp | Time division multi-direction multiplex synchronizihg circuit |
-
1984
- 1984-03-02 JP JP3881284A patent/JPS60183861A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5687956A (en) * | 1979-12-18 | 1981-07-17 | Mitsubishi Electric Corp | Time division multi-direction multiplex synchronizihg circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263937A (ja) * | 1990-03-14 | 1991-11-25 | Kokusai Electric Co Ltd | 時分割多重通信用自動周波数制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554292B2 (ja) | 1993-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5287388A (en) | Frequency offset removal method and apparatus | |
| GB2091509A (en) | Monitoring apparatus and method utilizing signal injection for determining channel reception of video receivers | |
| JPS5636249A (en) | Clock reproducing circuit | |
| US4181822A (en) | Bandsplitter systems | |
| EP0884845B1 (en) | Automatic frequency control method and circuit | |
| US4301417A (en) | Quadriphase differential demodulator | |
| CA2048933C (en) | Carrier aquisition apparatus for digital satellite communication system | |
| GB2118382A (en) | Tuning apparatus of phase-locked loop type | |
| US4079371A (en) | Rate converter for digital signals having a negative feedback phase lock loop | |
| US4270210A (en) | Digital diversity receiver, comprising an APC loop for locking instants of read-out of buffer memories to an averaged phase of signals supplied thereto | |
| JPS6214546A (ja) | 準同期バツフア制御方式 | |
| US6256485B1 (en) | Wideband radio receiver | |
| PL168665B1 (pl) | Urzadzenie do wytwarzania sygnalów zegarowych dla ukladów przetwarzania cyfrowegoodbiornika telewizyjnego PL PL PL | |
| US3493866A (en) | Frequency stepped phase shift keyed communication system | |
| EP0306993B1 (en) | Burst/continuous wave converting apparatus for generating continuous wave in response to bursts | |
| EP0164274B1 (en) | Chrominance signal processing system | |
| US5077754A (en) | Tau-dither circuit | |
| JPS60183861A (ja) | バ−スト信号補償回路 | |
| US6088414A (en) | Method of frequency and phase locking in a plurality of temporal frames | |
| JPS58170145A (ja) | デイジタル伝送におけるクロツク周波数再生中継装置 | |
| JP3519075B2 (ja) | 再生データ信号生成装置 | |
| EP0395118A1 (en) | Analog signal delay circuit | |
| JPH07111482A (ja) | 自動周波数制御装置 | |
| JP2846337B2 (ja) | クロック再生回路 | |
| JP2840569B2 (ja) | 局間クロック同期回路 |