JPH0554527A - Disk device - Google Patents
Disk deviceInfo
- Publication number
- JPH0554527A JPH0554527A JP21566291A JP21566291A JPH0554527A JP H0554527 A JPH0554527 A JP H0554527A JP 21566291 A JP21566291 A JP 21566291A JP 21566291 A JP21566291 A JP 21566291A JP H0554527 A JPH0554527 A JP H0554527A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- disk
- disk drive
- delay time
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【目的】 記録媒体としてのディスクの回転駆動を行な
うディスクドライブが複数設けられたディスク装置、例
えば2台のFDD1、2が設けられたFDD装置におい
て、ディスク駆動モータ14の起動時の突入電流を低減
する。
【構成】 ホスト機器4からモータ14の駆動を指示す
るモータオン信号がアクティブになったタイミングに対
してモータ14を起動するタイミングを遅延させる遅延
時間をFDD1、2で異なる時間に設定するモータオン
遅延時間設定部16を設けた。モータ14の駆動制御を
行なうCPU12は遅延時間設定部16による設定結果
の信号に従ってモータ14の起動タイミングを制御す
る。これによりFDD1、2のモータ14の起動タイミ
ングをずらし、その起動時の突入電流を大幅に低減でき
る。
(57) [Abstract] [Purpose] Starting of a disk drive motor 14 in a disk device provided with a plurality of disk drives for rotationally driving a disk as a recording medium, for example, an FDD device provided with two FDDs 1 and 2. Inrush current is reduced. [Configuration] Motor-on delay time setting in which delay times for delaying the timing of starting the motor 14 are set to different times in the FDDs 1 and 2 with respect to the timing when the motor-on signal instructing to drive the motor 14 from the host device 4 is activated The section 16 is provided. The CPU 12 that controls the drive of the motor 14 controls the start timing of the motor 14 according to the signal of the setting result by the delay time setting unit 16. As a result, the start-up timing of the motors 14 of the FDDs 1 and 2 can be shifted, and the inrush current at the start-up can be greatly reduced.
Description
【0001】[0001]
【産業上の利用分野】本発明はディスク装置に関し、詳
しくは、記録媒体としてのディスクを回転駆動して該デ
ィスクに対し情報の書き込み、読み出しを行なうディス
クドライブが複数設けられたディスク装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a disk device, and more particularly to a disk device provided with a plurality of disk drives for rotationally driving a disk as a recording medium to write information to and read information from the disk. is there.
【0002】[0002]
【従来の技術】従来、パーソナルコンピュータやワード
プロセッサなどのシステムにおいて、磁気記録媒体とし
てのフロッピーディスクに対し情報の書き込み、読み出
しを行なうFDD(フロッピーディスクドライブ)が複
数設けられる場合がある。この場合、複数のFDDは例
えばディジーチェーン方式で接続され、ホスト機器から
入力されるモータオン信号がアクティブになると、各F
DDのディスクを回転駆動するディスク駆動モータが同
時に起動されるようになっていた。2. Description of the Related Art Conventionally, a system such as a personal computer or a word processor may be provided with a plurality of FDDs (floppy disk drives) for writing and reading information to and from a floppy disk as a magnetic recording medium. In this case, a plurality of FDDs are connected by, for example, a daisy chain method, and when the motor-on signal input from the host device becomes active, each FDD is activated.
The disk drive motor that rotationally drives the DD disk was started at the same time.
【0003】[0003]
【発明が解決しようとする課題】ところが、上記のよう
な構成のシステムで電池により駆動されるシステムにお
いては、電池容量が少ない状態で複数のFDDのディス
ク駆動モータが同時に起動されると、その際の突入電流
が大きいため、電源電圧が急激に低下し、システムにリ
セットがかかってシステムがダウンしてしまう場合があ
る。また、その場合に電源の電池の寿命が実質的に短く
なってしまうという問題があった。However, in the system driven by the battery in the system having the above-mentioned structure, when the disk drive motors of a plurality of FDDs are simultaneously activated in a state where the battery capacity is small, in that case. Since the inrush current is large, the power supply voltage may drastically drop, and the system may be reset and the system may go down. Further, in that case, there is a problem that the life of the battery of the power source is substantially shortened.
【0004】そこで本発明の課題は、このようにディス
クドライブが複数設けられたディスク装置において、複
数ドライブのディスク駆動モータの起動時の突入電流を
低減できる構成を提供することにある。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a structure capable of reducing the inrush current at the time of starting the disk drive motors of a plurality of drives in a disk device having a plurality of disk drives as described above.
【0005】[0005]
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、上述した種類のディスク装置にお
いて、ホスト機器から各ディスクドライブのディスク駆
動モータの駆動を指示するモータオン信号がアクティブ
になったタイミングに対してディスク駆動モータを起動
するタイミングを遅延させる遅延時間を各ディスクドラ
イブで異なる時間に設定する手段と、該設定手段による
設定結果に従って各ディスクドライブのディスク駆動モ
ータの起動タイミングを制御する手段を設けた構成を採
用した。In order to solve the above problems, according to the present invention, in a disk device of the type described above, a motor-on signal for instructing the drive of the disk drive motor of each disk drive is activated from the host device. Means for setting the delay time for delaying the timing for starting the disk drive motor to a different time in each disk drive, and the start timing of the disk drive motor for each disk drive according to the setting result by the setting means. The structure which provided the means to control was adopted.
【0006】[0006]
【作用】このような構成によれば、モータオン信号に応
じた各ディスクドライブのディスク駆動モータの起動タ
イミングをずらせて起動時の突入電流を低減できる。According to this structure, the rush current at the time of start can be reduced by shifting the start timing of the disk drive motor of each disk drive according to the motor-on signal.
【0007】[0007]
【実施例】以下、図を参照して本発明の実施例を説明す
る。ここでは2台のFDDからなるFDD装置を例示す
る。Embodiments of the present invention will be described below with reference to the drawings. Here, an FDD device including two FDDs is illustrated.
【0008】図1は実施例のFDD装置の制御系の構成
を示している。本実施例のFDD装置は第1と第2のF
DD1、2からなり、インターフェース回路3を介して
ワードプロセッサやパーソナルコンピュータなどのホス
ト機器4に接続される。FDD1、2の構成は共通であ
り、ここでは図示したFDD1の構成を説明する。FIG. 1 shows the configuration of the control system of the FDD device of the embodiment. The FDD device of this embodiment has first and second FDDs.
It is composed of DDs 1 and 2 and is connected to a host device 4 such as a word processor or a personal computer via an interface circuit 3. The configurations of the FDDs 1 and 2 are common, and the configuration of the illustrated FDD 1 will be described here.
【0009】FDD1の構成において、符号12はFD
D全体を制御するマイクロプロセッサ等からなるCPU
(中央処理ユニット)であり、発振回路11から供給さ
れるクロック信号により駆動される。In the structure of the FDD 1, reference numeral 12 is an FD.
CPU consisting of a microprocessor that controls the entire D
(Central processing unit), which is driven by a clock signal supplied from the oscillation circuit 11.
【0010】また13は、CPU12の制御のもとにデ
ィスク駆動モータ14を駆動するモータ駆動回路であ
り、CPU12の出力するモータ駆動信号がアクティブ
の時にモータ14を駆動する。Reference numeral 13 is a motor drive circuit which drives the disk drive motor 14 under the control of the CPU 12, and drives the motor 14 when the motor drive signal output from the CPU 12 is active.
【0011】また15はCPU12に用いられる記憶手
段のメモリであり、その記憶領域の一部は、モータ14
がオン(駆動)されているか否かを示すMTR(モータ
オンレジスタ)15aとして用いられる。ここではMT
R15aのデータが「1」のときはモータ14のオン状
態を示し、「0」のときはオフ状態を示すものとする。Reference numeral 15 is a memory of a storage means used in the CPU 12, and a part of the storage area is the motor 14.
Is used as an MTR (motor on register) 15a that indicates whether or not is on (driven). Here MT
When the data of R15a is "1", it indicates that the motor 14 is on, and when it is "0", it indicates that it is off.
【0012】また16はモータオン遅延時間設定部(以
下「遅延時間設定部」と略す)であり、ホスト機器4か
らモータ14のオンを指示するモータオン信号がアクテ
ィブになったタイミングに対してモータ14を実際に起
動するタイミングを遅延させる遅延時間を0または所定
時間T(≠0)に設定するための回路である。遅延時間
設定部16の出力信号はCPU12に入力される。Reference numeral 16 is a motor-on delay time setting unit (hereinafter abbreviated as "delay time setting unit"), which operates the motor 14 in response to a timing when a motor-on signal for instructing the motor 14 from the host device 4 is activated. This is a circuit for setting a delay time for delaying the timing of actual activation to 0 or a predetermined time T (≠ 0). The output signal of the delay time setting unit 16 is input to the CPU 12.
【0013】遅延時間設定部16は例えば図2に示すよ
うにスイッチ16aとプルアップ用の抵抗16bから構
成され、スイッチ16aがオンまたはオフされることに
より、遅延時間設定部の出力信号が「0」(接地のロー
レベル)または「1」(電源電圧Vccのハイレベル)と
なる。遅延時間設定部16の出力信号の設定はFDD
1、2で異なり、例えばFDD1の遅延時間設定部16
の出力は「0」、FDD2の遅延時間設定部16の出力
は「1」とする。CPU12は遅延時間設定部16から
の入力信号のレベルに応じて後述のようにディスク駆動
モータ14の起動タイミングの遅延を決定する。The delay time setting unit 16 is composed of a switch 16a and a pull-up resistor 16b as shown in FIG. 2, for example. When the switch 16a is turned on or off, the output signal of the delay time setting unit is "0". “(Low level of ground) or“ 1 ”(High level of power supply voltage Vcc). The output signal of the delay time setting unit 16 is set by FDD.
1 and 2, for example, the delay time setting unit 16 of the FDD 1
Is output as "0", and the output of the delay time setting unit 16 of the FDD 2 is set as "1". The CPU 12 determines the delay of the start timing of the disk drive motor 14 according to the level of the input signal from the delay time setting unit 16 as described later.
【0014】以上の構成のもとに、ホスト機器4からイ
ンターフェース回路3を介してCPU12に入力される
モータオン信号がアクティブになると、CPU12はモ
ータ14を起動させるが、その場合の制御の詳細を図3
のフローチャートにより以下に説明する。With the above configuration, when the motor-on signal input from the host device 4 to the CPU 12 via the interface circuit 3 becomes active, the CPU 12 activates the motor 14, and details of the control in that case will be described. Three
This will be described below with reference to the flowchart of FIG.
【0015】図3の制御では、まずステップS1でモー
タオン信号が「1」(アクティブ)かどうかを判断す
る。「0」の時は、ステップS7に分岐してMTR15
aのデータを「0」にした後、ステップS6へ飛び、モ
ータ14の起動処理以外の処理を行う。In the control of FIG. 3, first, in step S1, it is determined whether the motor-on signal is "1" (active). When it is "0", the process branches to step S7 and the MTR15
After the data of a is set to "0", the process jumps to step S6 and the processes other than the starting process of the motor 14 are performed.
【0016】一方、ステップS1でモータオン信号が
「1」のときはステップS2に進み、MTR15aのデ
ータが「1」かどうかを判断し、「1」の時は、既にモ
ータ14をオンしていることを意味するので、ステップ
S6に飛び、その他の処理を行なう。On the other hand, if the motor-on signal is "1" in step S1, the process proceeds to step S2 to judge whether the data of the MTR 15a is "1". If "1", the motor 14 is already on. Since it means that, the process jumps to step S6 to perform other processing.
【0017】またステップS2で、MTR15aのデー
タが「0」のときは、まだモータ14がオンされていな
いことを意味するので、ステップS3に進み、MTRを
「1」にした後、遅延時間設定部16からの入力信号が
「0」か「1」かを判断する。When the data of the MTR 15a is "0" in step S2, it means that the motor 14 is not turned on yet. Therefore, in step S3, the MTR is set to "1" and the delay time is set. It is determined whether the input signal from the unit 16 is "0" or "1".
【0018】そして「0」の場合はステップS5に進ん
で直ちにモータ駆動信号をアクティブにしてモータ14
を起動させる、即ち遅延時間は0とするが、「1」の場
合はステップS4でソフトウェアタイマにより所定の遅
延時間T(≠0)だけ待機する遅延処理を行なった後、
ステップS5に進んでモータ14を起動する。If it is "0", the process proceeds to step S5 and the motor drive signal is immediately activated to activate the motor 14
Is started, that is, the delay time is set to 0, but in the case of "1", after the delay processing of waiting for the predetermined delay time T (≠ 0) by the software timer in step S4,
In step S5, the motor 14 is started.
【0019】ステップS5の後はステップS6でその他
の処理を行なった後、ステップS1へ戻る。After step S5, after other processing is performed in step S6, the process returns to step S1.
【0020】このような制御によれば、予めFDD1、
2の遅延時間設定部16の出力をそれぞれ「0」と
「1」に設定しておくことにより、図4のタイミングチ
ャートに示すように、ホスト機器4からのモータオン信
号がアクティブ(「1」)になった時点t1でFDD1
のディスク駆動モータ14は起動されるが、FDD2の
ディスク駆動モータは時点t1から所定の遅延時間Tだ
け経過した後の時点t2に起動される。According to such control, the FDD1,
By setting the outputs of the delay time setting unit 16 of No. 2 to "0" and "1" respectively, the motor-on signal from the host device 4 becomes active ("1") as shown in the timing chart of FIG. FDD1 at time t1
However, the disk drive motor 14 of FDD2 is started at time t2 after a predetermined delay time T has passed from time t1.
【0021】即ち、FDD1、2のディスク駆動モータ
の起動タイミングが時間Tだけずらされるので、同モー
タの起動時の突入電流が従来より大幅に低減され、電源
の急激な負荷増大が大幅に緩和される。従って、特に装
置の電源が電池の場合におけるディスク駆動モータの起
動時のシステムのダウンを防止でき、電源の電池の寿命
を実質的に延ばすこともできる。That is, since the start timings of the disk drive motors of the FDDs 1 and 2 are shifted by the time T, the rush current at the start of the motors is greatly reduced as compared with the conventional one, and the sudden load increase of the power source is greatly alleviated. It Therefore, especially when the power source of the apparatus is a battery, it is possible to prevent the system from being down at the time of starting the disk drive motor, and it is possible to substantially extend the life of the battery of the power source.
【0022】なお、遅延時間設定部16の出力の
「1」、「0」と、モータ14の起動タイミングの遅延
時間の設定の関係は上記と逆であっても良いことは勿論
である。Of course, the relationship between the outputs "1" and "0" of the delay time setting unit 16 and the setting of the delay time of the start timing of the motor 14 may be reversed.
【0023】また装置に設けられるFDDは2台に限ら
ず3台以上でもよいことも勿論であり、その場合、遅延
時間設定部16の出力信号の種類も3種類以上とし、そ
れに応じて各FDDのモータの起動タイミングの遅延時
間を異なるものに設定する。この場合の遅延時間の差は
均一でなくても良く、変化させても良い。Of course, the number of FDDs provided in the device is not limited to two, and three or more may be used. In that case, the types of output signals of the delay time setting unit 16 should be three or more, and the respective FDDs should be provided accordingly. Set different delay time of motor start timing. In this case, the difference in delay time does not have to be uniform and may be changed.
【0024】ところで、FDDが複数設けられるシステ
ムでは、通常、ドライブ0、ドライブ1…というよう
に、各FDDに識別番号の番号付けを行っており、シス
テム内でその識別番号を設定する手段が設けられる。こ
の設定手段を遅延時間設定部16として兼用すれば新た
に遅延時間設定部16を設けずに済み、そのぶんコスト
がかからずに済む。By the way, in a system in which a plurality of FDDs are provided, each FDD is generally numbered with an identification number, such as drive 0, drive 1, ..., And means for setting the identification number is provided in the system. Be done. If this setting means is also used as the delay time setting unit 16, the delay time setting unit 16 is not newly provided, and the cost is not increased accordingly.
【0025】なお図3のフローチャートの制御におい
て、ステップS4での遅延処理の計時はソフトウェアタ
イマによるものとしたが、ハードウェアで例えばワンシ
ョット回路などのタイマ回路を用いても良いのは勿論で
ある。In the control of the flow chart of FIG. 3, the timing of the delay processing in step S4 is performed by the software timer, but it goes without saying that a timer circuit such as a one-shot circuit may be used in hardware. ..
【0026】また、遅延時間設定部16はスイッチでな
くとも良く、例えば図5に示すように回路基板上でのジ
ャンパーピン16cの入れ替えにより遅延時間の設定を
行なっても良い。The delay time setting unit 16 need not be a switch, and the delay time may be set by replacing the jumper pin 16c on the circuit board as shown in FIG. 5, for example.
【0027】[0027]
【発明の効果】以上の説明から明らかなように、本発明
によれば、ディスクドライブが複数設けられたディスク
装置において、ホスト機器から各ディスクドライブのデ
ィスク駆動モータの駆動を指示するモータオン信号がア
クティブになったタイミングに対してディスク駆動モー
タを起動するタイミングを遅延させる遅延時間を各ディ
スクドライブで異なる時間に設定する手段と、該設定手
段による設定結果に従って各ディスクドライブのディス
ク駆動モータの起動タイミングを制御する手段を設けた
構成を採用したので、モータオン信号に応じた各ディス
クドライブのディスク駆動モータの起動タイミングをず
らせてディスク駆動モータの起動時の突入電流を従来よ
り大幅に低減できる。このため、特に装置の電源が電池
の場合に前記起動時に装置の電源の急激な負荷増大によ
り装置のシステムがダウンするという問題を防止でき、
更に電源の電池の寿命を実質的に延ばせるなどの優れた
効果が得られる。As is apparent from the above description, according to the present invention, in a disk device having a plurality of disk drives, a motor-on signal for instructing the drive of the disk drive motor of each disk drive is activated from the host device. Means for setting a delay time for delaying the timing for starting the disk drive motor to a different time in each disk drive, and the start timing of the disk drive motor for each disk drive according to the setting result by the setting means. Since the control means is provided, it is possible to significantly reduce the inrush current at the time of starting the disk drive motor by shifting the start timing of the disk drive motor of each disk drive according to the motor-on signal. Therefore, particularly when the power source of the device is a battery, it is possible to prevent the problem that the system of the device is down due to a sudden load increase of the power source of the device at the time of starting,
Further, excellent effects such as substantially extending the life of the battery of the power source can be obtained.
【図1】本発明の実施例によるFDD装置の制御系の構
成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a control system of an FDD device according to an embodiment of the present invention.
【図2】図1中のモータオン遅延時間設定部16の一実
施例の回路図である。2 is a circuit diagram of an embodiment of a motor-on delay time setting unit 16 in FIG.
【図3】図1中のCPU12によるディスク駆動モータ
の起動制御のフローチャート図である。FIG. 3 is a flow chart diagram of start-up control of a disk drive motor by a CPU 12 in FIG.
【図4】ディスク駆動モータの起動タイミングのずれを
示すタイミングチャート図である。FIG. 4 is a timing chart showing the deviation of the start timing of the disk drive motor.
【図5】図1中のモータオン遅延時間設定部16の他の
実施例の回路図である。5 is a circuit diagram of another embodiment of the motor-on delay time setting unit 16 in FIG.
1、2 FDD 3 インターフェース回路 4 ホスト機器 12 CPU 13 モータ駆動回路 14 ディスク駆動モータ 15 メモリ 16 モータオン遅延時間設定部 1, 2 FDD 3 interface circuit 4 host device 12 CPU 13 motor drive circuit 14 disk drive motor 15 memory 16 motor-on delay time setting unit
Claims (2)
行なうディスクドライブが複数設けられたディスク装置
において、 ホスト機器から各ディスクドライブのディスク駆動モー
タの駆動を指示するモータオン信号がアクティブになっ
たタイミングに対してディスク駆動モータを起動するタ
イミングを遅延させる遅延時間を各ディスクドライブで
異なる時間に設定する手段と、 該設定手段による設定結果に従って各ディスクドライブ
のディスク駆動モータの起動タイミングを制御する手段
を設けたことを特徴とするディスク装置。1. In a disk device provided with a plurality of disk drives for rotationally driving a disk as a recording medium, at a timing when a motor-on signal for instructing driving of a disk drive motor of each disk drive is activated from a host device. On the other hand, there are provided means for setting a delay time for delaying the timing of starting the disk drive motor to a different time for each disk drive, and means for controlling the start timing of the disk drive motor of each disk drive according to the setting result by the setting means. A disk device characterized by the above.
る手段を有し、該設定手段を前記遅延時間の設定手段と
して兼用することを特徴とする請求項1に記載のディス
ク装置。2. The disk device according to claim 1, further comprising means for setting an identification number of each disk drive, wherein the setting means is also used as the delay time setting means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566291A JPH0554527A (en) | 1991-08-28 | 1991-08-28 | Disk device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566291A JPH0554527A (en) | 1991-08-28 | 1991-08-28 | Disk device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0554527A true JPH0554527A (en) | 1993-03-05 |
Family
ID=16676103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21566291A Pending JPH0554527A (en) | 1991-08-28 | 1991-08-28 | Disk device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0554527A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7664368B2 (en) | 2005-03-31 | 2010-02-16 | Hitachi, Ltd. | Information recording/play-backing apparatus |
-
1991
- 1991-08-28 JP JP21566291A patent/JPH0554527A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7664368B2 (en) | 2005-03-31 | 2010-02-16 | Hitachi, Ltd. | Information recording/play-backing apparatus |
| US8478102B2 (en) | 2005-03-31 | 2013-07-02 | Hitachi, Ltd. | Information recording/play-backing apparatus |
| US9407894B2 (en) | 2005-03-31 | 2016-08-02 | Hitachi Maxell, Ltd. | Information recording/play-backing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7179073B2 (en) | Initialization methods and associated controllers, memory devices, and hosts | |
| US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
| US4644419A (en) | Floppy disk unit | |
| JP2002099362A (en) | Peripheral equipment for computer | |
| JP2003187593A (en) | Semiconductor device and nonvolatile semiconductor memory device | |
| US7523339B2 (en) | Information processing apparatus and media storage apparatus using the same | |
| JPH0731410Y2 (en) | Disk device | |
| JPH041704B2 (en) | ||
| JPH11306501A (en) | Disk unit | |
| JPH05134785A (en) | Information processor | |
| JPS60193165A (en) | Disc device | |
| JP4910391B2 (en) | Information processing device | |
| JP3150242B2 (en) | Disk unit | |
| JPH11328823A (en) | Disk array device, starting method thereof and medium to record its control program | |
| JP2001184170A (en) | Data converter | |
| JPH0264725A (en) | Semiconductor integrated circuit device | |
| JPH0410276A (en) | information processing equipment | |
| JP2593449B2 (en) | Disk drive | |
| US7019929B2 (en) | Disk recording apparatus with erroneous writing protection | |
| JP2889038B2 (en) | POS system | |
| JPH05324119A (en) | Information processing equipment | |
| JPH02276062A (en) | Spindle motor control circuit | |
| JPS62129904A (en) | Power source controller for magnetic recording and reproducing device | |
| JPS6070549A (en) | floppy disk controller | |
| JPH0349070A (en) | Control method for magnetic disk device |