JPH0554527A - デイスク装置 - Google Patents
デイスク装置Info
- Publication number
- JPH0554527A JPH0554527A JP21566291A JP21566291A JPH0554527A JP H0554527 A JPH0554527 A JP H0554527A JP 21566291 A JP21566291 A JP 21566291A JP 21566291 A JP21566291 A JP 21566291A JP H0554527 A JPH0554527 A JP H0554527A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- disk
- disk drive
- delay time
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
(57)【要約】
【目的】 記録媒体としてのディスクの回転駆動を行な
うディスクドライブが複数設けられたディスク装置、例
えば２台のＦＤＤ１、２が設けられたＦＤＤ装置におい
て、ディスク駆動モータ１４の起動時の突入電流を低減
する。 【構成】 ホスト機器４からモータ１４の駆動を指示す
るモータオン信号がアクティブになったタイミングに対
してモータ１４を起動するタイミングを遅延させる遅延
時間をＦＤＤ１、２で異なる時間に設定するモータオン
遅延時間設定部１６を設けた。モータ１４の駆動制御を
行なうＣＰＵ１２は遅延時間設定部１６による設定結果
の信号に従ってモータ１４の起動タイミングを制御す
る。これによりＦＤＤ１、２のモータ１４の起動タイミ
ングをずらし、その起動時の突入電流を大幅に低減でき
る。
うディスクドライブが複数設けられたディスク装置、例
えば２台のＦＤＤ１、２が設けられたＦＤＤ装置におい
て、ディスク駆動モータ１４の起動時の突入電流を低減
する。 【構成】 ホスト機器４からモータ１４の駆動を指示す
るモータオン信号がアクティブになったタイミングに対
してモータ１４を起動するタイミングを遅延させる遅延
時間をＦＤＤ１、２で異なる時間に設定するモータオン
遅延時間設定部１６を設けた。モータ１４の駆動制御を
行なうＣＰＵ１２は遅延時間設定部１６による設定結果
の信号に従ってモータ１４の起動タイミングを制御す
る。これによりＦＤＤ１、２のモータ１４の起動タイミ
ングをずらし、その起動時の突入電流を大幅に低減でき
る。
Description
【０００１】
【産業上の利用分野】本発明はディスク装置に関し、詳
しくは、記録媒体としてのディスクを回転駆動して該デ
ィスクに対し情報の書き込み、読み出しを行なうディス
クドライブが複数設けられたディスク装置に関するもの
である。
しくは、記録媒体としてのディスクを回転駆動して該デ
ィスクに対し情報の書き込み、読み出しを行なうディス
クドライブが複数設けられたディスク装置に関するもの
である。
【０００２】
【従来の技術】従来、パーソナルコンピュータやワード
プロセッサなどのシステムにおいて、磁気記録媒体とし
てのフロッピーディスクに対し情報の書き込み、読み出
しを行なうＦＤＤ（フロッピーディスクドライブ）が複
数設けられる場合がある。この場合、複数のＦＤＤは例
えばディジーチェーン方式で接続され、ホスト機器から
入力されるモータオン信号がアクティブになると、各Ｆ
ＤＤのディスクを回転駆動するディスク駆動モータが同
時に起動されるようになっていた。
プロセッサなどのシステムにおいて、磁気記録媒体とし
てのフロッピーディスクに対し情報の書き込み、読み出
しを行なうＦＤＤ（フロッピーディスクドライブ）が複
数設けられる場合がある。この場合、複数のＦＤＤは例
えばディジーチェーン方式で接続され、ホスト機器から
入力されるモータオン信号がアクティブになると、各Ｆ
ＤＤのディスクを回転駆動するディスク駆動モータが同
時に起動されるようになっていた。
【０００３】
【発明が解決しようとする課題】ところが、上記のよう
な構成のシステムで電池により駆動されるシステムにお
いては、電池容量が少ない状態で複数のＦＤＤのディス
ク駆動モータが同時に起動されると、その際の突入電流
が大きいため、電源電圧が急激に低下し、システムにリ
セットがかかってシステムがダウンしてしまう場合があ
る。また、その場合に電源の電池の寿命が実質的に短く
なってしまうという問題があった。
な構成のシステムで電池により駆動されるシステムにお
いては、電池容量が少ない状態で複数のＦＤＤのディス
ク駆動モータが同時に起動されると、その際の突入電流
が大きいため、電源電圧が急激に低下し、システムにリ
セットがかかってシステムがダウンしてしまう場合があ
る。また、その場合に電源の電池の寿命が実質的に短く
なってしまうという問題があった。
【０００４】そこで本発明の課題は、このようにディス
クドライブが複数設けられたディスク装置において、複
数ドライブのディスク駆動モータの起動時の突入電流を
低減できる構成を提供することにある。
クドライブが複数設けられたディスク装置において、複
数ドライブのディスク駆動モータの起動時の突入電流を
低減できる構成を提供することにある。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
め、本発明によれば、上述した種類のディスク装置にお
いて、ホスト機器から各ディスクドライブのディスク駆
動モータの駆動を指示するモータオン信号がアクティブ
になったタイミングに対してディスク駆動モータを起動
するタイミングを遅延させる遅延時間を各ディスクドラ
イブで異なる時間に設定する手段と、該設定手段による
設定結果に従って各ディスクドライブのディスク駆動モ
ータの起動タイミングを制御する手段を設けた構成を採
用した。
め、本発明によれば、上述した種類のディスク装置にお
いて、ホスト機器から各ディスクドライブのディスク駆
動モータの駆動を指示するモータオン信号がアクティブ
になったタイミングに対してディスク駆動モータを起動
するタイミングを遅延させる遅延時間を各ディスクドラ
イブで異なる時間に設定する手段と、該設定手段による
設定結果に従って各ディスクドライブのディスク駆動モ
ータの起動タイミングを制御する手段を設けた構成を採
用した。
【０００６】
【作用】このような構成によれば、モータオン信号に応
じた各ディスクドライブのディスク駆動モータの起動タ
イミングをずらせて起動時の突入電流を低減できる。
じた各ディスクドライブのディスク駆動モータの起動タ
イミングをずらせて起動時の突入電流を低減できる。
【０００７】
【実施例】以下、図を参照して本発明の実施例を説明す
る。ここでは２台のＦＤＤからなるＦＤＤ装置を例示す
る。
る。ここでは２台のＦＤＤからなるＦＤＤ装置を例示す
る。
【０００８】図１は実施例のＦＤＤ装置の制御系の構成
を示している。本実施例のＦＤＤ装置は第１と第２のＦ
ＤＤ１、２からなり、インターフェース回路３を介して
ワードプロセッサやパーソナルコンピュータなどのホス
ト機器４に接続される。ＦＤＤ１、２の構成は共通であ
り、ここでは図示したＦＤＤ１の構成を説明する。
を示している。本実施例のＦＤＤ装置は第１と第２のＦ
ＤＤ１、２からなり、インターフェース回路３を介して
ワードプロセッサやパーソナルコンピュータなどのホス
ト機器４に接続される。ＦＤＤ１、２の構成は共通であ
り、ここでは図示したＦＤＤ１の構成を説明する。
【０００９】ＦＤＤ１の構成において、符号１２はＦＤ
Ｄ全体を制御するマイクロプロセッサ等からなるＣＰＵ
（中央処理ユニット）であり、発振回路１１から供給さ
れるクロック信号により駆動される。
Ｄ全体を制御するマイクロプロセッサ等からなるＣＰＵ
（中央処理ユニット）であり、発振回路１１から供給さ
れるクロック信号により駆動される。
【００１０】また１３は、ＣＰＵ１２の制御のもとにデ
ィスク駆動モータ１４を駆動するモータ駆動回路であ
り、ＣＰＵ１２の出力するモータ駆動信号がアクティブ
の時にモータ１４を駆動する。
ィスク駆動モータ１４を駆動するモータ駆動回路であ
り、ＣＰＵ１２の出力するモータ駆動信号がアクティブ
の時にモータ１４を駆動する。
【００１１】また１５はＣＰＵ１２に用いられる記憶手
段のメモリであり、その記憶領域の一部は、モータ１４
がオン（駆動）されているか否かを示すＭＴＲ（モータ
オンレジスタ）１５ａとして用いられる。ここではＭＴ
Ｒ１５ａのデータが「１」のときはモータ１４のオン状
態を示し、「０」のときはオフ状態を示すものとする。
段のメモリであり、その記憶領域の一部は、モータ１４
がオン（駆動）されているか否かを示すＭＴＲ（モータ
オンレジスタ）１５ａとして用いられる。ここではＭＴ
Ｒ１５ａのデータが「１」のときはモータ１４のオン状
態を示し、「０」のときはオフ状態を示すものとする。
【００１２】また１６はモータオン遅延時間設定部（以
下「遅延時間設定部」と略す）であり、ホスト機器４か
らモータ１４のオンを指示するモータオン信号がアクテ
ィブになったタイミングに対してモータ１４を実際に起
動するタイミングを遅延させる遅延時間を０または所定
時間Ｔ（≠０）に設定するための回路である。遅延時間
設定部１６の出力信号はＣＰＵ１２に入力される。
下「遅延時間設定部」と略す）であり、ホスト機器４か
らモータ１４のオンを指示するモータオン信号がアクテ
ィブになったタイミングに対してモータ１４を実際に起
動するタイミングを遅延させる遅延時間を０または所定
時間Ｔ（≠０）に設定するための回路である。遅延時間
設定部１６の出力信号はＣＰＵ１２に入力される。
【００１３】遅延時間設定部１６は例えば図２に示すよ
うにスイッチ１６ａとプルアップ用の抵抗１６ｂから構
成され、スイッチ１６ａがオンまたはオフされることに
より、遅延時間設定部の出力信号が「０」（接地のロー
レベル）または「１」（電源電圧Ｖccのハイレベル）と
なる。遅延時間設定部１６の出力信号の設定はＦＤＤ
１、２で異なり、例えばＦＤＤ１の遅延時間設定部１６
の出力は「０」、ＦＤＤ２の遅延時間設定部１６の出力
は「１」とする。ＣＰＵ１２は遅延時間設定部１６から
の入力信号のレベルに応じて後述のようにディスク駆動
モータ１４の起動タイミングの遅延を決定する。
うにスイッチ１６ａとプルアップ用の抵抗１６ｂから構
成され、スイッチ１６ａがオンまたはオフされることに
より、遅延時間設定部の出力信号が「０」（接地のロー
レベル）または「１」（電源電圧Ｖccのハイレベル）と
なる。遅延時間設定部１６の出力信号の設定はＦＤＤ
１、２で異なり、例えばＦＤＤ１の遅延時間設定部１６
の出力は「０」、ＦＤＤ２の遅延時間設定部１６の出力
は「１」とする。ＣＰＵ１２は遅延時間設定部１６から
の入力信号のレベルに応じて後述のようにディスク駆動
モータ１４の起動タイミングの遅延を決定する。
【００１４】以上の構成のもとに、ホスト機器４からイ
ンターフェース回路３を介してＣＰＵ１２に入力される
モータオン信号がアクティブになると、ＣＰＵ１２はモ
ータ１４を起動させるが、その場合の制御の詳細を図３
のフローチャートにより以下に説明する。
ンターフェース回路３を介してＣＰＵ１２に入力される
モータオン信号がアクティブになると、ＣＰＵ１２はモ
ータ１４を起動させるが、その場合の制御の詳細を図３
のフローチャートにより以下に説明する。
【００１５】図３の制御では、まずステップＳ１でモー
タオン信号が「１」（アクティブ）かどうかを判断す
る。「０」の時は、ステップＳ７に分岐してＭＴＲ１５
ａのデータを「０」にした後、ステップＳ６へ飛び、モ
ータ１４の起動処理以外の処理を行う。
タオン信号が「１」（アクティブ）かどうかを判断す
る。「０」の時は、ステップＳ７に分岐してＭＴＲ１５
ａのデータを「０」にした後、ステップＳ６へ飛び、モ
ータ１４の起動処理以外の処理を行う。
【００１６】一方、ステップＳ１でモータオン信号が
「１」のときはステップＳ２に進み、ＭＴＲ１５ａのデ
ータが「１」かどうかを判断し、「１」の時は、既にモ
ータ１４をオンしていることを意味するので、ステップ
Ｓ６に飛び、その他の処理を行なう。
「１」のときはステップＳ２に進み、ＭＴＲ１５ａのデ
ータが「１」かどうかを判断し、「１」の時は、既にモ
ータ１４をオンしていることを意味するので、ステップ
Ｓ６に飛び、その他の処理を行なう。
【００１７】またステップＳ２で、ＭＴＲ１５ａのデー
タが「０」のときは、まだモータ１４がオンされていな
いことを意味するので、ステップＳ３に進み、ＭＴＲを
「１」にした後、遅延時間設定部１６からの入力信号が
「０」か「１」かを判断する。
タが「０」のときは、まだモータ１４がオンされていな
いことを意味するので、ステップＳ３に進み、ＭＴＲを
「１」にした後、遅延時間設定部１６からの入力信号が
「０」か「１」かを判断する。
【００１８】そして「０」の場合はステップＳ５に進ん
で直ちにモータ駆動信号をアクティブにしてモータ１４
を起動させる、即ち遅延時間は０とするが、「１」の場
合はステップＳ４でソフトウェアタイマにより所定の遅
延時間Ｔ（≠０）だけ待機する遅延処理を行なった後、
ステップＳ５に進んでモータ１４を起動する。
で直ちにモータ駆動信号をアクティブにしてモータ１４
を起動させる、即ち遅延時間は０とするが、「１」の場
合はステップＳ４でソフトウェアタイマにより所定の遅
延時間Ｔ（≠０）だけ待機する遅延処理を行なった後、
ステップＳ５に進んでモータ１４を起動する。
【００１９】ステップＳ５の後はステップＳ６でその他
の処理を行なった後、ステップＳ１へ戻る。
の処理を行なった後、ステップＳ１へ戻る。
【００２０】このような制御によれば、予めＦＤＤ１、
２の遅延時間設定部１６の出力をそれぞれ「０」と
「１」に設定しておくことにより、図４のタイミングチ
ャートに示すように、ホスト機器４からのモータオン信
号がアクティブ（「１」）になった時点ｔ1でＦＤＤ１
のディスク駆動モータ１４は起動されるが、ＦＤＤ２の
ディスク駆動モータは時点ｔ1から所定の遅延時間Ｔだ
け経過した後の時点ｔ2に起動される。
２の遅延時間設定部１６の出力をそれぞれ「０」と
「１」に設定しておくことにより、図４のタイミングチ
ャートに示すように、ホスト機器４からのモータオン信
号がアクティブ（「１」）になった時点ｔ1でＦＤＤ１
のディスク駆動モータ１４は起動されるが、ＦＤＤ２の
ディスク駆動モータは時点ｔ1から所定の遅延時間Ｔだ
け経過した後の時点ｔ2に起動される。
【００２１】即ち、ＦＤＤ１、２のディスク駆動モータ
の起動タイミングが時間Ｔだけずらされるので、同モー
タの起動時の突入電流が従来より大幅に低減され、電源
の急激な負荷増大が大幅に緩和される。従って、特に装
置の電源が電池の場合におけるディスク駆動モータの起
動時のシステムのダウンを防止でき、電源の電池の寿命
を実質的に延ばすこともできる。
の起動タイミングが時間Ｔだけずらされるので、同モー
タの起動時の突入電流が従来より大幅に低減され、電源
の急激な負荷増大が大幅に緩和される。従って、特に装
置の電源が電池の場合におけるディスク駆動モータの起
動時のシステムのダウンを防止でき、電源の電池の寿命
を実質的に延ばすこともできる。
【００２２】なお、遅延時間設定部１６の出力の
「１」、「０」と、モータ１４の起動タイミングの遅延
時間の設定の関係は上記と逆であっても良いことは勿論
である。
「１」、「０」と、モータ１４の起動タイミングの遅延
時間の設定の関係は上記と逆であっても良いことは勿論
である。
【００２３】また装置に設けられるＦＤＤは２台に限ら
ず３台以上でもよいことも勿論であり、その場合、遅延
時間設定部１６の出力信号の種類も３種類以上とし、そ
れに応じて各ＦＤＤのモータの起動タイミングの遅延時
間を異なるものに設定する。この場合の遅延時間の差は
均一でなくても良く、変化させても良い。
ず３台以上でもよいことも勿論であり、その場合、遅延
時間設定部１６の出力信号の種類も３種類以上とし、そ
れに応じて各ＦＤＤのモータの起動タイミングの遅延時
間を異なるものに設定する。この場合の遅延時間の差は
均一でなくても良く、変化させても良い。
【００２４】ところで、ＦＤＤが複数設けられるシステ
ムでは、通常、ドライブ０、ドライブ１…というよう
に、各ＦＤＤに識別番号の番号付けを行っており、シス
テム内でその識別番号を設定する手段が設けられる。こ
の設定手段を遅延時間設定部１６として兼用すれば新た
に遅延時間設定部１６を設けずに済み、そのぶんコスト
がかからずに済む。
ムでは、通常、ドライブ０、ドライブ１…というよう
に、各ＦＤＤに識別番号の番号付けを行っており、シス
テム内でその識別番号を設定する手段が設けられる。こ
の設定手段を遅延時間設定部１６として兼用すれば新た
に遅延時間設定部１６を設けずに済み、そのぶんコスト
がかからずに済む。
【００２５】なお図３のフローチャートの制御におい
て、ステップＳ４での遅延処理の計時はソフトウェアタ
イマによるものとしたが、ハードウェアで例えばワンシ
ョット回路などのタイマ回路を用いても良いのは勿論で
ある。
て、ステップＳ４での遅延処理の計時はソフトウェアタ
イマによるものとしたが、ハードウェアで例えばワンシ
ョット回路などのタイマ回路を用いても良いのは勿論で
ある。
【００２６】また、遅延時間設定部１６はスイッチでな
くとも良く、例えば図５に示すように回路基板上でのジ
ャンパーピン１６ｃの入れ替えにより遅延時間の設定を
行なっても良い。
くとも良く、例えば図５に示すように回路基板上でのジ
ャンパーピン１６ｃの入れ替えにより遅延時間の設定を
行なっても良い。
【００２７】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ディスクドライブが複数設けられたディスク
装置において、ホスト機器から各ディスクドライブのデ
ィスク駆動モータの駆動を指示するモータオン信号がア
クティブになったタイミングに対してディスク駆動モー
タを起動するタイミングを遅延させる遅延時間を各ディ
スクドライブで異なる時間に設定する手段と、該設定手
段による設定結果に従って各ディスクドライブのディス
ク駆動モータの起動タイミングを制御する手段を設けた
構成を採用したので、モータオン信号に応じた各ディス
クドライブのディスク駆動モータの起動タイミングをず
らせてディスク駆動モータの起動時の突入電流を従来よ
り大幅に低減できる。このため、特に装置の電源が電池
の場合に前記起動時に装置の電源の急激な負荷増大によ
り装置のシステムがダウンするという問題を防止でき、
更に電源の電池の寿命を実質的に延ばせるなどの優れた
効果が得られる。
によれば、ディスクドライブが複数設けられたディスク
装置において、ホスト機器から各ディスクドライブのデ
ィスク駆動モータの駆動を指示するモータオン信号がア
クティブになったタイミングに対してディスク駆動モー
タを起動するタイミングを遅延させる遅延時間を各ディ
スクドライブで異なる時間に設定する手段と、該設定手
段による設定結果に従って各ディスクドライブのディス
ク駆動モータの起動タイミングを制御する手段を設けた
構成を採用したので、モータオン信号に応じた各ディス
クドライブのディスク駆動モータの起動タイミングをず
らせてディスク駆動モータの起動時の突入電流を従来よ
り大幅に低減できる。このため、特に装置の電源が電池
の場合に前記起動時に装置の電源の急激な負荷増大によ
り装置のシステムがダウンするという問題を防止でき、
更に電源の電池の寿命を実質的に延ばせるなどの優れた
効果が得られる。
【図１】本発明の実施例によるＦＤＤ装置の制御系の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１中のモータオン遅延時間設定部１６の一実
施例の回路図である。
施例の回路図である。
【図３】図１中のＣＰＵ１２によるディスク駆動モータ
の起動制御のフローチャート図である。
の起動制御のフローチャート図である。
【図４】ディスク駆動モータの起動タイミングのずれを
示すタイミングチャート図である。
示すタイミングチャート図である。
【図５】図１中のモータオン遅延時間設定部１６の他の
実施例の回路図である。
実施例の回路図である。
１、２ ＦＤＤ ３ インターフェース回路 ４ ホスト機器 １２ ＣＰＵ １３ モータ駆動回路 １４ ディスク駆動モータ １５ メモリ １６ モータオン遅延時間設定部
Claims (2)
- 【請求項１】 記録媒体としてのディスクの回転駆動を
行なうディスクドライブが複数設けられたディスク装置
において、 ホスト機器から各ディスクドライブのディスク駆動モー
タの駆動を指示するモータオン信号がアクティブになっ
たタイミングに対してディスク駆動モータを起動するタ
イミングを遅延させる遅延時間を各ディスクドライブで
異なる時間に設定する手段と、 該設定手段による設定結果に従って各ディスクドライブ
のディスク駆動モータの起動タイミングを制御する手段
を設けたことを特徴とするディスク装置。 - 【請求項２】 各ディスクドライブの識別番号を設定す
る手段を有し、該設定手段を前記遅延時間の設定手段と
して兼用することを特徴とする請求項１に記載のディス
ク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566291A JPH0554527A (ja) | 1991-08-28 | 1991-08-28 | デイスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21566291A JPH0554527A (ja) | 1991-08-28 | 1991-08-28 | デイスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0554527A true JPH0554527A (ja) | 1993-03-05 |
Family
ID=16676103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21566291A Pending JPH0554527A (ja) | 1991-08-28 | 1991-08-28 | デイスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0554527A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7664368B2 (en) | 2005-03-31 | 2010-02-16 | Hitachi, Ltd. | Information recording/play-backing apparatus |
-
1991
- 1991-08-28 JP JP21566291A patent/JPH0554527A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7664368B2 (en) | 2005-03-31 | 2010-02-16 | Hitachi, Ltd. | Information recording/play-backing apparatus |
| US8478102B2 (en) | 2005-03-31 | 2013-07-02 | Hitachi, Ltd. | Information recording/play-backing apparatus |
| US9407894B2 (en) | 2005-03-31 | 2016-08-02 | Hitachi Maxell, Ltd. | Information recording/play-backing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7179073B2 (ja) | 初期化法と関連するコントローラ、メモリデバイス、およびホスト | |
| US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
| US4644419A (en) | Floppy disk unit | |
| JP2002099362A (ja) | コンピュータ周辺機器 | |
| JP2003187593A (ja) | 半導体装置及び不揮発性半導体記憶装置 | |
| US20030149805A1 (en) | Bus speed controller using switches | |
| JPH0554527A (ja) | デイスク装置 | |
| US7523339B2 (en) | Information processing apparatus and media storage apparatus using the same | |
| JPH0731410Y2 (ja) | ディスク装置 | |
| JPH041704B2 (ja) | ||
| JPH11306501A (ja) | ディスク装置 | |
| JPH05134785A (ja) | 情報処理装置 | |
| JPS60193165A (ja) | デイスク装置 | |
| JP4910391B2 (ja) | 情報処理装置 | |
| JP3150242B2 (ja) | ディスク装置 | |
| JPH11328823A (ja) | ディスクアレイ装置及びその起動方法並びにその制御プログラムを記録した記録媒体 | |
| JP2001184170A (ja) | データ変換装置 | |
| JPH0264725A (ja) | 半導体集積回路装置 | |
| JPH0410276A (ja) | 情報処理装置 | |
| JP2593449B2 (ja) | ディスク駆動装置 | |
| US7019929B2 (en) | Disk recording apparatus with erroneous writing protection | |
| JP2889038B2 (ja) | Ｐｏｓシステム | |
| JPH05324119A (ja) | 情報処理装置 | |
| JPH02276062A (ja) | スピンドルモータ制御回路 | |
| JPS62129904A (ja) | 磁気記録再生装置の電源制御装置 |