JPH0554723B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、利得調整機能付き前置増幅器に関す
る。

（従来の技術） 例えばアクチブ方式の水中探知機（ソナー）で
は複数の超音波振動子を配列してなる送受波器を
備えている。この送受波器は水中探知物に対して
超音波を送波する。そして、この送受波器は水中
探知物で反射された超音波エコーを受波する。送
受波器内の各超音波振動子で受波された超音波エ
コーは該送受波器で個別に電気信号に変換され
る。

個々の電気信号は、それぞれ前置増幅器で適当
なレベルにまで増幅される。前置増幅器の後段に
は超音波ビーム形成回路が設けられる。この超音
波ビーム形成回路は、超音波振動子からの多数の
電気信号をベクトル合成する。

（発明が解決しようとする問題点） このような構成のソナーに使用される前記前置
増幅器には、超音波の拡散減衰を補正することを
目的として利得調整機能を備えたものがある。こ
の場合、例えば半導体素子を用いての利得調整に
はその半導体素子のgm（順伝達コンダクタンス）
等の伝達特性の変化が利用されているが、一般に
は利得調整電圧と利得とが非線形の関係にあるた
め半導体素子のバラツキにより、前置増幅器の増
幅出力の振幅とその位相とにバラツキが発生する
という問題点がある。

利得調整のない場合、利得調整が可能なところ
までの利得分だけ前置増幅器の入力ダイナミツク
レンジが狭くなる。入力ダイナミツクレンジが狭
いと、あるレベル以上の電気信号では飽和現象が
発生してしまつて飽和点に達した電気信号に含ま
れる超音波エコーの情報が失われるという問題点
がある。さらに、このような飽和現象があると電
気信号が歪むと共に、この歪波に含まれる高調波
と元の電気信号とがビートを発生し、Ｓ／Ｎ比が
悪化するという問題点がある。さらにまた、この
飽和現象があると、周波数がずれた干渉妨害波に
対してもスプリアスを発生しこれもＳ／Ｎ比を悪
化させるという問題点もある。本発明はこのよう
な問題点を解消することも目的とする。

（問題点を解決するための手段） かかる問題点に鑑み、本発明は入力されたアナ
ログ信号を検波し、そのアナログ信号に比例した
値の直流オフセツト電圧を出力する検波回路と、
前記検波回路からの前記直流オフセツト電圧と前
記アナログ信号とを加算する加算回路と、前記加
算回路からの加算出力を受けるとともに該加算出
力の利得をデジタル設定値により調整して出力す
る２象限乗算型Ｄ／Ａ変換器とを備えて構成され
ている。

（作用） この構成によれば、加算回路出力の利得の調整
特性は、２象限乗算型Ｄ／Ａ変換器内の抵抗精度
で決定されるが、この抵抗値はレーザトリミング
等により調整されるから２象限乗算型Ｄ／Ａ変換
器そのもののバラツキは極めて低い。また、入力
アナログ信号のレベルに比例して直流オフセツト
電圧が自動的に変化するから、２象限乗算型Ｄ／
Ａ変換器内のスイツチング回路によるスイツチン
グノイズを小さく抑えることが可能である。

（実施例） 本発明ではモノリシツクICの２象限乗算型
Ｄ／Ａ変換器を利用して利用調整機能付き前置増
幅器を構成している。モノリシツクICを使用す
る理由は、モノリシツクICが一般的に安価であ
ること、また内部の抵抗精度で利用調整機能が決
まるが、この場合はレーザトリミングによりこの
抵抗精度を上げることで、各部品間のバラツキを
極めて低く抑えることができるからである。

２象限乗算型Ｄ／Ａ変換器を使用する理由は、
まず、Ｄ／Ａ変換器が機能的にはアナログ信号と
デジタル信号との掛算器であることからダイナミ
ツクレンジが1μV〜1Vのように広いアナログ信
号であつてもデジタル信号によりそれの利得を調
整することが可能であるからである。また、２象
限乗算型を用いるのは、取り扱う電気信号のレベ
ルが微弱な場合にはノイズフイギヤアの小さな
Ｄ／Ａ変換器を使用する必要があるからである。
この場合、本発明ではＤ／Ａ変換器内部のスイツ
チング回路から発生するスイツチングノイズによ
りＳ／Ｎ比が悪化しないようにしている。

この２象限乗算型Ｄ／Ａ変換器について第１図
を参照して説明する。第１図は２象限乗算型Ｄ／
Ａ変換器の原理的回路図である。第１図におい
て、Ｒ１ないしＲ８は抵抗器である。各抵抗器の
抵抗値は、抵抗器Ｒ１はＲ、抵抗器Ｒ２は2R、
抵抗器Ｒ３は４Ｒ、抵抗器Ｒ４は８Ｒ、抵抗器Ｒ
５は１６Ｒ、抵抗器Ｒ６は３２Ｒ、抵抗器Ｒ７は
６４Ｒ、抵抗器Ｒ８は１２８Ｒである。この場
合、抵抗値が最小の抵抗器Ｒ１が最上位ビツトに
対応しており、抵抗値が最大の抵抗器Ｒ８が最下
位ビツトに対応している。

SW１ないしSW８はデジタル設定値（開閉制
御信号）に応答してその開閉が制御される、例え
ば半導体スイツチのようなスイツチである。各抵
抗器Ｒ１ないしＲ８はこのスイツチを介して互い
に並列に接続されている。AMPはOP（演算）増
幅器である。ａは電気信号（アナログ信号）の入
力端子、ｂは電気信号の出力端子である。

入力端子ａに与えられた電気信号（Ｄ／Ａ変換
器の基準電圧）は開閉制御信号に応答して閉じた
単一のあるいは複数のスイツチSWi（ｉは１から
８までの任意の数）を通ることにより、各スイツ
チSWiに接続されている各抵抗器Riの抵抗値の
組み合わせでその利得が調整される。したがつ
て、電気信号はデジタル設定値に対応してその利
得が調整されることになる。こうして、利得調整
された電気信号はOP増幅器AMPで必要なレベル
にまで増幅される。

各スイツチSWiの開閉制御は０〜5VのTTLレ
ベルで行なうが各スイツチSWiを効率的に動作さ
せるために入力端子ａに与えられる電気信号に直
流のオフセツト電圧を加える。これは、２象限乗
算型Ｄ／Ａ変換器におけるアナログ信号が単極性
（＋電圧のみ）であるから入力端子ａに与えられ
る電気信号の極性は＋であることが必要なためで
ある。したがつて、このオフセツト電圧は２象限
乗算型Ｄ／Ａ変換器の後段側のコンデンサでカツ
トすることで交流信号を得る。

各スイツチSWiにおいては、例えばこのスイツ
チSWiがFET（電界効果トランジスタ）を用いた
スイツチであればそのゲートに与えた開閉制御信
号が浮遊容量により出力端子側に漏れ、これがス
イツチングノイズとなるが、このスイツチングノ
イズを軽減するにはオフセツト電圧を必要最小
限にすること、急激に利得を変化させないこ
と、出力端子側に大きなスイツチングノイズを
発生させるビツトは電気信号レベルが大きい場合
にする。

本発明では主として前記についてスイツチン
グノイズを低減させるようにしており、この点は
第２図を参照して後述するようにして自動的に必
要最小限の直流オフセツト電圧が得られるように
している。

第２図は本発明の一実施例に係る利得調整機能
付き前置増幅器の回路図であつて自動的に直流オ
フセツト電圧がかかるようにするための回路であ
つ、て例えばソナーシステムにおける送受波器の
超音波振動子からの出力を増幅する前置増幅器の
回路図である。第２図において、符号１は図示し
ない超音波振動子からのアナログ信号Vinが与え
られる入力端子、２は増幅器、３はその増幅器２
からのアナログ信号Vinを検波しその検波出力を
直流オフセツト電圧として出力する検波回路、４
は増幅器２で増幅された電気信号Vin側の抵抗
器、５はオフセツト電圧側の抵抗器である。両抵
抗器４，５で加算回路８が構成される。６は２象
限乗算型Ｄ／Ａ変換器である。この２象限乗算型
Ｄ／Ａ変換器６は、原理的には前述した第１図の
ような回路構成になつている。７は図示しない超
音波ビーム形成回路に対して増幅出力Voutを出
すための出力端子である。

次に、動作および作用を説明する。第２図にお
いて増幅器２は入力端子１からのアナログ信号
Vinを増幅する。検波回路３は増幅器２の出力を
検波してこの検波出力を直流オフセツト電圧とし
て出力する。加算回路８は増幅器２の出力と検波
回路３からの直流オフセツト電圧とを加算する。
この場合の直流オフセツト電圧は、アナログ信号
Vinのレベルに比例した電圧値となる。２象限乗
算型Ｄ／Ａ変換器６は加算回路８出力をＤ／Ａ変
換する。この場合のＤ／Ａ変換は第１図に示す各
スイツチSWiの開閉を開閉制御信号により行なう
が、各スイツチSWiの開閉を制御することでそれ
に接続されている抵抗器Riの抵抗値の合成値が
変化し、それに対応して電気信号の利得が調整さ
れる。

（発明の効果） 以上のように本発明によれば、入力されたアナ
ログ信号を検波しそのアナログ信号に比例した値
の直流オフセツト電圧を出力する検波回路と、前
記検波回路からの前記直流オフセツト電圧と前記
アナログ信号とを加算する加算回路と、前記加算
回路からの加算出力の利得をデジタル設定値によ
り調整して出力する２象限乗算型Ｄ／Ａ変換器と
を備えて構成されており、加算回路出力の利得の
調整特性は、２象限乗算型Ｄ／Ａ変換器内の抵抗
精度で決定されるが、この抵抗値はレーザトリミ
ング等により調整されるから２象限乗算型Ｄ／Ａ
変換器そのもののバラツキは極めて低い。したが
つて、前置増幅器の出力の振幅や位相にバラツキ
が発生するようなことがなくなる。

また、ダイナミツクレンジが広くなるから入力
されたアナログ信号に含まれる情報が失われるよ
うなことを十分解消できる。

また、入力アナログ信号のレベルに比例して直
流オフセツト電圧が自動的に変化するから、２象
限乗算型Ｄ／Ａ変換器内のスイツチング回路によ
るスイツチングノイズを小さく抑えることが可能
である。

【図面の簡単な説明】

第１図は２象限乗算型Ｄ／Ａ変換器の原理的回
路図、第２図は本発明の前置増幅器の回路図であ
る。 ２は増幅器、３は検波回路、６は２象限乗算型
Ｄ／Ａ変換器、８は加算回路。

Claims (1)

1. 【特許請求の範囲】 １ 入力されたアナログ信号を検波し、そのアナ
   ログ信号に比例した値の直流オフセツト電圧を出
   力する検波回路と、 前記検波回路からの前記直流オフセツト電圧と
   前記アナログ信号とを加算する加算回路と、 前記加算回路からの加算出力を受けるとともに
   該加算出力の利得をデジタル設定値により調整し
   て出力する２象限乗算型Ｄ／Ａ変換器と を備えてなることを特徴とする利得調整機能付き
   前置増幅器。