JPH0555166A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555166A JPH0555166A JP21207791A JP21207791A JPH0555166A JP H0555166 A JPH0555166 A JP H0555166A JP 21207791 A JP21207791 A JP 21207791A JP 21207791 A JP21207791 A JP 21207791A JP H0555166 A JPH0555166 A JP H0555166A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- film
- contact
- nitride film
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体装置の製造方法に関し、コン
タクト電極におけるコンタクトメタルとバリアメタルの
膜厚制御が容易で、且つバリアメタル表面の粒状突起物
の発生が抑えられる方法の提供を目的とする。 【構成】 シリコン基板１の表面に第一のチタン膜５を
形成後、窒化性雰囲気中で第一のラピッドサーマルアニ
ール（ＲＴＡ）処理を行い、次いで更に第二のチタン膜
８を形成してから、再び窒化性雰囲気中で第二のＲＴＡ
処理を行う。
タクト電極におけるコンタクトメタルとバリアメタルの
膜厚制御が容易で、且つバリアメタル表面の粒状突起物
の発生が抑えられる方法の提供を目的とする。 【構成】 シリコン基板１の表面に第一のチタン膜５を
形成後、窒化性雰囲気中で第一のラピッドサーマルアニ
ール（ＲＴＡ）処理を行い、次いで更に第二のチタン膜
８を形成してから、再び窒化性雰囲気中で第二のＲＴＡ
処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。もっと詳しく言えば、本発明は、コンタクト電
極を有する例えばＭＯＳトランジスタ等のシリコン系半
導体装置の製造方法に関する。
関する。もっと詳しく言えば、本発明は、コンタクト電
極を有する例えばＭＯＳトランジスタ等のシリコン系半
導体装置の製造方法に関する。
【０００２】
【従来の技術】シリコン系半導体のコンタクト電極は、
不純物のドープされた接合領域のシリコン上にアルミニ
ウム等の材料の電極を直接形成すると、電極材料とシリ
コンとの相互反応が起きるという不都合があるため、電
極材料とシリコンとの間にバリアメタルを配置して上記
の相互反応を防ぐことが一般に行われている。
不純物のドープされた接合領域のシリコン上にアルミニ
ウム等の材料の電極を直接形成すると、電極材料とシリ
コンとの相互反応が起きるという不都合があるため、電
極材料とシリコンとの間にバリアメタルを配置して上記
の相互反応を防ぐことが一般に行われている。
【０００３】バリアメタルとして用いられている材料の
一つは、窒化チタン（ＴｉＮ）である。従来、バリアメ
タルとして用いられるＴｉＮは、反応性スパッタ法によ
るか、あるいはラピッドサーマルアニール法（ＲＴＡ法
とも略称される）によって形成されている。
一つは、窒化チタン（ＴｉＮ）である。従来、バリアメ
タルとして用いられるＴｉＮは、反応性スパッタ法によ
るか、あるいはラピッドサーマルアニール法（ＲＴＡ法
とも略称される）によって形成されている。
【０００４】反応性スパッタ法では、シリコン上にＴｉ
Ｎを直接付着させたのでは密着性が不十分で、バリアメ
タル層とシリコンとの間に非接触部分ができやすく、電
極とシリコンとの十分な導通が得られないことから、シ
リコン上にコンタクトメタルとしてチタンを薄くスパッ
タした上で、反応性スパッタによりチタンと窒素とから
直接ＴｉＮを合成してこれを基板上に堆積させてバリア
メタルを形成している。
Ｎを直接付着させたのでは密着性が不十分で、バリアメ
タル層とシリコンとの間に非接触部分ができやすく、電
極とシリコンとの十分な導通が得られないことから、シ
リコン上にコンタクトメタルとしてチタンを薄くスパッ
タした上で、反応性スパッタによりチタンと窒素とから
直接ＴｉＮを合成してこれを基板上に堆積させてバリア
メタルを形成している。
【０００５】ラピッドサーマルアニール法では、基板上
にチタンをスパッタ後、窒化性雰囲気中においてラピッ
ドサーマルアニール処理を行うことによって、バリアメ
タルのＴｉＮとコンタクトメタルのチタンジシリサイド
（ＴｉＳｉ2）とを同時に形成している。
にチタンをスパッタ後、窒化性雰囲気中においてラピッ
ドサーマルアニール処理を行うことによって、バリアメ
タルのＴｉＮとコンタクトメタルのチタンジシリサイド
（ＴｉＳｉ2）とを同時に形成している。
【０００６】
【発明が解決しようとする課題】従来の方法に従って、
ＴｉＮのバリアメタルを反応性スパッタ法により形成し
た場合には、形成されたＴｉＮ表面に微細な粒状の突起
物が発生してしまう。これは、不活性ガスのアルゴン中
で窒素とチタンとを反応させてＴｉＮを生成させる際
に、窒素の流量制御を行って窒素とチタンとを１：１の
比率で反応させようとしても確実にそうすることができ
るとは限らず、未反応のチタンが基板上に付着するから
であり、また、基板上に堆積せずに反応室内の壁等に付
着したＴｉＮが後に剥離してきて基板上に付着するため
である。
ＴｉＮのバリアメタルを反応性スパッタ法により形成し
た場合には、形成されたＴｉＮ表面に微細な粒状の突起
物が発生してしまう。これは、不活性ガスのアルゴン中
で窒素とチタンとを反応させてＴｉＮを生成させる際
に、窒素の流量制御を行って窒素とチタンとを１：１の
比率で反応させようとしても確実にそうすることができ
るとは限らず、未反応のチタンが基板上に付着するから
であり、また、基板上に堆積せずに反応室内の壁等に付
着したＴｉＮが後に剥離してきて基板上に付着するため
である。
【０００７】バリアメタルの表面に生じた突起物は、そ
れが大きい場合にはバリアメタル上に形成された電極表
面上に突き出てしまうことがあり、またそうならない場
合でも電極表面に凹凸ができる原因となって、電極材料
が剥離するもとになる。このように、反応性スパッタ法
でバリアメタルを形成してから電極を形成した場合に
は、欠陥のない電極を歩留りよく得ることができなかっ
た。
れが大きい場合にはバリアメタル上に形成された電極表
面上に突き出てしまうことがあり、またそうならない場
合でも電極表面に凹凸ができる原因となって、電極材料
が剥離するもとになる。このように、反応性スパッタ法
でバリアメタルを形成してから電極を形成した場合に
は、欠陥のない電極を歩留りよく得ることができなかっ
た。
【０００８】その一方、ラピッドサーマルアニール法
（ＲＴＡ法）でコンタクトメタルのＴｉＳｉ2 とバリア
メタルのＴｉＮとを同時に形成した場合には、ＴｉＳｉ
2 とＴｉＮの形成速度が異なり、前者の形成速度の方が
早いので、おのおのの膜厚をうまく制御するのが困難で
あった。すなわち、図２に例示するように、オーミック
コンタクトとしてのＴｉＳｉ2 膜２４は厚く形成される
ため（形成されたＴｉＳｉ2 の膜厚はもとのＴｉ膜の３
倍程度になることがある）、接合領域２２の厚さを超え
て接合破壊を起こしやすくなり、バリアメタルとしての
ＴｉＮ膜２５は十分なバリア性が得られるだけの厚さ
（一般には少なくとも１０００Å程度の厚さが必要とさ
れる）に達することができなかった。（図２において、
２１は基板のシリコン、２３は絶縁膜である。）
（ＲＴＡ法）でコンタクトメタルのＴｉＳｉ2 とバリア
メタルのＴｉＮとを同時に形成した場合には、ＴｉＳｉ
2 とＴｉＮの形成速度が異なり、前者の形成速度の方が
早いので、おのおのの膜厚をうまく制御するのが困難で
あった。すなわち、図２に例示するように、オーミック
コンタクトとしてのＴｉＳｉ2 膜２４は厚く形成される
ため（形成されたＴｉＳｉ2 の膜厚はもとのＴｉ膜の３
倍程度になることがある）、接合領域２２の厚さを超え
て接合破壊を起こしやすくなり、バリアメタルとしての
ＴｉＮ膜２５は十分なバリア性が得られるだけの厚さ
（一般には少なくとも１０００Å程度の厚さが必要とさ
れる）に達することができなかった。（図２において、
２１は基板のシリコン、２３は絶縁膜である。）
【０００９】こうしたことから、ＲＴＡ法でコンタクト
メタルのＴｉＳｉ2とバリアメタルのＴｉＮとを同時に
形成した場合には、バリアメタルの信頼性が十分ではな
かった。
メタルのＴｉＳｉ2とバリアメタルのＴｉＮとを同時に
形成した場合には、バリアメタルの信頼性が十分ではな
かった。
【００１０】本発明は、コンタクト電極におけるコンタ
クトメタルのＴｉＳｉ2 とバリアメタルのＴｉＮのおの
おのの膜厚を容易に制御し、且つ、反応性スパッタ法で
できるような表面の粒状突起物の発生を抑制してバリア
メタルを形成することのできる半導体装置の製造方法を
提供することを目的とする。
クトメタルのＴｉＳｉ2 とバリアメタルのＴｉＮのおの
おのの膜厚を容易に制御し、且つ、反応性スパッタ法で
できるような表面の粒状突起物の発生を抑制してバリア
メタルを形成することのできる半導体装置の製造方法を
提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板の表面に第一のチタン膜を形成
し、窒化性雰囲気中で第一のラピッドサーマルアニール
処理を行って、上記第一のチタン膜を窒化させて第一の
窒化チタン膜を形成しながら、接合領域に接した部分の
チタンを表面にできる窒化膜を除いてシリコン化させ、
次いで上記第一の窒化チタン膜上に第二のチタン膜を形
成し、そして窒化性雰囲気中において第二のラピッドサ
ーマルアニール処理を行って、当該第二のチタン膜を第
二の窒化チタン膜に変えて上記第一の窒化チタン膜と共
にコンタクト電極のバリアメタルを形成させ、これと同
時に、上記第一の窒化チタン膜の下の先にシリコン化さ
れたチタンを安定なチタンジシリサイドに変えてコンタ
クト電極のコンタクトメタルを形成する工程を含むこと
を特徴とする製造方法である。
造方法は、シリコン基板の表面に第一のチタン膜を形成
し、窒化性雰囲気中で第一のラピッドサーマルアニール
処理を行って、上記第一のチタン膜を窒化させて第一の
窒化チタン膜を形成しながら、接合領域に接した部分の
チタンを表面にできる窒化膜を除いてシリコン化させ、
次いで上記第一の窒化チタン膜上に第二のチタン膜を形
成し、そして窒化性雰囲気中において第二のラピッドサ
ーマルアニール処理を行って、当該第二のチタン膜を第
二の窒化チタン膜に変えて上記第一の窒化チタン膜と共
にコンタクト電極のバリアメタルを形成させ、これと同
時に、上記第一の窒化チタン膜の下の先にシリコン化さ
れたチタンを安定なチタンジシリサイドに変えてコンタ
クト電極のコンタクトメタルを形成する工程を含むこと
を特徴とする製造方法である。
【００１２】図１を参照して本発明の方法を説明する。
図１（ａ）に示すように、本発明の方法では、まずシリ
コン基板１の上に第一のチタン膜５を形成する。チタン
膜は、スパッタ法のような都合のよい方法で形成するこ
とができる。シリコン基板１は、シリコン２と、シリコ
ンに不純物のドープされた接合領域３と、所望パターン
の絶縁膜４とから構成されている。第一のチタン膜５の
厚さは、厚過ぎると、後のラピッドサーマルアニール処
理（以下、単に「ＲＴＡ処理」という）でできるシリコ
ン化された膜の厚さが増大するため接合領域３の厚さを
超えてしまって、接合破壊を引き起こすことがあるの
で、製造しようとする半導体装置の接合領域の厚さに応
じて決定すべきである。一般には、最終的にでき上がっ
たチタンジシリサイドのコンタクトメタルの膜厚は、第
一のチタン膜５の厚さの２．４〜３倍程度になることを
目安にすることができる。チタン膜の厚さは、例えばス
パッタ法で形成する場合には、スパッタ時間を加減して
容易に調節することができる。
図１（ａ）に示すように、本発明の方法では、まずシリ
コン基板１の上に第一のチタン膜５を形成する。チタン
膜は、スパッタ法のような都合のよい方法で形成するこ
とができる。シリコン基板１は、シリコン２と、シリコ
ンに不純物のドープされた接合領域３と、所望パターン
の絶縁膜４とから構成されている。第一のチタン膜５の
厚さは、厚過ぎると、後のラピッドサーマルアニール処
理（以下、単に「ＲＴＡ処理」という）でできるシリコ
ン化された膜の厚さが増大するため接合領域３の厚さを
超えてしまって、接合破壊を引き起こすことがあるの
で、製造しようとする半導体装置の接合領域の厚さに応
じて決定すべきである。一般には、最終的にでき上がっ
たチタンジシリサイドのコンタクトメタルの膜厚は、第
一のチタン膜５の厚さの２．４〜３倍程度になることを
目安にすることができる。チタン膜の厚さは、例えばス
パッタ法で形成する場合には、スパッタ時間を加減して
容易に調節することができる。
【００１３】次に、窒素雰囲気やアンモニア雰囲気のよ
うな窒化性雰囲気中で第一のＲＴＡ処理を行って、第一
のチタン膜５を窒化膜に変える。この時には、図１
（ｂ）に示すように、絶縁膜上のチタン膜は全て窒化さ
れて窒化チタン膜６を形成するけれども、接合領域に接
した部分のチタン膜は、表面に薄い窒化膜６ができるの
を除いて、接合領域のシリコンによりシリコン化された
チタン７を形成する。これは、窒化反応の速度よりもシ
リコン化反応の速度の方が速いためである。
うな窒化性雰囲気中で第一のＲＴＡ処理を行って、第一
のチタン膜５を窒化膜に変える。この時には、図１
（ｂ）に示すように、絶縁膜上のチタン膜は全て窒化さ
れて窒化チタン膜６を形成するけれども、接合領域に接
した部分のチタン膜は、表面に薄い窒化膜６ができるの
を除いて、接合領域のシリコンによりシリコン化された
チタン７を形成する。これは、窒化反応の速度よりもシ
リコン化反応の速度の方が速いためである。
【００１４】第一のＲＴＡ処理は、チタン膜を窒化する
のに十分な温度で行うべきである。しかし、処理温度を
必要以上に高くすることは、シリコン中へのチタンの拡
散速度が大きくなって、シリコン化されたチタン７の膜
厚が厚くなるため好ましくない。そのため、一般には、
第一のＲＴＡ処理の温度は最高で約７００℃とすべきで
あり、好ましくは７００℃前後とするのが適当である。
７００℃前後でＲＴＡ処理を行った場合、シリコン化さ
れたチタン７の膜厚はもとのチタン膜５の厚さの２〜
２．５倍程度に増大する。
のに十分な温度で行うべきである。しかし、処理温度を
必要以上に高くすることは、シリコン中へのチタンの拡
散速度が大きくなって、シリコン化されたチタン７の膜
厚が厚くなるため好ましくない。そのため、一般には、
第一のＲＴＡ処理の温度は最高で約７００℃とすべきで
あり、好ましくは７００℃前後とするのが適当である。
７００℃前後でＲＴＡ処理を行った場合、シリコン化さ
れたチタン７の膜厚はもとのチタン膜５の厚さの２〜
２．５倍程度に増大する。
【００１５】次いで、図１（ｃ）に示すように、第一の
窒化チタン膜６の上へ、例えばチタンをスパッタして、
第二のチタン膜８を形成する。第二のチタン膜８の厚さ
は、コンタクト領域上の第一の窒化チタン膜６がかなり
薄いので、コンタクト領域上に最終的に形成されるバリ
アメタルとしての窒化チタン膜の厚さを実質的に決定す
る。一般には、最終的に形成された窒化チタン膜の厚さ
は、第二のチタン膜８の厚さの１．３〜１．４倍程度に
なる。従って、必要な第二のチタン膜の厚さはこれを目
安として決定することができる。
窒化チタン膜６の上へ、例えばチタンをスパッタして、
第二のチタン膜８を形成する。第二のチタン膜８の厚さ
は、コンタクト領域上の第一の窒化チタン膜６がかなり
薄いので、コンタクト領域上に最終的に形成されるバリ
アメタルとしての窒化チタン膜の厚さを実質的に決定す
る。一般には、最終的に形成された窒化チタン膜の厚さ
は、第二のチタン膜８の厚さの１．３〜１．４倍程度に
なる。従って、必要な第二のチタン膜の厚さはこれを目
安として決定することができる。
【００１６】第二のチタン膜８を形成後、第二のＲＴＡ
処理を行う。第二のＲＴＡ処理は、第一のＲＴＡ処理と
同様に窒化性雰囲気中で行って、第二のチタン膜を図１
（ｄ）に示すように第二の窒化チタン膜９に変える一方
で、第一のＲＴＡ処理で形成されたシリコン化されたチ
タンを安定なチタンジシリサイドに変えてやる必要があ
る。そのため、第二のＲＴＡ処理は少なくとも約８００
℃の温度で行うべきであるが、温度があまり高くなると
ドープされている不純物の拡散の問題等が生じるため、
好ましくは８００℃前後で行うのが適当である。第一の
ＲＴＡ処理を７００℃前後で、そして第二のＲＴＡ処理
を８００℃前後で行った場合、最終的に形成されたＴｉ
Ｓｉ2 のコンタクトメタル１０の膜厚は、第一のＲＴＡ
処理で形成されたシリコン化されたチタン７の膜厚の
１．２倍程度となる。
処理を行う。第二のＲＴＡ処理は、第一のＲＴＡ処理と
同様に窒化性雰囲気中で行って、第二のチタン膜を図１
（ｄ）に示すように第二の窒化チタン膜９に変える一方
で、第一のＲＴＡ処理で形成されたシリコン化されたチ
タンを安定なチタンジシリサイドに変えてやる必要があ
る。そのため、第二のＲＴＡ処理は少なくとも約８００
℃の温度で行うべきであるが、温度があまり高くなると
ドープされている不純物の拡散の問題等が生じるため、
好ましくは８００℃前後で行うのが適当である。第一の
ＲＴＡ処理を７００℃前後で、そして第二のＲＴＡ処理
を８００℃前後で行った場合、最終的に形成されたＴｉ
Ｓｉ2 のコンタクトメタル１０の膜厚は、第一のＲＴＡ
処理で形成されたシリコン化されたチタン７の膜厚の
１．２倍程度となる。
【００１７】このようにしてＴｉＳｉ2 のコンタクトメ
タルとＴｉＮのバリアメタルとを形成したシリコン基板
は、通常のやり方に従って例えばアルミニウム等の金属
材料を使って電極を形成することができる。
タルとＴｉＮのバリアメタルとを形成したシリコン基板
は、通常のやり方に従って例えばアルミニウム等の金属
材料を使って電極を形成することができる。
【００１８】
【作用】第一のチタン膜を形成後に窒化性雰囲気中で行
う第一のＲＴＡ処理は、絶縁膜上のチタン膜と接合領域
と接した部分のチタン膜の表面領域とを窒化して第一の
窒化チタン膜を形成する一方で、接合領域に接した部分
の窒化された表面領域の下のチタンをシリコン化させ
る。窒化チタンの形成速度よりもチタンのシリコン化の
速度の方が速いため、接合領域に接した部分で形成され
る表面の窒化チタン膜は薄くなり、これに対して表面窒
化膜の下のチタンは接合領域のシリコンによりシリコン
化されて、接合領域内にまで入り込んだシリコン化され
たチタンを形成する。表面の薄い窒化膜は、後の第二の
ＲＴＡ処理において、その上の第二のチタン膜が接合領
域のシリコンと相互反応するのを防ぐ働きをする。
う第一のＲＴＡ処理は、絶縁膜上のチタン膜と接合領域
と接した部分のチタン膜の表面領域とを窒化して第一の
窒化チタン膜を形成する一方で、接合領域に接した部分
の窒化された表面領域の下のチタンをシリコン化させ
る。窒化チタンの形成速度よりもチタンのシリコン化の
速度の方が速いため、接合領域に接した部分で形成され
る表面の窒化チタン膜は薄くなり、これに対して表面窒
化膜の下のチタンは接合領域のシリコンによりシリコン
化されて、接合領域内にまで入り込んだシリコン化され
たチタンを形成する。表面の薄い窒化膜は、後の第二の
ＲＴＡ処理において、その上の第二のチタン膜が接合領
域のシリコンと相互反応するのを防ぐ働きをする。
【００１９】第二のチタン膜を形成後にやはり窒化性雰
囲気中で行う第二のＲＴＡ処理は、第一の窒化チタン膜
上の第二のチタン膜を全て窒化チタン膜に変えて、バリ
アメタルとして有効な厚さの窒化チタン膜を形成させる
と共に、第一のＲＴＡ処理で形成されたシリコン化され
たチタンを安定なチタンジシリサイドにして、コンタク
トメタルを形成させる。
囲気中で行う第二のＲＴＡ処理は、第一の窒化チタン膜
上の第二のチタン膜を全て窒化チタン膜に変えて、バリ
アメタルとして有効な厚さの窒化チタン膜を形成させる
と共に、第一のＲＴＡ処理で形成されたシリコン化され
たチタンを安定なチタンジシリサイドにして、コンタク
トメタルを形成させる。
【００２０】
【実施例】次に、実施例により本発明の方法を更に説明
する。
する。
【００２１】不純物のドープされた厚さ３０００Åのコ
ンタクト領域と、コンタクト領域に形成すべき電極用の
開口をあけた所望パターンの絶縁膜とを有するシリコン
基板に、コンタクトメタル（ＴｉＳｉ2 ）形成のための
Ｔｉをスパッタした。Ｔｉのスパッタは、圧力３mTorr
及び温度２００℃でアルゴン中で行い、アルゴンの流量
は１００cc／min であった。この条件で５００ÅのＴｉ
膜を形成した。
ンタクト領域と、コンタクト領域に形成すべき電極用の
開口をあけた所望パターンの絶縁膜とを有するシリコン
基板に、コンタクトメタル（ＴｉＳｉ2 ）形成のための
Ｔｉをスパッタした。Ｔｉのスパッタは、圧力３mTorr
及び温度２００℃でアルゴン中で行い、アルゴンの流量
は１００cc／min であった。この条件で５００ÅのＴｉ
膜を形成した。
【００２２】Ｔｉ膜を形成したシリコン基板を、常圧の
窒素雰囲気中において約７００℃で３０秒間ほどＲＴＡ
処理し、絶縁膜上のＴｉとコンタクト領域に接したＴｉ
膜の表面とを窒化しながら、コンタクト領域と接したＴ
ｉをシリコン化させた。得られたシリコン化されたチタ
ンの膜厚は１０００〜１２００Å程度であって、その下
方の部分はコンタクト領域内にまで達していた。
窒素雰囲気中において約７００℃で３０秒間ほどＲＴＡ
処理し、絶縁膜上のＴｉとコンタクト領域に接したＴｉ
膜の表面とを窒化しながら、コンタクト領域と接したＴ
ｉをシリコン化させた。得られたシリコン化されたチタ
ンの膜厚は１０００〜１２００Å程度であって、その下
方の部分はコンタクト領域内にまで達していた。
【００２３】次いで、形成されたＴｉＮ膜の上に上記と
同じ条件で１０００ÅのＴｉ膜を形成した。そして基板
を約８００℃の温度で常圧の窒素雰囲気で１分間ほどＲ
ＴＡ処理して、Ｔｉ膜を窒化する一方で、コンタクト領
域における先にシリコン化されたチタンを安定なチタン
ジシリサイド（ＴｉＳｉ2 ）に変えた。こうして形成さ
れた、コンタクト電極のバリアメタルとしてのＴｉＮ膜
の厚さは１３００〜１４００Åであり、またコンタクト
メタルとしてのＴｉＳｉ2 膜の厚さは１２００〜１５０
０Åであって、接合破壊は認められなかった。バリアメ
タル表面をゴミの検査装置で調べると、従来の反応性ス
パッタ法でバリアメタルを形成した場合に認められるよ
うな粒状の突起物はほとんど見られなかった。
同じ条件で１０００ÅのＴｉ膜を形成した。そして基板
を約８００℃の温度で常圧の窒素雰囲気で１分間ほどＲ
ＴＡ処理して、Ｔｉ膜を窒化する一方で、コンタクト領
域における先にシリコン化されたチタンを安定なチタン
ジシリサイド（ＴｉＳｉ2 ）に変えた。こうして形成さ
れた、コンタクト電極のバリアメタルとしてのＴｉＮ膜
の厚さは１３００〜１４００Åであり、またコンタクト
メタルとしてのＴｉＳｉ2 膜の厚さは１２００〜１５０
０Åであって、接合破壊は認められなかった。バリアメ
タル表面をゴミの検査装置で調べると、従来の反応性ス
パッタ法でバリアメタルを形成した場合に認められるよ
うな粒状の突起物はほとんど見られなかった。
【００２４】こうして形成したバリアメタル上に通常の
やり方でアルミニウム電極を形成した。これらのアルミ
ニウム電極と接合領域の導通試験の結果は良好であっ
た。
やり方でアルミニウム電極を形成した。これらのアルミ
ニウム電極と接合領域の導通試験の結果は良好であっ
た。
【００２５】なお、ここで掲げた操作条件は一例であっ
て、製造しようとする半導体装置の条件や、使用する製
造装置の条件に応じて適宜変更して差支えない。
て、製造しようとする半導体装置の条件や、使用する製
造装置の条件に応じて適宜変更して差支えない。
【００２６】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、コンタクトメタルのＴｉＳｉ2
の膜厚が第一のチタン膜の厚さによって決まり、バリア
メタルのＴｉＮの膜厚が第二のチタン膜の厚さによって
決まるため、両者の膜厚を独立して容易に制御すること
ができる。また、本発明の方法では、バリアメタルのＴ
ｉＮ膜表面に粒状の突起物ができやすい反応性スパッタ
法を利用しなくて済むので、従来の反応性スパッタ法に
比べてＴｉＮ膜表面の粒状突起物の発生を抑制して、良
好なコンタクト電極を作製することができる。
置の製造方法によれば、コンタクトメタルのＴｉＳｉ2
の膜厚が第一のチタン膜の厚さによって決まり、バリア
メタルのＴｉＮの膜厚が第二のチタン膜の厚さによって
決まるため、両者の膜厚を独立して容易に制御すること
ができる。また、本発明の方法では、バリアメタルのＴ
ｉＮ膜表面に粒状の突起物ができやすい反応性スパッタ
法を利用しなくて済むので、従来の反応性スパッタ法に
比べてＴｉＮ膜表面の粒状突起物の発生を抑制して、良
好なコンタクト電極を作製することができる。
【図１】本発明の半導体装置の製造方法を説明する図で
あって、（ａ）はシリコン基板上に第一のチタン膜を形
成する工程を説明する図、（ｂ）は第一のラピッドサー
マルアニール処理工程を説明する図、（ｃ）は第二のチ
タン膜を形成する工程を説明する図、（ｄ）は第二のラ
ピッドサーマルアニール処理工程を説明する図である。
あって、（ａ）はシリコン基板上に第一のチタン膜を形
成する工程を説明する図、（ｂ）は第一のラピッドサー
マルアニール処理工程を説明する図、（ｃ）は第二のチ
タン膜を形成する工程を説明する図、（ｄ）は第二のラ
ピッドサーマルアニール処理工程を説明する図である。
【図２】従来のラピッドサーマルアニール法で発生する
接合破壊を例示する図である。
接合破壊を例示する図である。
１…シリコン基板 ３…接合領域 ５…第一のチタン膜 ６…第一の窒化チタン膜 ７…シリコン化されたチタン ８…第二のチタン膜 ９…第二の窒化チタン膜 １０…コンタクトメタル
Claims (3)
- 【請求項１】 シリコン基板（１）の表面に第一のチタ
ン膜（５）を形成し、窒化性雰囲気中で第一のラピッド
サーマルアニール処理を行って、上記第一のチタン膜
（５）を窒化させて第一の窒化チタン膜（６）を形成し
ながら、接合領域（３）に接した部分のチタンを表面に
できる窒化膜を除いてシリコン化させ、次いで上記第一
の窒化チタン膜（６）上に第二のチタン膜（８）を形成
し、そして窒化性雰囲気中において第二のラピッドサー
マルアニール処理を行って、当該第二のチタン膜（８）
を第二の窒化チタン膜（９）に変えて上記第一の窒化チ
タン膜（６）と共にコンタクト電極のバリアメタルを形
成させ、これと同時に、上記第一の窒化チタン膜（６）
の下の先にシリコン化されたチタン（７）を安定なチタ
ンジシリサイドに変えてコンタクト電極のコンタクトメ
タル（１０）を形成する工程を含むことを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記第一のラピッドサーマルアニール処
理を最高７００℃の温度で行い、前記第二のラピッドサ
ーマルアニール処理を少なくとも８００℃の温度で行
う、請求項１記載の方法。 - 【請求項３】 前記窒化性雰囲気が窒素雰囲気又はアン
モニア雰囲気である、請求項１又は２記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21207791A JPH0555166A (ja) | 1991-08-23 | 1991-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21207791A JPH0555166A (ja) | 1991-08-23 | 1991-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555166A true JPH0555166A (ja) | 1993-03-05 |
Family
ID=16616485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21207791A Withdrawn JPH0555166A (ja) | 1991-08-23 | 1991-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555166A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| KR100702780B1 (ko) * | 2000-01-31 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 장치의 배선 형성방법 |
| US20150147649A1 (en) * | 2013-11-27 | 2015-05-28 | Samsung Electronics Co., Ltd. | Anode active material and a lithium secondary battery including the same |
-
1991
- 1991-08-23 JP JP21207791A patent/JPH0555166A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| KR100702780B1 (ko) * | 2000-01-31 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 장치의 배선 형성방법 |
| US20150147649A1 (en) * | 2013-11-27 | 2015-05-28 | Samsung Electronics Co., Ltd. | Anode active material and a lithium secondary battery including the same |
| US9972833B2 (en) * | 2013-11-27 | 2018-05-15 | Samsung Electronics Co., Ltd. | Anode active material and a lithium secondary battery including the same |
| US10581072B2 (en) | 2013-11-27 | 2020-03-03 | Samsung Electronics Co., Ltd. | Anode active material and a lithium secondary battery including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4737474A (en) | Silicide to silicon bonding process | |
| JPH05190493A (ja) | 選択的に（１１１） 結晶配向を有するＴｉＮ バリヤー層の形成方法 | |
| JP2004536960A (ja) | フッ素を含まないタングステン核生成によるｗ−ｃｖｄ | |
| JPH08274047A (ja) | 半導体装置の製造方法 | |
| JPH01191778A (ja) | タングステン被着法 | |
| JPH01251611A (ja) | 半導体装置の製造方法 | |
| JP2503187B2 (ja) | 二重シリサイド層配線をもつ半導体装置の製造方法 | |
| JPH0555166A (ja) | 半導体装置の製造方法 | |
| JP2658019B2 (ja) | 半導体装置の製造方法 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| JP2642926B2 (ja) | シリコン化合物の製造方法 | |
| JP2538607B2 (ja) | 気相成長法 | |
| JPH04320029A (ja) | 半導体装置の製造方法 | |
| JP2706121B2 (ja) | 半導体素子の金属シリサイドの形成方法 | |
| JPS5863165A (ja) | 多層電極構造を有した半導体装置 | |
| JP2821597B2 (ja) | 半導体装置の製造方法 | |
| JPS63128732A (ja) | 金属シリサイド膜の形成方法 | |
| JP2555754B2 (ja) | 薄膜形成方法 | |
| JP2946543B2 (ja) | 半導体装置の製造方法 | |
| JPH0682641B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05160068A (ja) | 半導体装置の製造方法 | |
| KR100332127B1 (ko) | 반도체 소자의 도전층 형성방법 | |
| JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 | |
| JPH03240945A (ja) | 金属薄膜の形成法 | |
| JPH0471231A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |