JPH0555197U - 電子楽器 - Google Patents

Abstract

(57)【要約】 【目的】 ＣＰＵなどを含む制御側と音源側の両者のイ
ニシャルクリアを常に適正に行ない、安定したイニシャ
ルクリアおよびその後の通常の動作が保証される電子楽
器を提供することを目的とする。 【構成】 制御側でイニシャルクリア信号を受けたとき
から所定の時間が経過した後にイニシャルクリア解除信
号を音源側に向けて送出するようにする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、音源のイニシャルクリアおよびイニシャルクリア解除を適正に行 なうことができる電子楽器に関する。

【０００２】

【従来の技術】

近年の電子楽器では、全体の高機能化にともない、各回路部分をそれぞれ独立 した集積回路などで構成することが多い。独立した各回路部分はそれぞれ独立し た機能を果たすようになっている。例えば、大きくＣＰＵ側と音源側に回路を分 けて構成し、全体の動作制御（特に音源への発音指示など）はＣＰＵ側に、ＣＰ Ｕからの指示を受けて行なわれる発音処理は音源側に役割分担させる電子楽器が ある。

【０００３】 このような電子楽器では、電源投入時（あるいは電源投入した後でのリセット 時）に、ＣＰＵ側と音源側の両方をイニシャルクリアしなければならない。イニ シャルクリアとは、電子楽器を電子楽器としての通常の動作を行なう状態に設定 するための初期設定の動作をいう。イニシャルクリアは、ハードウエア的なリセ ットのほかに、音色をデフォルト値に設定するなどの動作も含む。

【０００４】 図４（ａ）は、従来の電子楽器におけるイニシャルクリア（ＩＣ）信号生成回 路を示す。図４（ｂ）は、図４（ａ）の回路における各信号のタイムチャートを 示す。この図において、電源投入されＶCCが立上がるとインバータ４２にはＣＲ 回路４１のＣ値およびＲ値により規定される時定数で立上がる入力信号が入力す る。したがって、インバータ４２は電源投入以前は「０」でＶCCの立上がり時点 （電源オン）で所定値に至り徐々に「０」に至る信号を出力する。このインバー タ４２の出力信号をアンプ４３で整形して図４（ｂ）に示すイニシャルクリア信 号ＩＣのパルスを出力する。

【０００５】 一方、インバータ４２の出力信号はＣＲ回路４４を介して所定時間遅延せられ た後、アンプ４５で整形されて出力される。これが、図４（ｂ）に示すイニシャ ルクリア解除信号ＩＣＫとなる。このようにアナログ回路を用いてイニシャルク リア信号ＩＣとイニシャルクリア解除信号ＩＣＫを生成し、後者を遅延させて、 その遅延時間の間（図４（ｂ）の付番４６の区間）にＣＰＵおよび音源のイニシ ャルクリアを行なっていた。

【０００６】

【考案が解決しようとする課題】

上述のようなイニシャルクリアの方式では、イニシャルクリアの時間はＣＲ回 路４４における遅延時間で決定される。ところが、アナログ回路で実現している ため、この遅延時間にはばらつきがある。ＣＰＵのイニシャルクリアと音源のイ ニシャルクリアとでは、通常音源のイニシャルクリアのほうが時間がかかる。し たがって、音源のイニシャルクリアが終了しないうちにイニシャルクリア解除信 号が送出されることがあり、動作が不安定となることがあるという問題点があっ た。

【０００７】 この考案は、上述の従来例における問題点に鑑み、ＣＰＵなどを含む制御側と 音源側の両者のイニシャルクリアを常に適正に行ない、安定したイニシャルクリ アおよびその後の通常の動作が保証される電子楽器を提供することを目的とする 。

【０００８】

【課題を解決するための手段】

この目的を達成するため、この考案に係る電子楽器は、イニシャルクリア信号 を受けて自己のイニシャルクリアを行ない、かつイニシャルクリア解除信号を受 けて自己の通常動作を可能にするとともに、通常動作時は楽音の発音指示を受け て楽音を発生する楽音形成手段と、同じくイニシャルクリア信号を受けて自己の イニシャルクリアを行なうとともに、前記楽音形成手段に発音指示を与える制御 手段とを備え、前記制御手段は、イニシャルクリア信号を受けた時点から所定時 間の後にイニシャルクリア解除信号を前記楽音形成手段に向けて送出することを 特徴とする。

【０００９】 イニシャルクリア信号は、電源のオン／オフスイッチやリセットスイッチから 直接作成してもよいし、特にこれらのスイッチのオン／オフを検出してイニシャ ルクリア信号を生成する手段を設けてもよい。また、電源の供給を行なう電源供 給手段からの信号入力に基づいてイニシャルクリア信号を発生するようにしても よい。

【００１０】

【作用】

制御手段は、イニシャルクリア信号を受けた時点から所定時間の後に楽音形成 手段へのイニシャルクリア解除信号を生成出力する。制御手段においてはかなり 正確に時間を測定することができるので、イニシャルクリア解除信号を生成出力 するまでの時間は、正確に制御できる。したがって、楽音形成手段におけるイニ シャルクリアの処理が適正に終了する程度の時間を確保した後、イニシャルクリ ア解除信号が楽音形成手段へ入力するようにできる。

【００１１】

【実施例】

以下、図面を用いてこの考案の実施例を説明する。 図１は、この考案の一実施例に係る電子楽器の全体のブロック構成を示す。こ の電子楽器は、制御部１、スイッチ２、スイッチイベント検出回路３、鍵盤４、 キーイベント検出回路５、プログラムメモリ（ＲＯＭ）６、ポート７、音源８、 サウンドシステム９、およびバスライン１７を備えている。

【００１２】 制御部１は、この電子楽器の全体の動作を制御するとともに音源８に対して楽 音の発音を指示する。制御部１は、時間を測定するためのタイマ１１、タイマ１ １の時間測定結果信号に基づいてタイマ割込信号を生成出力する割込コントロー ラ１２、中央処理装置（ＣＰＵ）１３、および種々のレジスタなどに用いるＲＡ Ｍ１４を有する。ＣＰＵ１３が実行するプログラムは、プログラムメモリ６に格 納されている。

【００１３】 スイッチ２は、電源のオン／オフスイッチや音色選択のためのスイッチなどで ある。これらのスイッチについてのイベントは、スイッチイベント検出回路３に よって検出される。スイッチイベント検出回路３は、スイッチ２のイベント検出 結果をバスライン１７を介してＣＰＵ１３に送出する。ＣＰＵ１３はスイッチ２ のイベントに応じて、例えば音色の選択であれば所定の音色パラメータを音源８ に送出する処理などを行なう。

【００１４】 鍵盤４の各鍵（キー）についてのイベントは、キーイベント検出回路５で検出 される。キーイベント検出回路５は、キーイベント検出結果をバスライン１７を 介してＣＰＵ１３に送出する。ＣＰＵ１３は、そのキーイベント検出結果に応じ て、発音指示を音源８に送出する処理などを行なう。

【００１５】 ポート７はリセット信号ＲＥＳＥＴを入力して「０」または「１」を保持する 。また、ポート７はＣＰＵ１３から書換えることもできる。ポート７が保持して いる値は、イニシャルクリア信号ＩＣとして音源８に入力する。また、ポート７ が保持している値をインバータ１５で反転した値は、イニシャルクリア解除信号 ＩＣＫとして音源８に入力する。リセット信号ＲＥＳＥＴは、電源がオンされた とき発生される１パルスの信号である。リセット信号ＲＥＳＥＴの発生回路は従 来より周知の回路を用いればよい。

【００１６】 音源８は、イニシャルクリア信号ＩＣが「０」から「１」に立上がったとき、 内部のイニシャルクリアを実行する。このイニシャルクリアは、内部のレジスタ の初期化などの処理である。音源８は、イニシャルクリア解除信号ＩＣＫが「０ 」から「１」に立上がると、それ以降は通常の音源としての動作例えばＣＰＵ１ ３からの指示に基づく楽音発音処理などを行なう。サウンドシステム９は、音源 ８からの指示に基づき実際に楽音を放音する。

【００１７】 図２は、この電子楽器の音源８の詳細なブロック構成を示す。音源８は、ＲＡ Ｍ１６のほか、位相発生回路（ＰＧ）２１、アドレス発生回路（ＡＤＲ）２２、 波形メモリ（ＷＭ）２３、エンベロープジェネレータ（ＥＧ）２４、掛け算器２ ５、累算器（ＡＣＣ）２６、ＡＮＤ回路２７、インバータ２８、およびディジタ ル／アナログ変換器（ＤＡＣ）２９を備えている。

【００１８】 ＲＡＭ１６は、ＣＰＵ１３から送出されたキーオンパルスＫＯＮＰ、キーオフ パルスＫＯＦＰ、キーコード（音高）ＫＣおよびベロシティ（音量）ＶＥＬを記 憶可能な領域を複数有し、このＲＡＭ１６に記憶された各データを所定タイミン グで順次読出して音源８の所定の回路に供給することにより、楽音信号を生成す る。位相発生回路２１は、キーオンパルスＫＯＮＰおよびキーコードＫＣに応じ て波形メモリ２３の読出し位相情報を形成しアドレス発生回路２２に出力する。 アドレス発生回路２２は、所定のスタートアドレスに位相発生回路２１からの位 相情報を順次累算し、波形メモリ２３の読出しアドレスを生成する。その読出し アドレスで波形メモリ２３がアクセスされ、所定の音高の波形データが出力され る。

【００１９】 エンベロープジェネレータ２４は、キーオンパルスＫＯＮＰ、キーオフパルス ＫＯＦＰ、キーコードＫＣおよびベロシティＶＥＬに応じて所定のエンベロープ 波形を生成出力する。掛け算器２５は、波形メモリ２３からの波形データにエン ベロープジェネレータ２４からのエンベロープ波形を掛けて、エンベロープが付 与された波形データを出力する。この実施例の電子楽器は複数の発音チャンネル を有し、各チャンネルの処理は時分割で行なわれるようになっている。時分割で 順次掛け算器２５から出力される各チャンネルの波形データは、累算器２６で累 算される。

【００２０】 累算後の楽音波形データは、ＡＮＤ回路２７を介してディジタル／アナログ変 換器２９に入力し、ディジタル／アナログ変換されて、後段のサウンドシステム ９に入力する。これにより、所定の楽音が放音される。

【００２１】 ポート７からのイニシャルクリア信号ＩＣおよびイニシャルクリア解除信号Ｉ ＣＫは、位相発生回路２１、アドレス発生回路２２、エンベロープジェネレータ ２４、および累算器２６に入力する。これらの各回路２１，２２，２４，２６は 、イニシャルクリア信号ＩＣが「０」から「１」に立上がったとき、自己のイニ シャルクリアを実行する。また、イニシャルクリア解除信号ＩＣＫが「０」から 「１」に立上がると、それ以降は通常の動作を行なうようになっている。

【００２２】 さらに、イニシャルクリア信号ＩＣはインバータ２８により反転されてＡＮＤ 回路２７に入力する。ＡＮＤ回路２７には、もう１つの入力として累算器２６か らの楽音波形データが入力している。したがって、イニシャルクリア信号ＩＣが 「１」のときは、イニシャルクリアの処理が行なわれているとしてＡＮＤ回路２ ７が閉じられ、楽音波形データは後段のディジタル／アナログ変換器２９に入力 しない。一方、イニシャルクリア信号ＩＣが「０」のときは、イニシャルクリア の処理が終了したとしてＡＮＤ回路２７が開き、楽音波形データは後段のディジ タル／アナログ変換器２９に入力するようになっている。これはイニシャルクリ アの処理時の誤動作を防止するためである。

【００２３】 次に、図３のフローチャートを参照して、図１および図２の電子楽器の電源投 入からの動作を説明する。この電子楽器で電源が投入されると、前述したように リセット信号ＲＥＳＥＴ（図１）が生成されＣＰＵ１３およびポート７に入力す る。ＣＰＵ１３は、これによりリセット（イニシャルクリア）される。ポート７ は入力したリセット信号ＲＥＳＥＴを保持し続ける。すなわちポート７は「１」 を保持し続ける。

【００２４】 このポート７からの信号「１」は、イニシャルクリア信号ＩＣとして音源８に 入力する。また、ポート７からの信号「１」は、インバータ１５で反転され「０ 」となって、イニシャルクリア解除信号ＩＣＫとして音源８に入力する。図２の 音源８では、イニシャルクリア信号ＩＣが「１」、イニシャルクリア解除信号Ｉ ＣＫが「０」であるので、イニシャルクリアの実行すなわち各回路２１，２２， ２４，２６の初期設定などを開始する。

【００２５】 このときイニシャルクリア信号ＩＣは「１」であるので、インバータ２８でこ れを反転した「０」がＡＮＤ回路２７に入力し、ＡＮＤ回路２７は閉じられる。 したがって、楽音波形データがディジタル／アナログ変換器２９に入力すること はなく、イニシャルクリアが適正に行なわれる前に誤動作（誤発音）することが 防止される。

【００２６】 ＣＰＵ１３はイニシャルクリア後、図３のフローチャートにしたがって処理を 進める。まず、音源８のＲＡＭ１６やＲＡＭ１４のレジスタの初期設定などを行 なう（ステップＳ１）。次に、ＣＰＵ１３は他の回路の初期設定を指示する（ス テップＳ２）。そして、タイマ１１により電源オンからの時間を計測し所定時間 が経過するまで待つ（ステップＳ２）。この所定時間は、上述した音源８および 他の回路のイニシャルクリアが終了する程度の時間としておく。これにより、こ の所定時間経過後は音源８を含めて各部のイニシャルクリアが終了していること が保証される。

【００２７】 次に、ＣＰＵ１３はポート７に「０」を出力する。ポート７は、以後「０」を 保持する。これにより、ポート７からイニシャルクリア信号ＩＣとして「０」が 出力される。また、これを反転した「１」が、イニシャルクリア解除信号ＩＣＫ として出力される。音源８では、イニシャルクリア信号ＩＣが「０」、イニシャ ルクリア解除信号ＩＣＫが「１」となるので、以後は音源としての通常の動作が 実行されるようになる。

【００２８】 なお、このときイニシャルクリア信号ＩＣは「０」であるので、インバータ２ ８でこれを反転した「１」がＡＮＤ回路２７に入力し、ＡＮＤ回路２７は開く。 したがって、楽音波形データがディジタル／アナログ変換器２９に入力するよう になる。

【００２９】 次に、キーイベント処理でキーイベントを検出して楽音発生を行なう処理をし （ステップＳ５）、その他の処理（ステップＳ６）を行なって、ステップＳ５に 戻る。以後はステップＳ５、Ｓ６を繰返す。ステップＳ５、Ｓ６が繰返されてい るときは、イニシャルクリア信号ＩＣが「０」、イニシャルクリア解除信号ＩＣ Ｋが「１」となっており、音源８は音源としての通常動作を行なう。 なお、上記の実施例では波形メモリ読出し方式の音源を有する電子楽器に本考 案を適用した例を説明したが、これに限ることはない。本考案は、ＣＰＵなどを 含む制御部と楽音形成を行なう音源部とを有する電子楽器であれば、どのような 方式のものにでも適用可能である。

【００３０】

【考案の効果】

以上説明したように、この考案によれば、イニシャルクリア解除信号を制御部 の制御のもとで発生させて楽音形成手段に入力するようにしているので、安定し たイニシャルクリアの動作が保証され、電源投入時やリセット時の動作およびそ の後の通常の動作が安定する。

【図面の簡単な説明】

【図１】 この考案の一実施例に係る電子楽器のブロッ
ク構成図

【図２】 実施例の電子楽器の音源の詳細なブロック構
成図

【図３】 実施例の電子楽器のＣＰＵの処理フローチャ
ート図

【図４】 従来のイニシャルクリア信号生成回路図およ
び信号図

【符号の説明】

１…制御部、２…スイッチ、３…スイッチイベント検
出回路、４…鍵盤、５…キーイベント検出回路、６…プ
ログラムメモリ（ＲＯＭ）、７…ポート、８…音源、９
…サウンドシステム、１１…タイマ、１２…割込コント
ローラ、１３…中央処理装置（ＣＰＵ）、１４，１６…
ＲＡＭ、１５…インバータ、１７…バスライン。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 イニシャルクリア信号を受けて自己のイ
   ニシャルクリアを行ない、かつイニシャルクリア解除信
   号を受けて自己の通常動作を可能にするとともに、通常
   動作時は楽音の発音指示を受けて楽音を発生する楽音形
   成手段と、 同じくイニシャルクリア信号を受けて自己のイニシャル
   クリアを行なうとともに、前記楽音形成手段に発音指示
   を与える制御手段とを備え、 前記制御手段は、イニシャルクリア信号を受けた時点か
   ら所定時間の後にイニシャルクリア解除信号を前記楽音
   形成手段に向けて送出することを特徴とする電子楽器。