JPH0555268A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0555268A
JPH0555268A JP21875591A JP21875591A JPH0555268A JP H0555268 A JPH0555268 A JP H0555268A JP 21875591 A JP21875591 A JP 21875591A JP 21875591 A JP21875591 A JP 21875591A JP H0555268 A JPH0555268 A JP H0555268A
Authority
JP
Japan
Prior art keywords
layer
gaas
doped
gas
fluoride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21875591A
Other languages
English (en)
Inventor
Yasuyuki Suzuki
康之 鈴木
Hiromi Ogawa
裕美 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21875591A priority Critical patent/JPH0555268A/ja
Publication of JPH0555268A publication Critical patent/JPH0555268A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【構成】CCl2 2 などのガスを用いてGaAs層4
を選択ドライエッチングしたとき、その下のAlGaA
s層3表面に生成したAl弗化物8を弗酸を含む液を用
いて選択除去する。 【効果】選択ドライエッチングにより生成した弗化物を
選択的に除去できる。しきい値電圧の均一性が優れ、良
好なショットキ特性をもつ高性能FETを実現すること
ができた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はヘテロ接合化合物半導体
素子(デバイス)の製造方法に関するものである。
【0002】
【従来の技術】GaAsおよびAlGaAsのヘテロ接
合を用いた電界効果トランジスタ(以下FETと記す)
は、GaAsのみを用いたFET(MESFET)より
高速、高性能である。特にアナログ回路の低雑音素子お
よび高速ディジタルICへの応用が進められている。
【0003】例えば、図4(d)に示す電子親和力の大
きいノンドープGaAsとN型不純物をドープした電子
親和力の小さいAlGaAsとの接合を用いたHEMT
またはMODFETは、高周波特性が良好なのでICに
も応用されていることがJJAP(Japanese
Journal of Applied Physic
s),vol.20,no.11,p.L847,De
c.1981に報告されている。
【0004】このFETの製造方法について、図4
(a)〜(d)を参照して説明する。
【0005】はじめに図4(a)に示すように、半絶縁
性GaAs基板1上に高純度GaAsチャネル層2、N
型Al0.3 Ga0.7 As電子供給層4、N+ 型GaAs
キャップ層4を順次形成する。
【0006】つぎにメサエッチングまたは硼素などのイ
オン注入により素子分離を行う(図示せず)。
【0007】つぎに図4(b)に示すように、ソースお
よびドレインとなるオーミック電極5を形成する。
【0008】つぎに図4(c)に示すように、オーミッ
ク電極5に挟まれたチャネル予定領域に開口をもつレジ
スト6を形成する。
【0009】つぎにレジスト6をマスクとして、N+
GaAsキャップ層4を選択エッチングしてリセスを形
成する。このとき、GaAsに対して選択性のある、例
えばCCl2 2 およびHeの混合ガスを用いた反応性
エッチングを行なう。
【0010】高い精度でしきい値電圧を制御するため
に、AlGaAsをエッチング停止層とする選択ドライ
エッチングを用いてリセスエッチングを行なっている。
AlGaAs上では沸点が高いAlF3 が生成されてエ
ッチングが停止する現象を応用している。
【0011】つぎに図4(d)に示すように、燐酸およ
び過酸化水素の水溶液、または硫酸および過酸化水素の
水溶液を用いてN型AlGaAs層3表面に生成したA
lF3 をエッチングする。
【0012】つぎにレジスト6を残した状態でAlなど
のショットキ障壁金属を真空蒸着してから、リフトオフ
法によりショットキゲート電極7を形成してリセスゲー
ト構造が完成する。
【0013】
【発明が解決しようとする課題】ゲート電極を形成する
前にAlGaAs上に生成した弗化物を除去しなければ
ならない。従来は燐酸および過酸化水素の水溶液または
硫酸および過酸化水素の水溶液でエッチングしていた
が、いずれも弗化物のみを選択エッチングすることはで
きない。そのため制御性や均一性が劣り、しきい値電圧
の均一性やショットキゲートの特性が悪かった。
【0014】本発明の目的は、AlGaAs上の生成物
のみを選択エッチングすることにより、しきい値電圧の
制御性が優れた半導体装置の製造方法を提供することに
ある。
【課題を解決するための手段】本発明の半導体装置の製
造方法は、AlまたはInを含む半導体層の上にGaA
s層が積層された半導体装置の製造方法において、塩素
および弗素を含む混合ガスを用いて前記GaAs層を選
択エッチングする工程と、該選択エッチングにより生成
された弗化物を弗酸を含む水溶液を用いて除去する工程
とを含むことを特徴とするものである。
【0015】あるいは、生成された弗化物を希塩酸を用
いて除去するものである。
【作用】図3(a)〜(d)にCCl2 2 ガスを用い
てAlGaAs上のGaAsを選択ドライエッチングし
たあとのAlGaAs表面のXPS分析のデータを示
す。
【0016】図3(a)に示すように、エッチング直後
のAlGaAs表面には、沸点が高いAlF3 生成物が
生成され、Alよりも高エネルギー(左)側にピークが
ある。
【0017】つぎに図3(b),(c),(d)に示す
ように、弗酸で30秒、塩酸と水の混合液で2分、弗化
アンモニウムで希釈した弗酸で30秒、の3通りの処理
を行なうことによりいずれも左のAlF3 が消失して、
右の75.5eVにAlのピークが現われてきたことが
わかる。
【0018】このことから弗酸を含む水溶液や希塩酸を
用いて選択的にAlF3 が除去できることがわかる。
【実施例】本発明の第1の実施例について、図1(a)
〜(d)を参照して説明する。
【0019】はじめに図1(a)に示すように、MBE
法により半絶縁性GaAs基板1上に、厚さ1μmの高
純度GaAsチャネル層2、Siを2×1018cm-3
ープした厚さ30nmのN型AlGaAsキャリア供給
層3、Siを3×1019cm-3ドープした厚さ50nm
のN+ 型GaAsキャップ層4を順次成長させる。
【0020】つぎに11+ を30keV、1×1013
-2イオン注入して、素子分離を行なう(図示せず)。
【0021】つぎにAuGe/Niからなるオーミック
電極5を形成する。
【0022】つぎに図1(b)に示すように、レジスト
6をマスクとしてCCl2 2 ガスを用いた選択エッチ
ングにより、ゲート予定領域のN+ 型GaAs層4をエ
ッチングしてリセスを形成する。
【0023】つぎに図1(c)に示すように、N型Al
GaAs層3表面に生成したAlF3 8を、15%の弗
酸を含む弗化アンモニウム液を用いて選択的に除去す
る。
【0024】つぎに図1(d)に示すように、Ti/A
lを真空蒸着したのち、リフトオフ法によりゲート電極
7を形成してFETの素子部が完成する。
【0025】本実施例では、選択ドライエッチングによ
ってリセスを形成している。さらにエッチング停止層と
なるAlの弗化物を選択エッチングする。その結果、し
きい値電圧の標準偏差が20mVの均一性の優れた特性
が得られた。またAlの弗化物を完全に除去できたの
で、良好なゲートショットキ特性を得ることができた。
【0026】つぎに本発明の第2の実施例について、図
2(a)〜(d)を参照して説明する。
【0027】はじめに図2(a)に示すように、MBE
法により半絶縁性InP基板9上に、厚さ500nmの
高純度AlInAsバッファ層10、厚さ50nmの高
純度InGaAsチャネル層11、Siを2×1018
-3ドープした厚さ30nmのN型AlInAsキャリ
ア供給層12、Siを3×1019cm-3ドープした厚さ
50nmのN+ 型GaAsキャップ層4を順次成長させ
る。
【0028】つぎに16+ を30keV、1×1013
-2イオン注入して素子分離を行なう(図示せず)。
【0029】つぎにAuGe/Niからなるオーミック
電極8を形成する。
【0030】つぎに図2(b)に示すように、PMMA
系のポジレジストを塗布して、電子線露光を行なうこと
により、FETのゲート予定領域に開口をもつレジスト
パターン6を得る。
【0031】つぎにレジスト6をマスクとして、CCl
2 2 のガスを用いてN+ 型GaAs層4を選択エッチ
ングしてリセスを形成する。
【0032】つぎに図2(c)に示すように、塩酸:水
=1:1の希塩酸で2分間処理して、AlInAs層1
2に生成したAlF3 およびInF3 8aを除去する。
【0033】つぎに図2(d)に示すように、Ti/A
lを真空蒸着し、リフトオフ法によりゲート電極7を形
成することによりFETの素子部が完成する。
【0034】本実施例では、選択ドライエッチングによ
ってリセスを形成している。しかもエッチング停止層と
なるAlおよびInの弗化物を選択エッチングする。そ
の結果、しきい値電圧の標準偏差が20mVの均一性の
優れた特性が得られた。またAlおよびInの弗化物を
完全に除去できたので、良好なゲートショットキ特性を
得ることができた。
【0035】弗酸・弗化アンモニウム混合液や希塩酸を
用いると、弗化物が除去される時間内では、酸に弱いP
MMA系のレジストでも侵されなかった。
【発明の効果】GaAs選択ドライエッチングにより生
成したAlの弗化物やInの弗化物を選択的に除去する
ことができる。その結果、均一性が優れ、良好なショッ
トキ特性のFETを実現することができた。
【図面の簡単な説明】
【図1】本発明の第1の実施例を工程順に示す断面図で
ある。
【図2】本発明の第2の実施例を工程順に示す断面図で
ある。
【図3】GaAsの選択ドライエッチングおよびAlF
3 ,InF3 生成層の選択除去のXPS分析データを示
すグラフである。
【図4】従来技術によるGaAs/AlGaAsヘテロ
接合FETの製造方法を工程順に示す断面図である。
【符号の説明】
1 半絶縁性GaAs基板 2 高純度GaAs層 3 N型AlGaAs層 4 N+ 型GaA層 5 オーミック電極 6 レジスト 7 ゲート電極 8 AlF3 生成層 8a AlF3 ,InF3 生成層 9 半絶縁性InP基板 10 高純度AlInAs層 11 高純度InGaAs層 12 N型AlInAs層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/306 L 7342−4M 29/201 7377−4M

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 AlまたはInを含む半導体層の上にG
    aAs層が積層された半導体装置の製造方法において、
    塩素および弗素を含む混合ガスを用いて前記GaAs層
    を選択エッチングする工程と、該選択エッチングにより
    生成された弗化物を弗酸を含む水溶液を用いて除去する
    工程とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記弗化物を希塩酸を用いて除去する請
    求項1記載の半導体装置の製造方法。
JP21875591A 1991-08-29 1991-08-29 半導体装置の製造方法 Pending JPH0555268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21875591A JPH0555268A (ja) 1991-08-29 1991-08-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21875591A JPH0555268A (ja) 1991-08-29 1991-08-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0555268A true JPH0555268A (ja) 1993-03-05

Family

ID=16724905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21875591A Pending JPH0555268A (ja) 1991-08-29 1991-08-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0555268A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0690506A1 (fr) * 1994-06-29 1996-01-03 Laboratoires D'electronique Philips Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes
JPH09260403A (ja) * 1996-03-25 1997-10-03 Nec Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0690506A1 (fr) * 1994-06-29 1996-01-03 Laboratoires D'electronique Philips Procédé de réalisation d'un dispositif semiconducteur comprenant au moins deux transistors à effet de champ ayant des tensions de pincement différentes
US5654214A (en) * 1994-06-29 1997-08-05 U.S. Philips Corporation Method of manufacturing a semiconductor device having at least two field effect transistors with different pinch-off voltages
JPH09260403A (ja) * 1996-03-25 1997-10-03 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5041393A (en) Fabrication of GaAs integrated circuits
CA1214575A (en) Method of manufacturing gaas semiconductor device
US5118637A (en) Method of fabricating hemt device with selective etching of gallium arsenide antimonide
EP1131849B1 (en) Pseudomorphic high electron mobility transistors
EP0642425A1 (en) Method of fabricating group iii-v compound semiconductor devices using selective etching
US5471073A (en) Field effect transistor and method for producing the field effect transistor
JPH09321063A (ja) 半導体装置およびその製造方法
EP0367411A2 (en) Heterojunction semiconductor devices and methods of making the same
JP2687897B2 (ja) 電界効果型トランジスタ及びその製造方法
JPH0555268A (ja) 半導体装置の製造方法
JP2002110702A (ja) 化合物半導体装置の製造方法
JP2002057142A (ja) 化合物半導体装置の製造方法
EP0394590B1 (en) Field effect transistors and method of making a field effect transistor
DE112021006278T5 (de) Selbstleitender galliumnitridbasierter Transistor mit P-Typ-Gate
JP2787589B2 (ja) 半導体装置
JP3039544B2 (ja) 半導体装置およびその製造方法
JP3211786B2 (ja) 半導体装置の製造方法
JP2668418B2 (ja) 半導体装置
JPH0810701B2 (ja) 接合型電界効果トランジスタの製造方法
JP3534370B2 (ja) 半導体装置の製造方法
JPH05198554A (ja) 半導体装置の作製方法
JPH01117366A (ja) 半導体装置の製造方法
JPS62190772A (ja) 電界効果トランジスタおよびその製造方法
JPH0323642A (ja) 電界効果トランジスタの製造方法
JPS5955072A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000411