JPH0555445A - Ｉｃパツケージ - Google Patents
ＩｃパツケージInfo
- Publication number
- JPH0555445A JPH0555445A JP3237054A JP23705491A JPH0555445A JP H0555445 A JPH0555445 A JP H0555445A JP 3237054 A JP3237054 A JP 3237054A JP 23705491 A JP23705491 A JP 23705491A JP H0555445 A JPH0555445 A JP H0555445A
- Authority
- JP
- Japan
- Prior art keywords
- pins
- printed circuit
- package
- taken out
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/306—Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】小型で、プリント基板への実装時に信号線の短
縮が可能なＩＣパッケージを提供する。 【構成】ＩＣ20において、表面側からピン21が、裏面側
からピン22が取り出されている。また、プリント基板へ
の実装の際の位置合わせ用に表面裏面双方に突起24及び
25が設けられている。 【効果】パッケージの表裏双方の面からピンを取り出し
ているので、パッケージ面積当たりのピン数を大幅に増
やすことができる。また、上下両方のプリント基板に必
要な信号を双方の面のピンから取り出すようにすれば、
プリント基板間の配線の引き回しをすることなしに両方
のプリント基板に信号の供給が行なえる。
縮が可能なＩＣパッケージを提供する。 【構成】ＩＣ20において、表面側からピン21が、裏面側
からピン22が取り出されている。また、プリント基板へ
の実装の際の位置合わせ用に表面裏面双方に突起24及び
25が設けられている。 【効果】パッケージの表裏双方の面からピンを取り出し
ているので、パッケージ面積当たりのピン数を大幅に増
やすことができる。また、上下両方のプリント基板に必
要な信号を双方の面のピンから取り出すようにすれば、
プリント基板間の配線の引き回しをすることなしに両方
のプリント基板に信号の供給が行なえる。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣのパッケージに関
するものである。
するものである。
【０００２】
【従来の技術】図４に、ＩＣ10の従来のパッケージを示
す。11はＩＣ10の入出力ピンであり、片側５本ずつ合計
１０ピンが設けられている。12はＩＣのチップを接着す
るパッドと、該チップからワイヤボンドによって接続さ
れたピン11を有するフレームを封止する樹脂である。Ｉ
Ｃの集積度の増加に伴なって、チップ面積は小さいが入
出力のピン数の多い素子が増えてきている。入出力ピン
数が増えれば、当然パッケージが大きくなるが、システ
ムの小型軽量化の要請からＩＣのパッケージの小型化が
要求されている。そこで、ピン間のピッチの縮小による
小型化や、薄くするためのフラット化等の開発が行なわ
れてきた。
す。11はＩＣ10の入出力ピンであり、片側５本ずつ合計
１０ピンが設けられている。12はＩＣのチップを接着す
るパッドと、該チップからワイヤボンドによって接続さ
れたピン11を有するフレームを封止する樹脂である。Ｉ
Ｃの集積度の増加に伴なって、チップ面積は小さいが入
出力のピン数の多い素子が増えてきている。入出力ピン
数が増えれば、当然パッケージが大きくなるが、システ
ムの小型軽量化の要請からＩＣのパッケージの小型化が
要求されている。そこで、ピン間のピッチの縮小による
小型化や、薄くするためのフラット化等の開発が行なわ
れてきた。
【０００３】
【発明が解決しようとする課題】上述の多ピン化への対
応においては、パッケージの大きさという点での制約が
あるが、それ以外にプリント基板への実装に関してプリ
ント基板の製造能力という制約もある。即ち、プリント
基板上で、製造し得る最小寸法のピン間ピッチがそのま
まＩＣのピン間ピッチとなる場合があるのである。一
方、各種ＩＣが実装されたプリント基板を複数個用い
て、システムを構成するような場合、通常、プリント基
板間の配線はマザーボードを介して接続されているた
め、各信号の伝搬経路が長くなる。これにより生じる遅
延のため、回路全体としての動作速度が制限されてしま
うという問題もあった。本発明は、このような問題を解
決し、小型で、実装時に信号線の短縮が可能なＩＣパッ
ケージを提供することを目的とする。
応においては、パッケージの大きさという点での制約が
あるが、それ以外にプリント基板への実装に関してプリ
ント基板の製造能力という制約もある。即ち、プリント
基板上で、製造し得る最小寸法のピン間ピッチがそのま
まＩＣのピン間ピッチとなる場合があるのである。一
方、各種ＩＣが実装されたプリント基板を複数個用い
て、システムを構成するような場合、通常、プリント基
板間の配線はマザーボードを介して接続されているた
め、各信号の伝搬経路が長くなる。これにより生じる遅
延のため、回路全体としての動作速度が制限されてしま
うという問題もあった。本発明は、このような問題を解
決し、小型で、実装時に信号線の短縮が可能なＩＣパッ
ケージを提供することを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＩＣパッケージは、一端がＩＣチップに接
続された複数のピンを、パッケージの表面側と裏面側に
分けて取り出すようにしており、例えば、前記ピンは表
面と裏面に交互に取り出している。
め、本発明のＩＣパッケージは、一端がＩＣチップに接
続された複数のピンを、パッケージの表面側と裏面側に
分けて取り出すようにしており、例えば、前記ピンは表
面と裏面に交互に取り出している。
【０００５】
【作用】このようにすると、表面及び裏面の双方からピ
ンを取り出しているので、プリント基板製造上の制約に
よるピン数に比べパッケージ面積当たりのピン数を大幅
に増やすことができる。また、表裏面のピンに同じ信号
を入出力するようにすれば、ＩＣを実装したとき、実装
された双方のプリント基板で共通に使用する信号線をマ
ザーボードを介さず供給できるため、信号線の信号経路
の短縮化が図れる。
ンを取り出しているので、プリント基板製造上の制約に
よるピン数に比べパッケージ面積当たりのピン数を大幅
に増やすことができる。また、表裏面のピンに同じ信号
を入出力するようにすれば、ＩＣを実装したとき、実装
された双方のプリント基板で共通に使用する信号線をマ
ザーボードを介さず供給できるため、信号線の信号経路
の短縮化が図れる。
【０００６】
【実施例】以下、本発明の実施例を図面を参照しつつ、
説明する。図１に、本発明のＩＣパッケージのＩＣ20を
示す。同図において、21は表面側ピン、22は裏面側ピン
でそれぞれ１０本ずつあり、計２０本の入出力ピンが取
り出されている。23は図４と同様の樹脂である。24及び
25はプリント基板実装時の位置合わせ用突起である。図
４と比べ、パッケージ面積及び同一方向のピンのピッチ
は同じであるが、ピンが表裏面の双方に取り出されてい
るため、ピン数が２倍になっている。
説明する。図１に、本発明のＩＣパッケージのＩＣ20を
示す。同図において、21は表面側ピン、22は裏面側ピン
でそれぞれ１０本ずつあり、計２０本の入出力ピンが取
り出されている。23は図４と同様の樹脂である。24及び
25はプリント基板実装時の位置合わせ用突起である。図
４と比べ、パッケージ面積及び同一方向のピンのピッチ
は同じであるが、ピンが表裏面の双方に取り出されてい
るため、ピン数が２倍になっている。
【０００７】図２に、図１のＩＣ20の組立工程を示す。
即ち、ＩＣチップのリードフレームへのボンディング
と、ＩＣチップのパッドとピンとの接続である。リード
フレームは、ダイパッド26と所定数のピン21、22から成
っている。ダイパッド26上にＩＣチップ27をボンディン
グした後、ＩＣチップ27のパッド28とピン22をＡｕ等の
ワイヤ29で接続して、樹脂（不図示）で封止する。その
後、ピンを表面側と裏面側に交互に取り出すために、曲
げるようにしている。
即ち、ＩＣチップのリードフレームへのボンディング
と、ＩＣチップのパッドとピンとの接続である。リード
フレームは、ダイパッド26と所定数のピン21、22から成
っている。ダイパッド26上にＩＣチップ27をボンディン
グした後、ＩＣチップ27のパッド28とピン22をＡｕ等の
ワイヤ29で接続して、樹脂（不図示）で封止する。その
後、ピンを表面側と裏面側に交互に取り出すために、曲
げるようにしている。
【０００８】上述のようなピンの取り出しを行なうこと
で、多ピンのＩＣであっても、パッケージの小型化が可
能になるが、表裏双方の面に同じ信号のピンを設けるこ
とで、ＩＣのプリント基板への実装の際にも、小型軽量
化が図れるようになる。表裏両面からピンの取り出しを
行なっているＩＣ30及び31を上面プリント基板32と下面
プリント基板33に実装する場合について、図３に示す。
ＩＣ30及び31のプリント基板32、33への実装は、前記位
置合わせ用突起（同図では不図示）を用いて行なわれ
る。ＩＣ30及び31は、矢印で示すように上面プリント基
板32と下面プリント基板33に形成された穴にそれぞれの
ピンを挿入し、ハンダなどで固定して実装される。ここ
で、４本のバスラインBLが上面プリント基板32と下面プ
リント基板33の両方で使用されるとする。ＩＣ30の表面
側に取り出されたピン34とこれに並ぶ計４本のピンが４
ビット分のバスラインBLで、同様に、ＩＣ30の裏面側に
取り出されたピン35とこれに並ぶ計４本のピンにも、４
ビット分の同じバスラインBLを割り当てる。このように
すると、ＩＣ30の実装によって、バスラインBLは上面プ
リント基板32と下面プリント基板33の双方に供給される
ことになり、プリント基板32と33間でのBLの配線は考慮
しなくてよくなり、バスラインBLを長い距離引き回す必
要がなくなる。
で、多ピンのＩＣであっても、パッケージの小型化が可
能になるが、表裏双方の面に同じ信号のピンを設けるこ
とで、ＩＣのプリント基板への実装の際にも、小型軽量
化が図れるようになる。表裏両面からピンの取り出しを
行なっているＩＣ30及び31を上面プリント基板32と下面
プリント基板33に実装する場合について、図３に示す。
ＩＣ30及び31のプリント基板32、33への実装は、前記位
置合わせ用突起（同図では不図示）を用いて行なわれ
る。ＩＣ30及び31は、矢印で示すように上面プリント基
板32と下面プリント基板33に形成された穴にそれぞれの
ピンを挿入し、ハンダなどで固定して実装される。ここ
で、４本のバスラインBLが上面プリント基板32と下面プ
リント基板33の両方で使用されるとする。ＩＣ30の表面
側に取り出されたピン34とこれに並ぶ計４本のピンが４
ビット分のバスラインBLで、同様に、ＩＣ30の裏面側に
取り出されたピン35とこれに並ぶ計４本のピンにも、４
ビット分の同じバスラインBLを割り当てる。このように
すると、ＩＣ30の実装によって、バスラインBLは上面プ
リント基板32と下面プリント基板33の双方に供給される
ことになり、プリント基板32と33間でのBLの配線は考慮
しなくてよくなり、バスラインBLを長い距離引き回す必
要がなくなる。
【０００９】
【発明の効果】以上説明したように、本発明によれば、
ＩＣパッケージの表面及び裏面双方からピンを取り出し
ているので、パッケージ面積当たりのピン数を従来に比
べ２倍にすることができ、高密度の実装が可能となる。
また、表裏双方の面から同じ信号を取り出すようにすれ
ば、プリント基板間で信号の引き回しとすることなく上
下のプリント基板に信号の供給ができ、信号線の短縮化
を実現することができるので、システムとしての高速動
作が可能となる。さらに、多ピン化により、ＩＣ自体の
放熱効率がよくなり、信頼性が向上するという長所もあ
る。
ＩＣパッケージの表面及び裏面双方からピンを取り出し
ているので、パッケージ面積当たりのピン数を従来に比
べ２倍にすることができ、高密度の実装が可能となる。
また、表裏双方の面から同じ信号を取り出すようにすれ
ば、プリント基板間で信号の引き回しとすることなく上
下のプリント基板に信号の供給ができ、信号線の短縮化
を実現することができるので、システムとしての高速動
作が可能となる。さらに、多ピン化により、ＩＣ自体の
放熱効率がよくなり、信頼性が向上するという長所もあ
る。
【図１】 本発明を実施したＩＣパッケージを示す図。
【図２】 ＩＣの組立工程を示す図。
【図３】 本発明を実施したＩＣのプリント基板への実
装の状態を示す図。
装の状態を示す図。
【図４】 従来のＩＣパッケージを示す図。
10 ＩＣ 11 ピン 12 樹脂 20 ＩＣ 21 ピン 22 ピン 23 樹脂 24 位置合わせ用突起 25 位置合わせ用突起 26 ダイパッド 27 ＩＣチップ 28 ＩＣチップ上のパッド 29 ワイヤ 30 ＩＣ 31 ＩＣ 32 上面プリント基板 33 下面プリント基板 34 ピン 35 ピン BL バスライン
Claims (2)
- 【請求項１】 ＩＣのパッケージであって、一端がＩＣ
チップに接続された複数のピンを、パッケージの表面側
と裏面側に分けて取り出したことを特徴とするＩＣパッ
ケージ。 - 【請求項２】 前記ピンは、表面と裏面に交互に取り出
していることを特徴とする請求項１に記載のＩＣパッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237054A JPH0555445A (ja) | 1991-08-22 | 1991-08-22 | Ｉｃパツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237054A JPH0555445A (ja) | 1991-08-22 | 1991-08-22 | Ｉｃパツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555445A true JPH0555445A (ja) | 1993-03-05 |
Family
ID=17009734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3237054A Pending JPH0555445A (ja) | 1991-08-22 | 1991-08-22 | Ｉｃパツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12466732B2 (en) | 2020-04-17 | 2025-11-11 | Tokuyama Corporation | Method for producing halogen oxyacid solution |
-
1991
- 1991-08-22 JP JP3237054A patent/JPH0555445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12466732B2 (en) | 2020-04-17 | 2025-11-11 | Tokuyama Corporation | Method for producing halogen oxyacid solution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0638931B1 (en) | Multi-chip module | |
| CN100433324C (zh) | 具有小型、薄型化封装的叠层大规模集成电路半导体器件 | |
| EP0782191A2 (en) | Multi-level stacked integrated-circuit-chip assembly | |
| JPH0679990A (ja) | Ｉｃメモリカード | |
| JP2568748B2 (ja) | 半導体装置 | |
| US6034425A (en) | Flat multiple-chip module micro ball grid array packaging | |
| JPH11168150A (ja) | 半導体集積回路装置 | |
| US6215192B1 (en) | Integrated circuit package and integrated circuit package control system | |
| JPH0555445A (ja) | Ｉｃパツケージ | |
| KR19990069509A (ko) | 적층형 메모리모듈 디바이스 및 그것을 이용한 메모리모듈 제조방법 | |
| US6137174A (en) | Hybrid ASIC/memory module package | |
| JPH11186492A (ja) | 半導体パッケージ及び半導体パッケージの実装構造 | |
| KR200295665Y1 (ko) | 적층형반도체패키지 | |
| JP3166722B2 (ja) | 積層型半導体装置のスタック構造 | |
| JPH06177321A (ja) | マルチチップモジュール | |
| JP3166721B2 (ja) | 積層型半導体装置のスタック構造 | |
| JP2001085604A (ja) | 半導体装置 | |
| JPS60200559A (ja) | メモリモジュール | |
| JPS58184735A (ja) | 集積回路チツプ | |
| JPH04343257A (ja) | 半導体集積回路のパッケージ | |
| JPH1012660A (ja) | 表面実装用集積回路 | |
| TW501258B (en) | Semiconductor package piece for shortening length of wire bonding | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH098220A (ja) | マルチチップ半導体装置 | |
| JPH062692U (ja) | Ｉｃチップと回路基板との接続構造 |