JPH0555491A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】動作オフセットがなく、高い安定性と動作上優
れた対象性を有するセンスアンプを備えた半導体装置を
提供すること。 【構成】基板面に垂直な軸から傾いて行なわれるイオン
打ち込みにより不純物領域が形成され、少なくともデー
タ線対が接続される一組のトランジスタ対を含むセンス
アンプを有する半導体装置において、少なくとも、前記
データ線対が接続される一組のトランジスタ対に生ずる
前記イオン打ち込みに起因する寄生抵抗が回路的に同種
の電極に生ずるよう、前記トランジスタ対が配置される
ことを特徴とする。 【効果】センスアンプの入力トランジスタに生ずるオフ
セット領域に起因する寄生抵抗が回路的に対象となり、
動作上の非対象性が生ずるこのない高い安定性と対象性
を有するセンスアンプを備えた半導体装置を実現でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置、特にセン
スアンプの配置方法に関するものである。

【０００２】

【従来の技術】一般に、例えば１００の結晶方位を持つ
シリコン基板にイオン打ち込み法を用いて不純物領域を
形成する場合、トンネリング効果による不具合を抑える
ためシリコン基板に垂直とならない、例えば７゜前後角
度オフセットをつけた状態でイオン打ち込みを行なう。
図４はチャネル方向が前述の角度オフセットの生ずる方
向と平行となるよう配置されたＭＯＳトランジスタの断
面構造を示す図である。この図４のトランジスタはＬＤ
Ｄ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｒａｉｎ）構造を
持つＮチャネルトラインジスタであり、Ｎ型不純物濃度
の薄い領域８、９をたとえばポリシリコンより成るゲー
ト電極１をマスクにしてイオン打ち込みした後、サイド
ウォール２、３を形成しＮ型高濃度不純物領域１０、１
１を打ち込むことにより形成する。ここでＭＯＳトラン
ジスタのソース電極もしくはドレイン電極は不純物領域
１０もしくは１１より各々取り出される。これらのイオ
ン打ち込みはシリコン基板に対して垂直に行われないた
め薄い不純物領域８はゲート電極１の左端より高濃度不
純物領域１０側にずれ、チャネル左端にはゲート電極と
Ｎ型不純物領域がオーバーラップしないオフセット領域
１２が生ずる。図４に示されるＮチャネルトランジスタ
の高濃度不純物領域１０をソース電極としたときの等価
回路は図５のようになる。図５に示されるように、オフ
セット領域１２は等価的に寄生抵抗となり、理想トラン
ジスタのソース端子Ｓ２と高濃度不純物領域１０より取
り出されたソース電極ＳＴ２との間に縦列接続される構
成になる。

【０００３】図３は従来の半導体装置のセンスアンプの
レイアウト図であり、特に、カレントミラー型センスア
ンプの一例である。図３はフィールド層、ポリシリコン
層、コンタクト層と金属配線層のみが記されており、ト
ランジスタＴ１、Ｔ２はセンスアンプの能動負荷となる
Ｐチャネルトランジスタ、トランジスタＴ３、Ｔ４は相
補の入力信号ＶＩＮ、ＶＩＮＢがそれぞれ接続されるＮ
チャネルトランジスタ、トランジスタＴ５は信号ＣＬＫ
によるセンスアンプ活性化制御するためのＮチャネルト
ランジスタである。ここで、イオン打ち込みは図３の矢
印ＩＤで示される方向から傾いて行われる。

【０００４】図６は図３に示されるセンスアンプの等価
回路であり、拡散抵抗、コンタクト抵抗、ポリシリコン
抵抗、金属配線抵抗等の寄生抵抗は省略されている。図
３のセンスアンプレイアウトではトランジスタＴ３、Ｔ
４のチャネル方向が同じく図３中矢印で示されるイオン
打ち込み方向ＩＤと平行であり、トランジスタＴ３のソ
ース端、及びトランジスタＴ４のドレイン端に前述のオ
フセット領域に起因する寄生抵抗ＲＬ３、ＲＬ４がそれ
ぞれ接続されることになる。

【０００５】図６のセンスアンプ等価回路において、入
力端子ＶＩＮ、ＶＩＮＢには例えばメモリセルからの微
少振幅信号が出力されるビットライン対が接続され、そ
の電位は電源電圧の半分程度、その振幅は百ミリボルト
から数百ミリボルト程度である。ここで、ＶＩＮには正
論理の信号が、ＶＩＮＢにはＶＩＮと相補論理となる信
号が接続される。また、信号ＣＬＫがＨｉｇｈとなりセ
ンスアンプが活性化された状態では、ＶＩＮ、ＶＩＮＢ
がそれぞれ接続されるトランジスタＴ３、Ｔ４は双方導
通状態になるが、ＶＩＮ、ＶＩＮＢの電位に応じてオン
抵抗に差が生ずるためセンスアンプ出力ＶＯＵＴにはＶ
ＩＮ、ＶＩＮＢの電位に応じ増幅された信号が出力され
る。

【０００６】

【発明が解決しようとする課題】従来の半導体装置は上
記のように構成されているため、以下のような課題があ
る。

【０００７】仮に一方の入力ＶＩＮに論理的にＨｉｇｈ
レベルが、他方の入力ＶＩＮＢに論理的にＬｏｗレベル
が入力された場合、電源線からトランジスタＴ１、Ｔ３
を介してトランジスタＴ５のドレイン端子Ｄ５に電流が
流れ込み、寄生抵抗ＲＬ３には電圧降下が生ずる。トラ
ンジスタＴ３の能力を決定するゲート・ソース間電圧は
入力ＶＩＮとトランジスタＴ５のドレイン端子Ｄ５間電
圧ではなく、実効的には入力ＶＩＮとソース端子Ｓ３間
電圧となるため、寄生抵抗ＲＬ３に生ずる電圧降下分だ
け減少し、これに従ってトランジスタＴ３の能力が減少
し、オン抵抗が高くなる。よってセンスアンプの能動負
荷であるＰチャネルトランジスタＴ２のゲート端子Ｇ２
の電位が上昇し、その能力は減少する。一方、トランジ
スタＴ４のソース端子側には寄生抵抗が生じないため実
効的ゲート・ソース間電圧は入力ＶＩＮＢとトランジス
タＴ５のドレイン端子Ｄ５間電圧となり、寄生抵抗によ
る能力の減少はない。従って、本来高電圧電位を欲する
出力ＶＯＵＴの電位は上記のトランジスタＴ２、Ｔ４の
動作のうち特にＰチャネルトランジスタＴ２の能力の減
少により、電位の降下が発生する。

【０００８】また、一方の入力ＶＩＮに論理的にＬｏｗ
レベルが、他方の入力ＶＩＮＢに論理的にｈｉｇｈレベ
ルが入力された場合、前述の場合と同様に電源線からト
ランジスタＴ１、Ｔ３を介してトランジスタＴ５のドレ
イン端子Ｄ５に電流が流れ込み寄生抵抗ＲＬ３には電圧
降下が生ずるため、トランジスタＴ３のオン抵抗が高く
なり、従ってＰチャネルトランジスタＴ２の能力も減少
する。一方、トランジスタＴ４のソース端子側には寄生
抵抗が生じないため、能力の減少はない。従って、本来
低電圧電位を欲する出力ＶＯＵＴの電位は上記のトラン
ジスタＴ２、Ｔ４の動作により、さらに低電位となる。

【０００９】以上のように、いかなる論理状態の信号が
入力された場合でも、センスアンプ出力ＶＯＵＴには低
電圧側にずれた、すなわちオフセットを持つ信号が出力
されるため、論理レベルＨｉｇｈの信号が入力された場
合増幅度が減少、論理レベルＬｏｗの信号が入力された
場合増幅度が増加し、総合的にはセンスアンプの増幅度
は減少することになる。また前述の出力オフセットによ
り、ＶＩＮ、ＶＩＮＢにほとんど電位差がない状態、た
とえはメモリ回路でメモリセルからの情報が出力され始
める等の状態でも、出力ＶＯＵＴには論理的にＬｏｗレ
ベルの信号が出力されていることになるため、センスア
ンプの増幅スピードが遅くなる、もしくは増幅動作初期
の誤動作を招く危険性がある。

【００１０】代表的な従来のセンスアンプ設計例では、
寄生抵抗ＲＬ３は約４００オーム、この抵抗に流れる電
流は約５００マイクロアンペアであったため、寄生抵抗
ＲＬ３で発生する電圧降下は約２００ミリボルトとな
り、従ってセンスアンプ入力信号に２００ミリボルト以
上の信号振幅がないと正常動作を開始しないという重大
な問題を有していた。

【００１１】本発明はかかる課題を解決するためになさ
れたものであり、動作オフセットがなく、高い安定性と
動作上優れた対象性を有するセンスアンプを備えた半導
体装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の半導体装置は、
基板面に垂直な軸から傾いて行なわれるイオン打ち込み
により不純物領域が形成され、少なくともデータ線対が
接続される一組のトランジスタ対を含むセンスアンプを
有する半導体装置において、少なくとも、前記データ線
対が接続される一組のトランジスタ対に生ずる前記イオ
ン打ち込みに起因する寄生抵抗が回路的に同種の電極に
生ずるよう、前記トランジスタ対が配置されることを特
徴とする半導体装置である。

【００１３】

【作用】本発明の半導体装置では、イオン打ち込み角度
に起因するセンスアンプ内の寄生抵抗が回路的に対象と
なり、動作も対象となる。

【００１４】

【実施例】図１は本発明にかかる実施例の一例を示すセ
ンスアンプのレイアウト図であり、カレントミラー型セ
ンスアンプのレイアウト図の一例である。図１はフィー
ルド層、ポリシリコン層、コンタクト層と金属配線層の
みが記されており、トランジスタＴ１、Ｔ２はセンスア
ンプの能動負荷となるＰチャネルトランジスタ、トラン
ジスタＴ３、Ｔ４は相補の入力信号ＶＩＮ、ＶＩＮＢが
それぞれ接続されるＮチャネルトランジスタ、トランジ
スタＴ５は信号ＣＬＫによるセンスアンプ活性化制御す
るためのスイッチとなるＮチャネルトランジスタであ
る。ここで、イオン打ち込みは図１の矢印ＩＤで示され
る方向から傾いて行われる。

【００１５】図２は図１に示されるセンスアンプの等価
回路であり、拡散抵抗、コンタクト抵抗、ポリシリコン
抵抗、金属配線抵抗等の寄生抵抗は省略されている。図
１のセンスアンプレイアウトでは、イオン打ち込み方向
ＩＤに対し、トランジスタＴ３はドレイン側にオフセッ
ト領域に起因する寄生抵抗ＲＬ１が生ずるよう、トラン
ジスタＴ４も同様にドレイン側に寄生抵抗ＲＬ２が生ず
るよう配置されている。

【００１６】図２のセンスアンプ等価回路は、Ｎチャネ
ルトランジスタＴ３、Ｔ４の両ドレイン側に寄生抵抗Ｒ
Ｌ１、ＲＬ２が接続される構造であり、回路的な対象性
を実現している。また、ＮチャネルトランジスタＴ３、
Ｔ４双方のソース端には寄生抵抗が接続されないため、
いかなる論理状態の信号が入力されても各トランジスタ
の実行的ゲート・ソース間電圧であるＶＩＮ・Ｓ３間及
びＶＩＮＢ・Ｓ４間の電位差が減少することはなく、論
理状態による増幅度の変化も生じない。従って、従来装
置で問題となった増幅度の低下による増幅スピードが遅
延が生ずることはなく、また増幅動作初期の誤動作を招
くこともない。

【００１７】尚、図１の実施例では入力トランジスタＴ
３、Ｔ４の両ドレイン側に寄生抵抗が生ずるよう配置し
ていたが、両ソース側に生ずるよう配置しても回路的な
対象性は失われない。また、図１の実施例では入力トラ
ンジスタＴ３、Ｔ４の他、能動負荷のＰチャネルトラン
ジスタＴ１、Ｔ２、及びスイッチトランジスタＴ５すべ
てのトランジスタをイオン打ち込み角度の影響がないよ
うに配置していたが、スイッチトランジスタＴ５のチャ
ネル方向がイオン打ち込み方向ＩＤと平行となるよう配
置してもセンスアンプの動作上の対象性は損なわれるこ
とはなく、またＰチャネルトランジスタＴ１、Ｔ２のチ
ャネル方向をイオン打ち込み方向ＩＤと平行となるよう
配置しても回路動作に与える影響は入力トランジスタＴ
３、Ｔ４ほど重大ではない。

【００１８】

【発明の効果】以上に述べたように本発明では、センス
アンプの入力トランジスタに生ずるイオン打ち込み時の
オフセット領域に起因する寄生抵抗が回路的に対象とな
るので、優れた安定性と対象性を有するセンスアンプを
備えた半導体装置を実現できる。

【図面の簡単な説明】

【図１】本発明のセンスアンプのレイアウト図。

【図２】本発明のセンスアンプの等価回路図。

【図３】従来のセンスアンプのレイアウト図。

【図４】ＬＤＤトランジスタの断面構造図。

【図５】ＬＤＤトランジスタの等価回路図。

【図６】従来のセンスアンプの等価回路図。

【符号の説明】

Ｔ１、Ｔ２・・・センスアンプ能動負荷Ｐチャネルトラ
ンジスタ Ｔ３、Ｔ４・・・センスアンプ入力Ｎチャネルトランジ
スタ Ｔ５・・・センスアンプ活性化制御Ｎチャネルトランジ
スタ ＶＩＮ、ＶＩＮＢ・・・センスアンプ入力信号 ＶＯＵＴ・・・センスアンプ出力信号 ＣＬＫ・・・センスアンプ活性化制御信号 ＩＤ・・・イオン打ち込み方向 ＲＬＤＤ、ＲＬ１、ＲＬ２、ＲＬ３、ＲＬ４・・・寄生
抵抗 １・・・ゲート電極 ２、３・・・サイドウォール ４、５、８、９・・・薄いＮ型不純物領域 ６、７、１０、１１・・・濃いＮ型不純物領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】基板面に垂直な軸から傾いて行なわれるイ
   オン打ち込みにより不純物領域が形成され、少なくとも
   データ線対が接続される一組のトランジスタ対を含むセ
   ンスアンプを有する半導体装置において、 少なくとも、前記データ線対が接続される一組のトラン
   ジスタ対に生ずる前記イオン打ち込みに起因する寄生抵
   抗が回路的に同種の電極に生ずるよう、前記トランジス
   タ対が配置されることを特徴とする半導体装置。