JPH0555696A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0555696A JPH0555696A JP21769291A JP21769291A JPH0555696A JP H0555696 A JPH0555696 A JP H0555696A JP 21769291 A JP21769291 A JP 21769291A JP 21769291 A JP21769291 A JP 21769291A JP H0555696 A JPH0555696 A JP H0555696A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- buried
- substrate
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 埋込み型ストライプ構造の半導体レーザの製
造方法に関し，電流を阻止する埋込み層を厚くメサに近
接して形成し，リーク電流の低減を目的とする。 【構成】 半導体基板１上に第１導電型の第一クラッド
層２，活性層３及び第２導電型の第二クラッド層４を順
次堆積し，ストライプ状のマスク５を用いたエッチング
により第二クラッド層２の途中の深さ迄除去してストラ
イプ状のメサ６を形成する工程と，第２導電型の第一埋
込み層８をメサ６を覆い基板１上に堆積する工程と，次
いで，第一埋込み層８をメルトバックしてメサの頂上７
に第二クラッド層４を表出する工程と，第１導電型の第
二埋込み層９をメサの頂上７及び第一埋込み層８を覆い
該基板１上に堆積する工程と，第二埋込み層９をメルト
バックしてメサの頂上７に第二クラッド層４を表出する
工程と，第２導電型の第三クラッド層１０を基板１上に
堆積する工程とを有して構成する。
造方法に関し，電流を阻止する埋込み層を厚くメサに近
接して形成し，リーク電流の低減を目的とする。 【構成】 半導体基板１上に第１導電型の第一クラッド
層２，活性層３及び第２導電型の第二クラッド層４を順
次堆積し，ストライプ状のマスク５を用いたエッチング
により第二クラッド層２の途中の深さ迄除去してストラ
イプ状のメサ６を形成する工程と，第２導電型の第一埋
込み層８をメサ６を覆い基板１上に堆積する工程と，次
いで，第一埋込み層８をメルトバックしてメサの頂上７
に第二クラッド層４を表出する工程と，第１導電型の第
二埋込み層９をメサの頂上７及び第一埋込み層８を覆い
該基板１上に堆積する工程と，第二埋込み層９をメルト
バックしてメサの頂上７に第二クラッド層４を表出する
工程と，第２導電型の第三クラッド層１０を基板１上に
堆積する工程とを有して構成する。
Description
【０００１】
【産業上の利用分野】本発明はリーク電流が少なく閾電
流の低い埋込み型ストライプ構造を有する半導体レーザ
の製造方法に関する。
流の低い埋込み型ストライプ構造を有する半導体レーザ
の製造方法に関する。
【０００２】大規模，高速な光通信システム，情報機器
の発達に伴い，その光源に用いられる半導体レーザに対
して高い発光強度と高速の変調特性とが要求されてい
る。このため，リーク電流を少なくして閾電流を低減す
ることにより，半導体レーザの変換効率を高めることが
必要である。
の発達に伴い，その光源に用いられる半導体レーザに対
して高い発光強度と高速の変調特性とが要求されてい
る。このため，リーク電流を少なくして閾電流を低減す
ることにより，半導体レーザの変換効率を高めることが
必要である。
【０００３】
【従来の技術】埋込み型ストライプ構造を有する半導体
レーザの従来の製造方法を説明する。図３は従来の実施
例工程図であり，半導体レーザのストライプに垂直な断
面を表している。
レーザの従来の製造方法を説明する。図３は従来の実施
例工程図であり，半導体レーザのストライプに垂直な断
面を表している。
【０００４】先ず，ｎ型ＩｎＰからなる半導体基板１上
に，ｎ型ＩｎＰからなる第一クラッド層２，ＩｎＧａＡ
ｓＰからなる活性層３，及びｐ型ＩｎＰからなる第二ク
ラッド層を液相エピタキシャル成長法（以下ＬＰＥ法と
いう。）により順次成長する。
に，ｎ型ＩｎＰからなる第一クラッド層２，ＩｎＧａＡ
ｓＰからなる活性層３，及びｐ型ＩｎＰからなる第二ク
ラッド層を液相エピタキシャル成長法（以下ＬＰＥ法と
いう。）により順次成長する。
【０００５】次いで，図３（ａ）を参照して，メサ頂上
７にストライプ状の酸化膜（ＳｉＯ 2 膜）を設け，これ
をマスクとする臭素系のエッチャントを用いて第一埋込
み層の途中の深さまでメサエッチングして，ストライプ
状のメサ６を形成する。
７にストライプ状の酸化膜（ＳｉＯ 2 膜）を設け，これ
をマスクとする臭素系のエッチャントを用いて第一埋込
み層の途中の深さまでメサエッチングして，ストライプ
状のメサ６を形成する。
【０００６】次いで，酸化膜を除去し，ＬＰＥ法によ
り，ｐ型ＩｎＰからなる第一埋込み層８をメサ６を埋め
込み堆積した後，ｎ型ＩｎＰからなる第二埋込み層９を
メサ頂上７には堆積させずにメサ６を埋め込み堆積す
る。
り，ｐ型ＩｎＰからなる第一埋込み層８をメサ６を埋め
込み堆積した後，ｎ型ＩｎＰからなる第二埋込み層９を
メサ頂上７には堆積させずにメサ６を埋め込み堆積す
る。
【０００７】次いで，ｐ型ＩｎＰからなる第三埋込み層
１２をメサ６側面を埋込み堆積した後，図３（ｂ）を参
照して，ｐ型ＩｎＰからなる第三クラッド層１０及びコ
ンタクト層１１をＬＰＥ法を用いて堆積する。
１２をメサ６側面を埋込み堆積した後，図３（ｂ）を参
照して，ｐ型ＩｎＰからなる第三クラッド層１０及びコ
ンタクト層１１をＬＰＥ法を用いて堆積する。
【０００８】その後電極を設け共振器を形成して半導体
レーザを完成する。本実施例の製造方法においては，第
二埋込み層９がメサ頂上７上に堆積することを防止しな
ければならない。
レーザを完成する。本実施例の製造方法においては，第
二埋込み層９がメサ頂上７上に堆積することを防止しな
ければならない。
【０００９】このため，第二埋込み層９をＬＰＥ法で堆
積する際，溶液の過冷却度を小さくする必要がある。し
かし，これでは第二埋込み層９を厚く成長することがで
きず，メサ６以外の平坦な領域において電流を阻止する
ための第二埋込み層９を十分に厚く堆積することができ
ないのである。
積する際，溶液の過冷却度を小さくする必要がある。し
かし，これでは第二埋込み層９を厚く成長することがで
きず，メサ６以外の平坦な領域において電流を阻止する
ための第二埋込み層９を十分に厚く堆積することができ
ないのである。
【００１０】その結果，第二埋込み層９をベースとし第
一及び第三埋込み層８，１２からなるｐｎｐトランジス
タの電流利得が大きくなり，メサ６に較べて広い面積を
有するメサ以外の平坦な領域に大きなリーク電流が流れ
る。
一及び第三埋込み層８，１２からなるｐｎｐトランジス
タの電流利得が大きくなり，メサ６に較べて広い面積を
有するメサ以外の平坦な領域に大きなリーク電流が流れ
る。
【００１１】上述した，第二埋込み層９を厚く堆積でき
ないためにリーク電流が大きくなるという不都合を回避
するために，メルトバックを利用する以下の方法が考案
された。
ないためにリーク電流が大きくなるという不都合を回避
するために，メルトバックを利用する以下の方法が考案
された。
【００１２】図４は従来の他の実施例工程図であり，半
導体レーザのストライプに垂直な断面を表している。先
ず，図４（ａ）を参照して，従来の実施例と同様にし
て，半導体基板１上に第一クラッド層２，活性層３，第
二クラッド層４からなるストライプ状のメサ６を酸化膜
のマスク５を用いたメサエッチングにより形成する。
導体レーザのストライプに垂直な断面を表している。先
ず，図４（ａ）を参照して，従来の実施例と同様にし
て，半導体基板１上に第一クラッド層２，活性層３，第
二クラッド層４からなるストライプ状のメサ６を酸化膜
のマスク５を用いたメサエッチングにより形成する。
【００１３】次いで，図４（ｂ）を参照して，第一埋込
み層８を堆積したのち，第二埋込み層９をメサ頂上７を
覆い，かつ厚く堆積する。次いで，図４（ｃ）を参照し
て，第二埋込み層９を，メサ頂上７上に堆積した第二埋
込み層が除去されるまでメルトバックする。
み層８を堆積したのち，第二埋込み層９をメサ頂上７を
覆い，かつ厚く堆積する。次いで，図４（ｃ）を参照し
て，第二埋込み層９を，メサ頂上７上に堆積した第二埋
込み層が除去されるまでメルトバックする。
【００１４】次いで，図４（ｄ）を参照して，第三クラ
ッド層１０及びコンタクト層１１を堆積して半導体レー
ザの埋込み構造を完成する。図１は本発明の原理説明図
であり，図１（ａ）は従来の他の実施例におけるメサの
コーナ部詳細を表す断面図である。
ッド層１０及びコンタクト層１１を堆積して半導体レー
ザの埋込み構造を完成する。図１は本発明の原理説明図
であり，図１（ａ）は従来の他の実施例におけるメサの
コーナ部詳細を表す断面図である。
【００１５】上述の従来の他の実施例では，メサ頂上７
上に堆積した第二埋込み層が除去されるまで第二埋込み
層９をメルトバックする必要がある。このとき，図１
（ａ）を参照して，メサ頂上７の表面及び第一埋込み層
８の一部が同時にエッチングされた形状でエッチングの
表出面１３が形成される。
上に堆積した第二埋込み層が除去されるまで第二埋込み
層９をメルトバックする必要がある。このとき，図１
（ａ）を参照して，メサ頂上７の表面及び第一埋込み層
８の一部が同時にエッチングされた形状でエッチングの
表出面１３が形成される。
【００１６】従って，メサ６と第二埋込み層との距離
は，メサ頂上７のコーナ近くのメサ壁面１４に堆積した
第一埋込み層８の厚さで決定される。しかし，従来の方
法では，第一埋込み層８はメサ頂上には堆積させず，他
の部分には十分な厚さに堆積することが望ましい。
は，メサ頂上７のコーナ近くのメサ壁面１４に堆積した
第一埋込み層８の厚さで決定される。しかし，従来の方
法では，第一埋込み層８はメサ頂上には堆積させず，他
の部分には十分な厚さに堆積することが望ましい。
【００１７】これを実現するために，過冷却度の小さい
溶液からの液相エピタキシャル成長が用いられる。この
結果，第一埋込み層８のメサ頂上７への成長は極めて遅
く，第一埋込み層８はメサ頂上７と略同一の高さでメサ
壁面１４の方向に成長するのである。
溶液からの液相エピタキシャル成長が用いられる。この
結果，第一埋込み層８のメサ頂上７への成長は極めて遅
く，第一埋込み層８はメサ頂上７と略同一の高さでメサ
壁面１４の方向に成長するのである。
【００１８】従って，従来の方法では，第一埋込み層８
の厚さをメサ以外の平坦な領域上での厚さと無関係にメ
サ側壁上でのみ薄くすることはできない。このため，メ
サ側壁上で第一埋込み層８の厚さを薄くすることができ
ず，図４（ａ）に示すメサ６と第二埋込み層との間隙を
狭くすることができないのである。
の厚さをメサ以外の平坦な領域上での厚さと無関係にメ
サ側壁上でのみ薄くすることはできない。このため，メ
サ側壁上で第一埋込み層８の厚さを薄くすることができ
ず，図４（ａ）に示すメサ６と第二埋込み層との間隙を
狭くすることができないのである。
【００１９】この結果，この間隙を流れるリーク電流の
増大を招来することとなる。
増大を招来することとなる。
【００２０】
【発明が解決しようとする課題】上述の様に従来の方法
では，第二埋込み層を厚く堆積することができない。ま
た，エッチバックを用いて第二埋込み層を厚く堆積する
方法では，メサ側壁の第一埋込み層を薄くすることがで
きず，メサと第二埋込み層との間隙を狭くすることがで
きない。このため，リーク電流が増加するという問題が
あった。
では，第二埋込み層を厚く堆積することができない。ま
た，エッチバックを用いて第二埋込み層を厚く堆積する
方法では，メサ側壁の第一埋込み層を薄くすることがで
きず，メサと第二埋込み層との間隙を狭くすることがで
きない。このため，リーク電流が増加するという問題が
あった。
【００２１】本発明は，電流を阻止する第二埋込み層を
厚く，かつメサに近接して形成することにより，リーク
電流の少ない埋込み型ストライプ構造を有する半導体レ
ーザの製造方法を提供することを目的とする。
厚く，かつメサに近接して形成することにより，リーク
電流の少ない埋込み型ストライプ構造を有する半導体レ
ーザの製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】図２は本発明の実施例工
程図であり，半導体レーザのストライプに垂直な断面を
表している。
程図であり，半導体レーザのストライプに垂直な断面を
表している。
【００２３】上記課題を解決するために，図２を参照し
て，本発明の構成は，埋込み型ストライプ構造を有する
半導体レーザの製造方法において，半導体基板１上に第
１導電型の第一クラッド層２，活性層３及び第２導電型
の第二クラッド層４を順次堆積する工程と，該第一クラ
ッド層２，該活性層３及び該第二クラッド層４をストラ
イプ状のマスク５を用いたエッチングにより該マスク５
以外の領域を該第一クラッド層２の途中の深さ迄除去し
てストライプ状のメサ６を形成する工程と，次いで，第
２導電型の第一埋込み層８を該メサ６を覆い該基板１上
に堆積する工程と，次いで，該第一埋込み層８をメルト
バックして該メサの頂上７に該第二クラッド層４を表出
する工程と，次いで，第１導電型の第二埋込み層９を該
メサの頂上７及び該第一埋込み層８を覆い該基板１上に
堆積する工程と，次いで，該第二埋込み層９をメルトバ
ックして該メサの頂上７に該第二クラッド層４を表出す
る工程と，次いで，第２導電型の第三クラッド層１０を
該メサの頂上７を覆い該基板１上に堆積する工程とを有
することを特徴とする半導体レーザの製造方法。
て，本発明の構成は，埋込み型ストライプ構造を有する
半導体レーザの製造方法において，半導体基板１上に第
１導電型の第一クラッド層２，活性層３及び第２導電型
の第二クラッド層４を順次堆積する工程と，該第一クラ
ッド層２，該活性層３及び該第二クラッド層４をストラ
イプ状のマスク５を用いたエッチングにより該マスク５
以外の領域を該第一クラッド層２の途中の深さ迄除去し
てストライプ状のメサ６を形成する工程と，次いで，第
２導電型の第一埋込み層８を該メサ６を覆い該基板１上
に堆積する工程と，次いで，該第一埋込み層８をメルト
バックして該メサの頂上７に該第二クラッド層４を表出
する工程と，次いで，第１導電型の第二埋込み層９を該
メサの頂上７及び該第一埋込み層８を覆い該基板１上に
堆積する工程と，次いで，該第二埋込み層９をメルトバ
ックして該メサの頂上７に該第二クラッド層４を表出す
る工程と，次いで，第２導電型の第三クラッド層１０を
該メサの頂上７を覆い該基板１上に堆積する工程とを有
することを特徴とする半導体レーザの製造方法。
【００２４】
【作用】本発明では，図２（ｂ）を参照して，第一埋込
み層８をメサ頂上７を覆い堆積した後，図２（ｃ）を参
照して，第一埋込み層をメルトバックして，メサ６の最
上層である第二クラッド層４の一部を除去するととも
に，メサ６の外側にある第一埋込み層をメサエッチング
している。
み層８をメサ頂上７を覆い堆積した後，図２（ｃ）を参
照して，第一埋込み層をメルトバックして，メサ６の最
上層である第二クラッド層４の一部を除去するととも
に，メサ６の外側にある第一埋込み層をメサエッチング
している。
【００２５】かかるメルトバックのエッチング速度は，
メサ６では遅く，メサの側壁及びメサ以外の平坦な領域
上の第一埋込み層８では速い。このため表出面１３は，
エッチング速度の遅いメサ頂上７ではエッチング量は僅
少で基板１表面と平行な面になり，他方メサ６の外部壁
面に堆積した速くエッチングされる第一埋込み層では垂
直に近い角度に形成される。
メサ６では遅く，メサの側壁及びメサ以外の平坦な領域
上の第一埋込み層８では速い。このため表出面１３は，
エッチング速度の遅いメサ頂上７ではエッチング量は僅
少で基板１表面と平行な面になり，他方メサ６の外部壁
面に堆積した速くエッチングされる第一埋込み層では垂
直に近い角度に形成される。
【００２６】従って，本発明におけるメサのコーナ部の
詳細を表す断面図，図１（ｂ）を参照して，メサ壁面１
４上の第一埋込み層８は上記の様に垂直に近くエッチン
グされるから，その厚さは極めて薄いものとなる。
詳細を表す断面図，図１（ｂ）を参照して，メサ壁面１
４上の第一埋込み層８は上記の様に垂直に近くエッチン
グされるから，その厚さは極めて薄いものとなる。
【００２７】しかも，かかるエッチング面の形状は，殆
どエッチング速度の相違により決定され，エッチング時
間には大きくは影響されない。したがって，エッチング
面の形状を常に安定して形成することができるから，エ
ッチバック後のメサ壁面１４上の第一埋込み層８の厚さ
を，薄くかつ精密に再現することができるのである。
どエッチング速度の相違により決定され，エッチング時
間には大きくは影響されない。したがって，エッチング
面の形状を常に安定して形成することができるから，エ
ッチバック後のメサ壁面１４上の第一埋込み層８の厚さ
を，薄くかつ精密に再現することができるのである。
【００２８】次に，本発明の構成では，図２（ｄ）〜
（ｆ）を参照して，電流を阻止する第二埋込み層９を，
前述した従来の他の実施例と同様に，メサ６を覆い厚く
堆積したのちメルトバックによりメサ頂上７を表出して
形成する。
（ｆ）を参照して，電流を阻止する第二埋込み層９を，
前述した従来の他の実施例と同様に，メサ６を覆い厚く
堆積したのちメルトバックによりメサ頂上７を表出して
形成する。
【００２９】従って，過冷却度に対する制限はなく，第
二埋込み層を厚く堆積できるのである。この第二埋込み
層９のメルトバックの際に，図１（ｂ）を参照して，メ
サ６の表面と共にメサ壁面１４上の第一埋込み層８の上
端がエッチングされる。
二埋込み層を厚く堆積できるのである。この第二埋込み
層９のメルトバックの際に，図１（ｂ）を参照して，メ
サ６の表面と共にメサ壁面１４上の第一埋込み層８の上
端がエッチングされる。
【００３０】しかし，本発明では，第一埋込み層８表面
はメサ壁面１４と小さな角度をなして形成されているか
ら，その上端がエッチングされても電流を阻止する第二
埋込み層９とメサとの間隙の大きさは余り変わらないの
である。
はメサ壁面１４と小さな角度をなして形成されているか
ら，その上端がエッチングされても電流を阻止する第二
埋込み層９とメサとの間隙の大きさは余り変わらないの
である。
【００３１】従って，上述の如く本発明では，第二埋込
み層９とメサ６との間隙を決定するメサ壁面１４上の第
一埋込み層８を薄く，かつ安定した形状で形成すること
ができるから，小さな間隙を介して第二埋込み層９とメ
サ６とが配置された構造を容易に製造することができる
のである。
み層９とメサ６との間隙を決定するメサ壁面１４上の第
一埋込み層８を薄く，かつ安定した形状で形成すること
ができるから，小さな間隙を介して第二埋込み層９とメ
サ６とが配置された構造を容易に製造することができる
のである。
【００３２】
【実施例】本発明を実施例を参照して説明する。先ず，
図２（ａ）を参照して，面方位（１００）のｎ型ＩｎＰ
基板１上に，厚さ２μｍのｎ型ＩｎＰ層からなる第一ク
ラッド層，厚さ０．１〜０．２μｍのＩｎＧａＡｓＰ層
からなる活性層，及び厚さ略０．５μｍのｐ型ＩｎＰ層
からなる第二クラッド層をＬＰＥ法により堆積する。
図２（ａ）を参照して，面方位（１００）のｎ型ＩｎＰ
基板１上に，厚さ２μｍのｎ型ＩｎＰ層からなる第一ク
ラッド層，厚さ０．１〜０．２μｍのＩｎＧａＡｓＰ層
からなる活性層，及び厚さ略０．５μｍのｐ型ＩｎＰ層
からなる第二クラッド層をＬＰＥ法により堆積する。
【００３３】次いで，例えば厚さ２００〜３００ｎｍの
酸化膜を例えばスパッタ又はＣＶＤにより堆積し，フォ
トエッチングしてストライプ状のマスク５を形成する。
次いで，臭素系のエッチャントによるマスク５を用いた
メサエッチングにより，例えば１μｍ幅のメサ６を形成
するとともに，他の領域を第一クラッド層２の途中まで
例えば深さ１．５μｍまで除去する。
酸化膜を例えばスパッタ又はＣＶＤにより堆積し，フォ
トエッチングしてストライプ状のマスク５を形成する。
次いで，臭素系のエッチャントによるマスク５を用いた
メサエッチングにより，例えば１μｍ幅のメサ６を形成
するとともに，他の領域を第一クラッド層２の途中まで
例えば深さ１．５μｍまで除去する。
【００３４】次いで，図２（ｂ）を参照して，ＬＰＥ法
によりｐ型ＩｎＰ層からなる第一埋込み層８をメサ６を
覆い例えば厚さ０．５μｍ堆積した後，引続き，図２
（ｃ）を参照して，溶液を飽和していない条件に設定し
て第一埋込み層８をメルトバックし，メサ頂上７を表出
すると同時に，メサ側面の第一埋込み層をエッチングし
てメサ頂上７から略垂直に垂下する表出面１３を形成す
る。
によりｐ型ＩｎＰ層からなる第一埋込み層８をメサ６を
覆い例えば厚さ０．５μｍ堆積した後，引続き，図２
（ｃ）を参照して，溶液を飽和していない条件に設定し
て第一埋込み層８をメルトバックし，メサ頂上７を表出
すると同時に，メサ側面の第一埋込み層をエッチングし
てメサ頂上７から略垂直に垂下する表出面１３を形成す
る。
【００３５】次いで，図２（ｄ）を参照して，ＬＰＥ法
によりｎ型ＩｎＰ層からなる第二埋込み層９をメサ６を
覆い例えば０．５μｍ堆積した後，引続き，図２（ｅ）
を参照して，上記第一埋込み層８と同様に第二埋込み層
８をメルトバックしメサ頂上７を表出する。
によりｎ型ＩｎＰ層からなる第二埋込み層９をメサ６を
覆い例えば０．５μｍ堆積した後，引続き，図２（ｅ）
を参照して，上記第一埋込み層８と同様に第二埋込み層
８をメルトバックしメサ頂上７を表出する。
【００３６】次いで，図２（ｆ）を参照して，例えば厚
さ０．５μｍのｐ型ＩｎＰ層からなる第三クラッド層１
０を堆積し，さらに例えば厚さ０．２μｍのｐ型ＩｎＧ
ａＡｓＰ層からなるコンタクト層１１を堆積する。
さ０．５μｍのｐ型ＩｎＰ層からなる第三クラッド層１
０を堆積し，さらに例えば厚さ０．２μｍのｐ型ＩｎＧ
ａＡｓＰ層からなるコンタクト層１１を堆積する。
【００３７】次いで，電極，及び共振器を通常の工程を
経て形成し，埋込み型ストライプ構造を有する半導体レ
ーザを製造する。
経て形成し，埋込み型ストライプ構造を有する半導体レ
ーザを製造する。
【００３８】
【発明の効果】本発明によれば，電流を阻止する第二埋
込み層を厚く堆積することができ，かつ活性層を含むメ
サに近接して第二埋込み層を設けることができるから，
リーク電流の少ない埋込み型ストライプ構造を有する半
導体レーザの製造方法を提供することができ，光通信シ
ステム，情報機器の性能向上に寄与するところが大き
い。
込み層を厚く堆積することができ，かつ活性層を含むメ
サに近接して第二埋込み層を設けることができるから，
リーク電流の少ない埋込み型ストライプ構造を有する半
導体レーザの製造方法を提供することができ，光通信シ
ステム，情報機器の性能向上に寄与するところが大き
い。
【図１】 本発明の原理説明図
【図２】 本発明の実施例工程図
【図３】 従来の実施例工程図
【図４】 従来の他の実施例工程図
１ 基板 ２ 第一クラッド層 ３ 活性層 ４ 第二クラッド層 ５ マスク ６ メサ ７ メサ頂上 ８ 第一埋込み層 ９ 第二埋込み層 １０ 第三クラッド層 １１ コンタクト層 １２ 第三埋込み層 １３ 表出面 １４ メサ壁面
Claims (1)
- 【請求項１】 埋込み型ストライプ構造を有する半導体
レーザの製造方法において， 半導体基板（１）上に第１導電型の第一クラッド層
（２），活性層（３）及び第２導電型の第二クラッド層
（４）を順次堆積する工程と， 該第一クラッド層（２），該活性層（３）及び該第二ク
ラッド層（４）をストライプ状のマスク（５）を用いた
エッチングにより該マスク（５）以外の領域を該第一ク
ラッド層（２）の途中の深さ迄除去してストライプ状の
メサ（６）を形成する工程と， 次いで，第２導電型の第一埋込み層（８）を該メサ
（６）を覆い該基板（１）上に堆積する工程と， 次いで，該第一埋込み層（８）をメルトバックして該メ
サの頂上（７）に該第二クラッド層（４）を表出する工
程と， 次いで，第１導電型の第二埋込み層（９）を該メサの頂
上（７）及び該第一埋込み層（８）を覆い該基板（１）
上に堆積する工程と， 次いで，該第二埋込み層（９）をメルトバックして該メ
サの頂上（７）に該第二クラッド層（４）を表出する工
程と， 次いで，第２導電型の第三クラッド層（１０）を該メサ
の頂上（７）を覆い該基板（１）上に堆積する工程とを
有することを特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21769291A JPH0555696A (ja) | 1991-08-29 | 1991-08-29 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21769291A JPH0555696A (ja) | 1991-08-29 | 1991-08-29 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555696A true JPH0555696A (ja) | 1993-03-05 |
Family
ID=16708230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21769291A Withdrawn JPH0555696A (ja) | 1991-08-29 | 1991-08-29 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555696A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9972973B2 (en) | 2016-01-14 | 2018-05-15 | Sumitomo Electric Device Innovations, Inc. | Process of forming semiconductor optical device and semiconductor optical device |
-
1991
- 1991-08-29 JP JP21769291A patent/JPH0555696A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9972973B2 (en) | 2016-01-14 | 2018-05-15 | Sumitomo Electric Device Innovations, Inc. | Process of forming semiconductor optical device and semiconductor optical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| JPH059951B2 (ja) | ||
| JP2990837B2 (ja) | 半導体レーザ | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| US6653162B2 (en) | Fabrication method of optical device having current blocking layer of buried ridge structure | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP7359333B1 (ja) | 光半導体装置およびその製造方法 | |
| JP2892122B2 (ja) | 半導体レーザの製造方法 | |
| KR100320172B1 (ko) | 반도체레이저다이오드및그제조방법 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6318874B2 (ja) | ||
| JP2525617B2 (ja) | 半導体レ−ザの製造方法 | |
| JPS6132587A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH09181388A (ja) | 埋め込み型半導体レーザの埋め込み層形成用マスクおよびこれを用いた埋め込み型半導体レーザの製造方法 | |
| JPS6261383A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0740623B2 (ja) | 半導体レーザの製造方法 | |
| JPH0697603A (ja) | 半導体レーザ及びその製造方法 | |
| JPS6281782A (ja) | 半導体発光装置 | |
| JPH04225292A (ja) | 半導体発光装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |