JPH0555839A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0555839A JPH0555839A JP3217015A JP21701591A JPH0555839A JP H0555839 A JPH0555839 A JP H0555839A JP 3217015 A JP3217015 A JP 3217015A JP 21701591 A JP21701591 A JP 21701591A JP H0555839 A JPH0555839 A JP H0555839A
- Authority
- JP
- Japan
- Prior art keywords
- diodes
- diode array
- semiconductor integrated
- integrated circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 静電保護と定常的な直流電流阻止を可能とし
た半導体集積回路を提供すること。 【構成】 二個のダイオードからなるダイオード・アレ
イ３またはダイオード・アレイ６あるいはダイオード・
アレイ３とダイオード・アレイ６を、入力端子７からの
配線が直接接続される入力バッファ回路８の入力信号端
子９と電源との間、および入力バッファ回路８の入力信
号端子９と接地との間に接続する。ここで、前記ダイオ
ード・アレイ３は、二個のダイオード１，２のカソード
同士を接続したもの。あるいは、ダイオード・アレイ６
は、二個のダイオード４，５のアノード同士を接続した
ものでもよい。
た半導体集積回路を提供すること。 【構成】 二個のダイオードからなるダイオード・アレ
イ３またはダイオード・アレイ６あるいはダイオード・
アレイ３とダイオード・アレイ６を、入力端子７からの
配線が直接接続される入力バッファ回路８の入力信号端
子９と電源との間、および入力バッファ回路８の入力信
号端子９と接地との間に接続する。ここで、前記ダイオ
ード・アレイ３は、二個のダイオード１，２のカソード
同士を接続したもの。あるいは、ダイオード・アレイ６
は、二個のダイオード４，５のアノード同士を接続した
ものでもよい。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に係わ
り、特に、静電保護と定常的な直流電流阻止を可能とし
た半導体集積回路に関する。
り、特に、静電保護と定常的な直流電流阻止を可能とし
た半導体集積回路に関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路は、静電
気から内部回路を保護するために静電保護回路を備えて
いるものが一般的である。
気から内部回路を保護するために静電保護回路を備えて
いるものが一般的である。
【０００３】図２は、前記した静電保護回路を内蔵した
半導体集積回路を示す回路図である。
半導体集積回路を示す回路図である。
【０００４】図２に示す半導体集積回路は、２個のダイ
オード１０および１１を直列接続し、ダイオード１０の
アノードとダイオード１１のカソードとを外部端子１２
から入力バッファ回路１３の入力信号端子１４に接続さ
れる配線に接続した保護回路を設けている。また、保護
回路では、ダイオード１０のカソードを電源に、ダイオ
ード１１のカソードを接地にそれぞれ接続している。
オード１０および１１を直列接続し、ダイオード１０の
アノードとダイオード１１のカソードとを外部端子１２
から入力バッファ回路１３の入力信号端子１４に接続さ
れる配線に接続した保護回路を設けている。また、保護
回路では、ダイオード１０のカソードを電源に、ダイオ
ード１１のカソードを接地にそれぞれ接続している。
【０００５】入力端子１２に静電容量が接続されること
により入力端子１２に高電圧が印加された場合でも、保
護回路のダイオード１０，１１には、順方向の電圧もし
くは逆方向の降伏電圧を大きく上回る電圧が印加される
ことになり、いずれの場合でもダイオード１０，１１を
通して静電容量に蓄積された電荷が放電されて、入力バ
ッファ回路１３が高電圧により破壊されることを防止し
ている。
により入力端子１２に高電圧が印加された場合でも、保
護回路のダイオード１０，１１には、順方向の電圧もし
くは逆方向の降伏電圧を大きく上回る電圧が印加される
ことになり、いずれの場合でもダイオード１０，１１を
通して静電容量に蓄積された電荷が放電されて、入力バ
ッファ回路１３が高電圧により破壊されることを防止し
ている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体集積回路において、入力端子に電源電位より
も高い電位もしくは接地電位よりも低い電位が定常的に
印加された場合、上記各ダイオードに定常的に大きな順
方向電流が発生し、ボンディング・ワイヤーの溶断およ
びラッチアップ等の事故を引き起こすという欠点があっ
た。
来の半導体集積回路において、入力端子に電源電位より
も高い電位もしくは接地電位よりも低い電位が定常的に
印加された場合、上記各ダイオードに定常的に大きな順
方向電流が発生し、ボンディング・ワイヤーの溶断およ
びラッチアップ等の事故を引き起こすという欠点があっ
た。
【０００７】本発明は、上述した欠点を解消し、静電保
護と定常的な直流電流阻止を可能とした半導体集積回路
を提供することを目的とする。
護と定常的な直流電流阻止を可能とした半導体集積回路
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路は、二個のダイオードから
なるダイオード・アレイを、外部端子からの配線が直接
接続される内部回路の配線と電源との間、および前記し
た内部回路の配線と接地との間に接続したことを特徴と
するものである。
に、本発明の半導体集積回路は、二個のダイオードから
なるダイオード・アレイを、外部端子からの配線が直接
接続される内部回路の配線と電源との間、および前記し
た内部回路の配線と接地との間に接続したことを特徴と
するものである。
【０００９】ここで、前記したダイオード・アレイは、
二個のダイオードのカソード同士を接続すればよい。ま
た、前記したダイオード・アレイは、二個のダイオード
のアノード同士を接続してもよい。
二個のダイオードのカソード同士を接続すればよい。ま
た、前記したダイオード・アレイは、二個のダイオード
のアノード同士を接続してもよい。
【００１０】本発明は、上記構成をしていることから、
外部端子に静電容量が接続されることにより高電圧が印
加されても、この印加がすべてのダイオードに対して順
方向電圧かあるいは逆方向の降伏電圧を大きく上回る電
圧となるため、ダイオードを通して静電容量に蓄積され
た電荷が放電されて外部端子が直接接続されている素子
が高電圧により破壊されることを防止している。
外部端子に静電容量が接続されることにより高電圧が印
加されても、この印加がすべてのダイオードに対して順
方向電圧かあるいは逆方向の降伏電圧を大きく上回る電
圧となるため、ダイオードを通して静電容量に蓄積され
た電荷が放電されて外部端子が直接接続されている素子
が高電圧により破壊されることを防止している。
【００１１】また、本発明は、外部入力端子に定常的で
かつ電源の電位もしくは接地の電位との差がダイオード
の逆方向降伏電圧未満の電圧が与えられたときには、こ
の印加電圧が必ず直列ダイオード・アレイの２個のダイ
オードのうち一方にとって逆方向降伏電圧未満となるの
で、定常的な直流電流は阻止されることになる。
かつ電源の電位もしくは接地の電位との差がダイオード
の逆方向降伏電圧未満の電圧が与えられたときには、こ
の印加電圧が必ず直列ダイオード・アレイの２個のダイ
オードのうち一方にとって逆方向降伏電圧未満となるの
で、定常的な直流電流は阻止されることになる。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は、本発明に係る半導体集積回路の一
実施例を示す回路図である。
実施例を示す回路図である。
【００１４】図１に示す半導体集積回路では、保護回路
として、ダイオード１とダイオード２のカソード同士を
接続した２直列ダイオード・アレイ３と、ダイオード４
とダイオード５のアノード同士を接続した２直列ダイオ
ード・アレイ６とを有し、外部入力端子７に接続される
入力バッファ回路８の入力信号端子９と電源との間にダ
イオード・アレイ３が接続され、入力信号端子９と接地
との間にダイオード・アレイ６が接続されている。
として、ダイオード１とダイオード２のカソード同士を
接続した２直列ダイオード・アレイ３と、ダイオード４
とダイオード５のアノード同士を接続した２直列ダイオ
ード・アレイ６とを有し、外部入力端子７に接続される
入力バッファ回路８の入力信号端子９と電源との間にダ
イオード・アレイ３が接続され、入力信号端子９と接地
との間にダイオード・アレイ６が接続されている。
【００１５】このように構成された半導体集積回路によ
れば、入力端子７に静電容量が接続され高電圧が印加さ
れても、この印加電圧はすべてのダイオード１，２，
４，５に対して順方向電圧になるか、ダイオード１，
２，４，５の逆方向の降伏電圧を大きく上回る電圧とな
るかの何れかである。このため、静電容量に蓄積された
電荷はダイオード１，２またはダイオード４，５を通し
て放電され、入力バッファ回路８の入力信号端子９が高
電圧により破壊されることを防止している。
れば、入力端子７に静電容量が接続され高電圧が印加さ
れても、この印加電圧はすべてのダイオード１，２，
４，５に対して順方向電圧になるか、ダイオード１，
２，４，５の逆方向の降伏電圧を大きく上回る電圧とな
るかの何れかである。このため、静電容量に蓄積された
電荷はダイオード１，２またはダイオード４，５を通し
て放電され、入力バッファ回路８の入力信号端子９が高
電圧により破壊されることを防止している。
【００１６】一方、入力端子７に定常的でかつ電源の電
位もしくは接地電位との差がダイオード１，２，４，５
の逆方向降伏電圧未満の電圧が与えられたときには、こ
の印加電圧が必ずダイオード・アレイ３あるいはダイオ
ード・アレイ６の２個のダイオード２，５のうち一方に
とって逆方向降伏電圧未満となるので、定常的な直流電
流は阻止されることになる。
位もしくは接地電位との差がダイオード１，２，４，５
の逆方向降伏電圧未満の電圧が与えられたときには、こ
の印加電圧が必ずダイオード・アレイ３あるいはダイオ
ード・アレイ６の２個のダイオード２，５のうち一方に
とって逆方向降伏電圧未満となるので、定常的な直流電
流は阻止されることになる。
【００１７】なお、上記実施例では、入力端子７と電源
との間にダイオード・アレイ３を、入力端子７と接地と
の間にダイオード・アレイ６を接続したが、入力端子７
と電源との間および入力端子７と接地との間に二つのダ
イオード・アレイ３をそれぞれ接続するか、あるいは二
つのダイオード・アレイ６をそれぞれ接続するようにし
てもよい。
との間にダイオード・アレイ３を、入力端子７と接地と
の間にダイオード・アレイ６を接続したが、入力端子７
と電源との間および入力端子７と接地との間に二つのダ
イオード・アレイ３をそれぞれ接続するか、あるいは二
つのダイオード・アレイ６をそれぞれ接続するようにし
てもよい。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
外部端子からの配線が直接接続される配線と電源もしく
は接地の間に、２個のダイオードの同極同志を直列接続
したダイオード・アレイを接続することにより、静電保
護と定常的な直流電流阻止のできる効果を併せ持ってい
る。
外部端子からの配線が直接接続される配線と電源もしく
は接地の間に、２個のダイオードの同極同志を直列接続
したダイオード・アレイを接続することにより、静電保
護と定常的な直流電流阻止のできる効果を併せ持ってい
る。
【図１】本発明の半導体集積回路の一実施例を示す回路
図である。
図である。
【図２】従来の半導体集積回路を示す回路図である。
１、２、４、５ ダイオード ３、６ ダイオード・アレイ ７ 外部入力端子 ８ 入力バッファ回路 ９ 信号入力端子
Claims (3)
- 【請求項１】 二個のダイオードからなるダイオード・
アレイを、外部端子からの配線が直接接続される内部回
路の配線と電源との間、および前記内部回路の配線と接
地との間に接続したことを特徴とする半導体集積回路。 - 【請求項２】 前記ダイオード・アレイは、二個のダイ
オードのカソード同士を接続してなることを特徴とする
請求項１記載の半導体集積回路。 - 【請求項３】 前記ダイオード・アレイは、二個のダイ
オードのアノード同士を接続してなることを特徴とする
請求項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217015A JPH0555839A (ja) | 1991-08-28 | 1991-08-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3217015A JPH0555839A (ja) | 1991-08-28 | 1991-08-28 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555839A true JPH0555839A (ja) | 1993-03-05 |
Family
ID=16697494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3217015A Pending JPH0555839A (ja) | 1991-08-28 | 1991-08-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555839A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268592B2 (en) | 2002-05-31 | 2007-09-11 | Fujitsu Limited | Input/output buffer for protecting a circuit from signals received from external devices |
| JP2009225216A (ja) * | 2008-03-18 | 2009-10-01 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ接続回路 |
| JP2010129893A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 半導体集積回路 |
-
1991
- 1991-08-28 JP JP3217015A patent/JPH0555839A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7268592B2 (en) | 2002-05-31 | 2007-09-11 | Fujitsu Limited | Input/output buffer for protecting a circuit from signals received from external devices |
| JP2009225216A (ja) * | 2008-03-18 | 2009-10-01 | Nippon Telegr & Teleph Corp <Ntt> | トランスインピーダンスアンプ接続回路 |
| JP2010129893A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 半導体集積回路 |
| US8093623B2 (en) | 2008-11-28 | 2012-01-10 | Sony Corporation | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566512B2 (ja) | 静電気保護回路 | |
| US7570467B2 (en) | Electrostatic protection circuit | |
| JP3251735B2 (ja) | 半導体集積回路装置 | |
| JPWO2003041170A1 (ja) | サージ防護半導体装置 | |
| EP1155457A1 (en) | Bi-directional esd diode structure | |
| US5391948A (en) | Surge-resistant protection circuit for vehicle | |
| US5515225A (en) | Integrated circuit protected against electrostatic overvoltages | |
| GB2103897A (en) | Cmos turn-on circuit | |
| US5706156A (en) | Semiconductor device having an ESD protective circuitry | |
| KR950010872B1 (ko) | 반도체 집적 회로 장치 | |
| JPH0555839A (ja) | 半導体集積回路 | |
| JP2870514B2 (ja) | 半導体装置 | |
| JP2003023084A (ja) | Ｅｓｄ保護回路 | |
| JPH0494161A (ja) | 集積回路用入出力保護装置 | |
| JPH06351171A (ja) | 自動車に使用する三相オルタネータ用保護装置 | |
| JP3147780B2 (ja) | 集積回路の静電保護回路 | |
| JP2618069B2 (ja) | 半導体レーザ装置 | |
| JP3241410B2 (ja) | Ｉｃソケット | |
| JPS5915227Y2 (ja) | 本質安全防爆用バリヤタ−ミナル | |
| JPH07235609A (ja) | 電界効果トランジスタの保護装置 | |
| JPS6310817A (ja) | 半導体集積回路 | |
| JPS5812384A (ja) | ダイオ−ドレ−ザの保護回路 | |
| JPH0682786B2 (ja) | 半導体集積回路装置 | |
| JPS6055653A (ja) | 静電保護回路 | |
| JPH0590500A (ja) | 保護ダイオードおよび半導体装置 |