JPH0555848A - Variable amplifier circuit - Google Patents
Variable amplifier circuitInfo
- Publication number
- JPH0555848A JPH0555848A JP21251991A JP21251991A JPH0555848A JP H0555848 A JPH0555848 A JP H0555848A JP 21251991 A JP21251991 A JP 21251991A JP 21251991 A JP21251991 A JP 21251991A JP H0555848 A JPH0555848 A JP H0555848A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- offset voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 移動通信用の端末機などに使用される低周波
信号vに直流オフセット電圧Vが重畳した入力信号の振幅
を可変して入力振幅以下の振幅の出力信号を得る所謂電
子ボリュームを用いた可変増幅回路に関し、従来のコン
デンサC を用いずに, 電子ボリュームの利得Gによる直
流オフセット電圧V の変化が避けられて,回路の小形化
や LSI化に適した電子ボリューム使用の可変増幅回路の
実現を目的とする。
【構成】 交流信号vに直流オフセット電圧V が重畳し
た信号(v+V) を入力信号として利得G の出力信号を出力
する１の電子ボリュームEV 1の出力G(v+V)と、前記直流
オフセット電圧V のみを入力とし同じ利得G の出力電圧
を出力する２の電子ボリュームEV 2の出力GVとを加算減
算し、出力信号Vo=-Gv+Vの中の直流オフセット電圧Vの
変化分を相殺する加減算回路３を備えるように構成す
る。
(57) [Abstract] [Purpose] The amplitude of the input signal in which the DC offset voltage V is superimposed on the low-frequency signal v used in mobile communication terminals is varied to obtain an output signal with an amplitude less than the input amplitude. Regarding a variable amplifier circuit using a so-called electronic potentiometer, the use of an electronic potentiometer suitable for downsizing of circuits and LSIs is possible without changing the DC offset voltage V due to the gain G of the electronic potentiometer without using the conventional capacitor C. The purpose is to realize the variable amplification circuit of. [Composition] The output G (v + V) of the electronic volume EV 1 of 1 which outputs the output signal of the gain G with the signal (v + V) in which the DC offset voltage V is superimposed on the AC signal v as the input signal, and the DC Add only the offset voltage V to the input GV of the electronic volume EV 2 that outputs the output voltage of the same gain G and output GV, and calculate the variation of the DC offset voltage V in the output signal Vo = -Gv + V. The addition / subtraction circuit 3 for canceling each other is provided.
Description
【０００１】[0001]
【産業上の利用分野】本発明は、移動通信用の端末機な
どに使用される低周波の交流信号v に直流のオフセット
電圧V が重畳した入力信号の振幅を可変して利得が１以
下の出力信号を出力する所謂電子ボリュームEVを其の中
に使用した可変増幅回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention varies the amplitude of an input signal in which a DC offset voltage V is superimposed on a low frequency AC signal v used in a mobile communication terminal or the like, and the gain is 1 or less. The present invention relates to a variable amplification circuit that uses a so-called electronic volume EV that outputs an output signal.
【０００２】[0002]
【従来の技術】電子ボリュームEVは、図６の回路図に示
す如く、入力信号Vin を、他端が接地された直列の複数
m の抵抗R からなる入力側の抵抗分割回路に加え、その
各抵抗R の接続点から各スイッチS21 〜S2m を介し出力
された分割信号を、演算増幅器OPAの非反転入力端+ に
入力する。そして該演算増幅器OPAの出力Voutを、他端
が接地された直列の複数n の抵抗R の出力側の抵抗分割
回路に加え、その各抵抗R の接続点から各スイッチS11
〜S1n を介し出力された分割信号を、該演算増幅器OPA
の反転入力端- に帰還させる。そして入力信号Vin に対
して利得G が１以下で可変の出力信号Voutを出力する構
成となっている。この電子ボリュームEVを使用した可変
増幅回路は、移動通信用の端末機などへの適用を考えた
場合、直流電源の電池で動作させるため，単一の電源で
動作することが要求される。この電子ボリュームEVを使
用した可変増幅回路の単一電源での動作を考えると、入
力の低周波信号v には常に一定の直流のオフセット電圧
V （通常は、電源電圧V DDの1/2の電圧V DD/2) が重畳
しており、上記電子ボリュームEVにより、入力信号(v+
V) に対して利得G を変えると、出力Voutは、交流信号v
のみならず直流のオフセット電圧V も利得Gにより変化
してしまう。然し、電子ボリュームを用いた可変増幅回
路の出力Voとしては、交流信号v に対する出力だけが利
得G で可変し,直流オフセット電圧V に対しては変化せ
ず, 一定電圧V = V DD/2に保持されることが必要であ
る。この出力信号Voの中の直流オフセット電圧V の変化
を避けるため、従来の電子ボリュームを用いた可変増幅
回路は、図７の回路例の如く、電子ボリュームEVの出力
側に直流カットのコンデンサC を挿入し、該コンデンサ
C の出力側に、直列に２個の抵抗R を介し直流電圧V(=
V DD/2) を挿入し、該２個の抵抗R の接続点の電圧を非
反転入力端+ に入力する非反転増幅器OPAoを設け、其の
非反転増幅器OPAoの出力を其の反転入力端- に直接帰還
する様にして、電子ボリュームEVの入力側に低周波信号
vと直流電圧V の重畳した入力信号Vi=v+Vが入力した時
に、電子ボリュームEVの出力側のコンデンサC の電圧G
(v+V)が、コンデンサC の出力側に挿入した直流電圧V =
V DD/2と共に前記非反転増幅器OPAoに入力して差動増
幅され、出力信号Vo=Gv+V を得る。そして其の出力信号
Vo=Gv+Vは、入力信号Viの中の低周波信号v に対する出
力分Gvだけが利得G で可変であって直流オフセット電圧
V は変化しない様になっていた。2. Description of the Related Art As shown in the circuit diagram of FIG. 6, an electronic potentiometer EV receives an input signal Vin and outputs a plurality of signals in series with the other end grounded.
In addition to the resistive divider circuit at the input side of the resistor R of m, inputs the divided signal outputted through the switches S 21 to S 2m from the connection point of the respective resistors R, to a non-inverted input terminal + of the operational amplifier OPA To do. Then, the output Vout of the operational amplifier OPA is added to a resistance divider circuit on the output side of a plurality of n resistors R in series whose other ends are grounded, and each switch S 11 is connected from the connection point of the resistors R 1.
The divided signals output via S 1n are output to the operational amplifier OPA.
It is fed back to the inverting input terminal of. The gain G is 1 or less with respect to the input signal Vin and the variable output signal Vout is output. The variable amplifier circuit using the electronic volume EV is required to operate with a single power source because it is operated with a battery of a DC power source when it is applied to a mobile communication terminal device. Considering the operation of the variable amplifier circuit using this electronic volume EV with a single power supply, the input low-frequency signal v always has a constant DC offset voltage.
V (usually 1/2 of the power supply voltage V DD , V DD / 2) is superimposed, and the input signal (v +
V), the output Vout is the AC signal v
Not only that, but the DC offset voltage V also changes with the gain G. However, as the output Vo of the variable amplification circuit using the electronic potentiometer, only the output for the AC signal v changes with the gain G, it does not change for the DC offset voltage V, and the constant voltage V = V DD / 2. It needs to be retained. In order to avoid the change of the DC offset voltage V in the output signal Vo, the conventional variable amplifier circuit using the electronic volume has a DC cut capacitor C on the output side of the electronic volume EV as shown in the circuit example of FIG. Insert the capacitor
DC voltage V (= to the output side of C via two resistors R in series
V DD / 2) is inserted, and a non-inverting amplifier OPAo for inputting the voltage at the connection point of the two resistors R to the non-inverting input terminal + is provided, and the output of the non-inverting amplifier OPAo is provided to the inverting input terminal thereof. -Directly feed back to the electronic volume EV input side low frequency signal
When the input signal Vi = v + V in which v and DC voltage V are superimposed is input, the voltage G of the capacitor C on the output side of the electronic volume EV
(v + V) is the DC voltage V = inserted on the output side of the capacitor C
It is input to the non-inverting amplifier OPAo together with V DD / 2 and differentially amplified to obtain an output signal Vo = Gv + V 2. And its output signal
Vo = Gv + V is the DC offset voltage when only the output component Gv for the low frequency signal v in the input signal Vi is variable with the gain G.
V did not change.
【０００３】[0003]
【発明が解決しようとする課題】従来の可変増幅回路
は、上述の如く、電子ボリュームEVの利得G による出力
Voの直流オフセット電圧V の変化を避けるためにコンデ
ンサC を用いていたが、このコンデンサCの容量は低周
波信号v を通すため比較的大きな値を必要とし、回路の
小形化や LSI化には不適当であるという問題点があっ
た。本発明の目的は、上記の従来のコンデンサC を用い
ずに電子ボリュームEVの可変利得Gによる出力信号Voの
直流オフセット電圧V の変化が避けられて,回路の小形
化や LSI化にも適した可変増幅回路を実現することにあ
る。As described above, the conventional variable amplifier circuit outputs the output by the gain G of the electronic volume EV.
The capacitor C was used to avoid the change in the DC offset voltage V of Vo, but the capacitance of this capacitor C requires a relatively large value to pass the low-frequency signal v, and it is necessary for circuit miniaturization and LSI implementation. There was a problem that it was inappropriate. The object of the present invention is to avoid the change of the DC offset voltage V of the output signal Vo due to the variable gain G of the electronic volume EV without using the above-mentioned conventional capacitor C, and is suitable for miniaturization of circuits and LSI integration. It is to realize a variable amplifier circuit.
【０００４】[0004]
【課題を解決するための手段】この目的達成のための本
発明の基本構成を図１の原理図に示す。図１にて、 1は
低周波の交流信号vに直流のオフセット電圧V が重畳し
た入力信号(v+V) を入力し, 可変の利得G で出力電圧G
(v+V)を出力する第１の電子ボリュームEV1である。2 は
前記の直流オフセット電圧V のみを入力信号として, 同
じ利得G で出力電圧GVを出力する第２の電子ボリューム
EV 2である。3 は前記第１の電子ボリュームEV 1の出力
G(v+V)と前記第２の電子ボリュームEV 2の出力GVとを加
算減算して出力信号Voの中の直流オフセット電圧V の不
要な変化分を相殺する加減算回路である。The basic configuration of the present invention for achieving this object is shown in the principle diagram of FIG. In Fig. 1, 1 is the input signal (v + V) in which the DC offset voltage V is superimposed on the low-frequency AC signal v, and the output voltage G is output with a variable gain G.
The first electronic volume EV1 outputs (v + V). 2 is a second electronic volume that outputs the output voltage GV with the same gain G by using only the DC offset voltage V as the input signal.
It is EV 2. 3 is the output of the first electronic volume EV 1
It is an adder / subtractor circuit that adds and subtracts G (v + V) and the output GV of the second electronic volume EV 2 to cancel the unnecessary change in the DC offset voltage V 1 in the output signal Vo.
【０００５】[0005]
【作用】本発明では、後記の実施例で詳述する如く、加
減算回路3 が、１の電子ボリュームEV 1の出力G(v+V)
と, ２の電子ボリュームEV 2の出力GVとを加算減算し
て、出力信号Vo=-Gv+Vを得て、その中の直流オフセット
電圧V の変化分を相殺する。従って加減算回路3 の出力
信号Vo=-Gv+Vの中の直流オフセット電圧V は、電子ボリ
ュームEV 1, EV 2の利得G に無関係となり、一定電圧V=
V DD/2 のままに保たれる。In the present invention, the adder / subtractor circuit 3 outputs the output G (v + V) of the electronic volume EV 1 of 1, as will be described later in detail.
, And the output GV of the electronic volume EV 2 of 2 are added and subtracted to obtain an output signal Vo = -Gv + V, and the variation of the DC offset voltage V therein is offset. Therefore, the DC offset voltage V in the output signal Vo = -Gv + V of the adder / subtractor circuit 3 becomes irrelevant to the gain G of the electronic volume EV 1, EV 2, and the constant voltage V =
It is kept at V DD / 2.
【０００６】[0006]
【実施例】図２は本発明の請求項２に対応する第１の実
施例の可変増幅回路の構成を示す回路図であり、図３は
請求項３に対応する第２の実施例の可変増幅回路の回路
図である。図２の第１の実施例にて、１の第１の電子ボ
リュームEV 1は、入力信号Vi= v+V ( vは交流信号分, V
は直流オフセット電圧でV= VDD/2である) を減衰させ
る回路であって、入力信号Vi=v+Vは、G (0 < G< 1)倍さ
れて、出力G(v+V)を得る。このEV 1と連動する２の第２
の電子ボリュームEV 2は、入力信号Viの直流オフセット
電圧V だけを G倍して出力GVを得る。３の加減算回路
は、EV 2の出力GVと入力V の和を反転入力端- に入力す
る第１の反転増幅器OPA1と、該反転増幅器OPA1の出力と
EV 1の出力G(v+V)との和を反転入力端- に入力する第２
の反転増幅器OPA2とで構成され、その各々の非反転入力
端+にはオフセット電圧Vに等しい直流電圧V=V DD/2が供
給される。そして各々の反転入力端-には、加算される
べき２個の電圧が各抵抗R を介し入力されると共に, 出
力が出力端から抵抗R を通して帰還入力される。そして
第１の反転増幅器OPA1が、其の反転入力端- に前記EV 2
の出力GVとEV 2の入力V とを各抵抗R を介して入力し、
其の非反転入力端+ に入力する直流電圧V と差動的に加
算して出力-(GV+V)+2V= -GV+V=(1-G)Vを得る。そして第
２の反転増幅器OPA2が、第１の反転増幅器OPA1の出力(1
-G)Vと前記EV 1の出力G(v+V)とを差動的に加算して出力
Vo =-[G(v+V)+(-GV+V)]+2V = -Gv+Vを得る。この結
果、第１の電子ボリュームEV 1と第２の電子ボリューム
EV 2とが連動して利得G が変化しても、第２の反転増幅
器OPA2の出力Vo=-Gv+Vの中の直流オフセット電圧V は、
一定電圧 VDD/2のままに保たれる。2 is a circuit diagram showing the configuration of a variable amplifier circuit of a first embodiment corresponding to claim 2 of the present invention, and FIG. 3 is a variable amplifier of the second embodiment corresponding to claim 3. In FIG. It is a circuit diagram of an amplifier circuit. In the first embodiment of FIG. 2, the first electronic volume EV 1 of 1 has an input signal Vi = v + V (v is an AC signal component, V
Is a DC offset voltage and V = V DD / 2), the input signal Vi = v + V is multiplied by G (0 <G <1), and the output G (v + V) To get The second of the two that works with this EV 1
The electronic potentiometer EV 2 obtains an output GV by multiplying only the DC offset voltage V of the input signal Vi by G. The adder / subtractor circuit 3 includes a first inverting amplifier OPA 1 for inputting the sum of the output GV of EV 2 and the input V to the inverting input terminal −, and an output of the inverting amplifier OPA 1 .
Input the sum of EV 1 output G (v + V) to the inverting input terminal-
Is composed of the inverting amplifier OPA 2, the non-inverting input terminal + of each of the DC voltage V = V DD / 2 is equal to the offset voltage V is supplied. Then, two voltages to be added are input to each inverting input terminal via each resistor R, and an output is feedback input from the output terminal via the resistor R. Then, the first inverting amplifier OPA 1 is connected to the EV 2 at its inverting input terminal-
Input the output GV of EV and the input V of EV 2 through each resistor R,
The DC voltage V input to the non-inverting input terminal + is differentially added to obtain the output-(GV + V) + 2V = -GV + V = (1-G) V. The second inversion amplifier OPA 2, the first output of the inverting amplifier OPA 1 (1
-G) V and the output G (v + V) of EV 1 are differentially added and output
Vo =-[G (v + V) + (-GV + V)] + 2V = -Gv + V. As a result, the first electronic volume EV 1 and the second electronic volume EV
Even if the gain G changes in conjunction with EV 2, the DC offset voltage V in the output Vo = -Gv + V of the second inverting amplifier OPA 2 is
Maintained at constant voltage V DD / 2.
【０００７】図３の第２の実施例では、3 の加減算回路
は、２の第２の電子ボリュームEV 2の出力側の２個の抵
抗R1と１個と抵抗R2( 但しR2>R1)からなる抵抗加算器と
１個の演算増幅器OPA3とで構成され、EV 2の出力GVか
ら、第１の実施例では反転増幅器OPA1で出力(1-G)Vを作
った代りに、第２の実施例では前記抵抗加算器により，
出力(1+G)V/2を作る。即ち、EV 2の出力側の２個の抵抗
R1と１個と抵抗R2の抵抗加算器は、EV 2の出力GVと入力
V とを加算し出力(GV+V)/[2+(R1/R2)]=(GV+V)/2=(1+G)V
/2を作り、該出力(1+G)V/2を前記の演算増幅器OPA3の非
反転入力端+ に入力し、前記EV 1の出力G(v+V)を演算増
幅器OPA3の反転入力端- に入力して差動的に加算する。
そして演算増幅器OPA3の出力信号Vo=-G(v+V)+2・(GV+V)
/2=-Gv+Vを得る。この結果、電子ボリュームEV 1と EV
2 が連動して利得G が変化しても、演算増幅器OPA3の出
力信号Vo=-Gv+Vの中の直流オフセット電圧V は、一定電
圧のVDD/2のままに保たれる。In the second embodiment of FIG. 3, the adder / subtractor circuit 3 has two resistors R 1 and one resistor R 2 on the output side of the second electronic volume EV 2 2 (where R 2 > R 1 ), which is composed of a resistance adder and one operational amplifier OPA 3, and instead of the output GV of EV 2, the output (1-G) V is generated by the inverting amplifier OPA 1 in the first embodiment. In the second embodiment, the resistance adder
Make output (1 + G) V / 2. That is, the two resistors on the output side of EV 2
The resistance adder of R 1 and 1 and resistance R 2 is the output GV of EV 2 and the input
Add V and output (GV + V) / [2+ (R 1 / R 2 )] = (GV + V) / 2 = (1 + G) V
/ 2 is made, the output (1 + G) V / 2 is input to the non-inverting input terminal + of the operational amplifier OPA 3 , and the output G (v + V) of the EV 1 is inverted by the operational amplifier OPA 3 . Input to input terminal-and add differentially.
And the output signal of operational amplifier OPA 3 Vo = -G (v + V) +2 ・ (GV + V)
/ 2 = -Gv + V is obtained. As a result, electronic volume EV 1 and EV
Even if the gain G changes in conjunction with 2, the DC offset voltage V in the output signal Vo = -Gv + V of the operational amplifier OPA 3 is kept at a constant voltage V DD / 2.
【０００８】図４に、可変増幅回路の出力信号Voの直流
オフセット電圧Vの変動分を補償する補償回路を示す。
前記第１の実施例の出力側の反転増幅器OPA2又は第２の
実施例の演算増幅器OPA3の出力信号Vo=-Gv+Vを、演算増
幅器OPA4を用いた低域通過フィルタLPF に入力する。即
ち、その反転入力端- が容量C で出力端に接続され，非
反転入力端+ に直流オフセット電圧V が供給された演算
増幅器OPA4を用いた低域通過フィルタLPF を通して、可
変増幅回路の出力信号Vo=-Gv+Vの直流オフセット電圧V
が取り出され、第１の実施例又は第２の実施例の可変増
幅回路の第２の電子ボリュームEV 2の入力の直流電圧V
とする。すると、可変増幅回路は、前述の如く動作し、
其の出力信号Vo=-Gv+Vの直流オフセット電圧V の変動分
は除去されて一定電圧V= VDD/2 に保たれる。FIG. 4 shows a compensating circuit for compensating for the variation of the DC offset voltage V of the output signal Vo of the variable amplifier circuit.
The output signal Vo = -Gv + V of the inverting amplifier OPA 2 on the output side of the first embodiment or the operational amplifier OPA 3 of the second embodiment is input to the low pass filter LPF using the operational amplifier OPA 4. To do. That is, the inverting input terminal-is connected to the output terminal with the capacitance C, and the non-inverting input terminal + is supplied with the DC offset voltage V. The output of the variable amplification circuit is passed through the low-pass filter LPF using the operational amplifier OPA 4. DC offset voltage V of signal Vo = -Gv + V
Is taken out, and the DC voltage V of the input of the second electronic volume EV 2 of the variable amplifier circuit of the first embodiment or the second embodiment is taken out.
And Then, the variable amplifier circuit operates as described above,
The fluctuation of the DC offset voltage V of the output signal Vo = -Gv + V is removed and the constant voltage V = V DD / 2 is maintained.
【０００９】また、図５に示す如く、前記第１の実施例
又は第２の実施例の可変増幅回路に対して、外部から与
えられる入力信号が、第１の電子ボリュームEV 1に対す
る交流信号分v と直流電圧V の重畳した入力信号Vi=v+V
だけであって、第２の電子ボリュームEV 2に対する入力
の直流電圧V が別個に与えられない場合は、第１の電子
ボリュームEV 1の入力信号Vi=v+Vを、例えば抵抗R と容
量C からなる低域通過フィルタLPF で積分し、入力信号
Vi=v+Vの中の直流オフセット電圧V を抽出し、この抽出
した電圧V を第２の電子ボリュームEV 2の入力の直流電
圧V とすればよい。Further, as shown in FIG. 5, an input signal externally applied to the variable amplifier circuit of the first embodiment or the second embodiment is an AC signal component for the first electronic volume EV 1. Input signal Vi = v + V in which v and DC voltage V are superimposed
However, when the DC voltage V of the input to the second electronic volume EV 2 is not separately given, the input signal Vi = v + V of the first electronic volume EV 1 is changed to, for example, the resistance R and the capacitance C. The input signal is integrated by a low pass filter LPF consisting of
The DC offset voltage V in Vi = v + V may be extracted, and this extracted voltage V may be used as the DC voltage V of the input of the second electronic volume EV 2.
【００１０】[0010]
【発明の効果】以上説明した如く、本発明によれば、従
来の如く大容量のコンデンサC を使用しなくても, 電子
ボリュームを用いた出力の直流オフセット電圧の変化し
ない可変増幅回路が実現できるので、移動通信用の端末
機などの小形化と回路の LSI化に寄与する効果が大き
い。As described above, according to the present invention, it is possible to realize a variable amplifier circuit using an electronic potentiometer in which the output DC offset voltage does not change without using a large-capacity capacitor C as in the prior art. Therefore, it has a great effect on the miniaturization of terminals for mobile communication and the LSI of circuits.
【図１】 本発明の請求項１に対応する可変増幅回路の
基本構成を示す原理図、FIG. 1 is a principle diagram showing a basic configuration of a variable amplifier circuit according to claim 1 of the present invention,
【図２】 本発明の請求項２に対応する第１の実施例の
可変増幅回路の回路図、FIG. 2 is a circuit diagram of a variable amplifier circuit of a first embodiment corresponding to claim 2 of the present invention,
【図３】 本発明の請求項３に対応する第２の実施例の
可変増幅回路の回路図、FIG. 3 is a circuit diagram of a variable amplifier circuit of a second embodiment corresponding to claim 3 of the present invention,
【図４】 本発明の請求項４に対応する可変増幅回路の
補償回路の構成図、FIG. 4 is a configuration diagram of a compensation circuit of a variable amplifier circuit according to claim 4 of the present invention,
【図５】 本発明の請求項５に対応する実施例の可変増
幅回路の回路図、FIG. 5 is a circuit diagram of a variable amplifier circuit of an embodiment corresponding to claim 5 of the present invention,
【図６】 従来の電子ボリュームの構成を示す回路図、FIG. 6 is a circuit diagram showing a configuration of a conventional electronic volume,
【図７】 従来の電子ボリュームを用いた可変増幅回路
の回路図、FIG. 7 is a circuit diagram of a conventional variable amplifier circuit using an electronic volume,
１，２は電子ボリュームEV 1,EV 2 、３は加減算回路で
ある。Reference numerals 1 and 2 are electronic volumes EV 1, EV 2, and 3 is an adder / subtractor circuit.
Claims (5)
得(G) を変化させて入力信号振幅より小さい振幅の出力
信号を出力する電子ボリューム(EV)を用いた可変増幅回
路であって、交流信号(v)に直流オフセット電圧(V)が重
畳した信号(Vi=v+V)を入力信号とし利得(G) の電圧を出
力する第１の電子ボリューム(1) の出力[G(v+V)]と、前
記直流オフセット電圧(V)のみを入力信号とし同じ利得
(G)の電圧を出力する第２の電子ボリューム(2)の出力(G
V)とを加算減算して其の出力信号(Vo=-Gv+V)の直流オフ
セット電圧(V) の変化分を相殺する加減算回路(3)を備
えたことを特徴とする可変増幅回路。1. A variable amplifier circuit using an electronic potentiometer (EV) which outputs an output signal having an amplitude smaller than an input signal amplitude by changing a gain (G) of an input signal with a non-inverting amplifier (OPA). Then, the signal (Vi = v + V) in which the DC offset voltage (V) is superimposed on the AC signal (v) is used as the input signal and the voltage of the gain (G) is output. (v + V)] and the above DC offset voltage (V) only as input signal and same gain
Output (G) of the second electronic volume (2) that outputs the voltage of (G)
A variable amplifier circuit characterized by comprising an adder / subtractor circuit (3) for adding and subtracting V) and offsetting a change in the DC offset voltage (V) of the output signal (Vo = -Gv + V).
リューム(EV 2)の出力(GV)と入力(V)の和を反転入力端
(-)に入力する第１の反転増幅器(OPA1)と、該反転増幅
器(OPA1)の出力と第１の電子ボリューム(EV 1)の出力[G
(v+V)]との和を反転入力端(-)に入力する第２の反転増
幅器(OPA2)とから成り、その各非反転入力端(+)にはオ
フセット電圧(V)に等しい直流電圧(V=V DD/2)が供給さ
れて、前記第２の反転増幅器(OPA2)が第１の反転増幅器
(OPA1)の出力[(1-G)V]と前記第１の電子ボリューム(EV
1)の出力[G(v+V)]とを差動的に加算して所定の出力信号
(Vo=-Gv+V)を出力することを特徴とした請求項１記載の
可変増幅回路。2. The adding / subtracting circuit (3) inverts the sum of the output (GV) and the input (V) of the second electronic potentiometer (EV 2).
(-) and the first inverting amplifier to an input (OPA 1), the output [G of the output and the first electronic volume of the inverting amplifier (OPA 1) (EV 1)
(v + V)] and the second inverting amplifier (OPA 2 ) which inputs the sum to the inverting input terminal (-), and each non-inverting input terminal (+) is equal to the offset voltage (V). A direct current voltage (V = V DD / 2) is supplied, and the second inverting amplifier (OPA 2 ) is supplied to the first inverting amplifier.
Output of (OPA 1 ) [(1-G) V] and the first electronic volume (EV
The output signal [G (v + V)] of 1) is added differentially and the specified output signal is obtained.
The variable amplifier circuit according to claim 1, wherein (Vo = -Gv + V) is output.
リューム(EV 2)の出力(GV)と入力(V) とを抵抗(R1,R2>R
1)により加算する抵抗加算器と、該抵抗加算器の出力
[(Gv+V)/2]を非反転入力端(+) に入力し，第１の電子ボ
リューム(EV 1)の出力[G(v+V)]を反転入力端(-)に入力
して演算する演算増幅器(OPA3)とから成り、該演算増幅
器(OPA3)が前記抵抗加算器の出力[(Gv+V)/2]と前記第１
の電子ボリューム(EV 1)の出力[G(v+V)]とを差動的に加
算して所定の出力信号(Vo=-Gv+V)を出力することを特徴
とした請求項１記載の可変増幅回路。3. The addition / subtraction circuit (3) connects the output (GV) and the input (V) of the second electronic potentiometer (EV 2) with resistors (R 1, R 2 > R).
Resistance adder that adds by 1 ) and the output of the resistance adder
Input [(Gv + V) / 2] to the non-inverting input terminal (+) and the output [G (v + V)] of the first electronic potentiometer (EV 1) to the inverting input terminal (-). an operational amplifier for calculating Te made from (OPA 3) and, the operational amplifier (OPA 3) is the output of the resistor adder [(Gv + V) / 2 ] the first
2. The predetermined output signal (Vo = -Gv + V) is output by differentially adding the output [G (v + V)] of the electronic volume (EV 1) of the above. Variable amplifier circuit.
の直流オフセット電圧(V)の変動分を補償する補償回路
であって、前記可変増幅回路の出力信号(Vo)を、その反
転入力端(-)が容量(C)で出力端に接続され，非反転入力
端(+) に直流オフセット電圧(V)が供給されて演算する
演算増幅器(OPA4)を用いた低域通過フィルタ(LPF)を通
し、該出力信号(Vo=-Gv+V)の直流オフセット電圧(V)を
取り出して、該可変増幅回路の第２の電子ボリューム
(2)の入力の直流オフセット電圧(V)とすることを特徴と
した可変増幅回路。4. The output signal of the variable amplifier circuit (Vo = -Gv + V)
Compensation circuit for compensating for the variation of the DC offset voltage (V) of the output signal (Vo) of the variable amplification circuit, the inverting input terminal (-) is connected to the output terminal by the capacitance (C), The output signal (Vo = -Gv + V) is passed through a low-pass filter (LPF) that uses an operational amplifier (OPA 4 ) that operates by supplying a DC offset voltage (V) to the non-inverting input terminal (+). Of the DC offset voltage (V) of the
A variable amplifier circuit characterized in that a DC offset voltage (V) at the input of (2) is used.
ム(1)の入力信号( Vi=v+V)から、其の中の直流オフセッ
ト電圧(V)を抽出する低域通過フィルタ(LPF)を設け、該
低域通過フィルタの抽出した直流電圧(V) を第２の電子
ボリューム(2)の入力とすることを特徴とした請求項１
記載の可変増幅回路。5. A low pass filter (LPF) for extracting a DC offset voltage (V) therein from an input signal (Vi = v + V) of a first electronic volume (1) of the variable amplifier circuit. The DC voltage (V) extracted by the low-pass filter is input to the second electronic volume (2).
The variable amplification circuit described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251991A JPH0555848A (en) | 1991-08-26 | 1991-08-26 | Variable amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21251991A JPH0555848A (en) | 1991-08-26 | 1991-08-26 | Variable amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555848A true JPH0555848A (en) | 1993-03-05 |
Family
ID=16624019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21251991A Withdrawn JPH0555848A (en) | 1991-08-26 | 1991-08-26 | Variable amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555848A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005094178A (en) * | 2003-09-16 | 2005-04-07 | Sony Ericsson Mobilecommunications Japan Inc | Variable gain control circuit and receiver |
-
1991
- 1991-08-26 JP JP21251991A patent/JPH0555848A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005094178A (en) * | 2003-09-16 | 2005-04-07 | Sony Ericsson Mobilecommunications Japan Inc | Variable gain control circuit and receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8335328B2 (en) | Programmable integrated microphone interface circuit | |
| Di Cataldo et al. | Active capacitance multipliers using current conveyors | |
| EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| WO2000070755A1 (en) | Signal amplifier and balanced input/output differential amplifier | |
| EP1898526B1 (en) | Low-pass filter and voltage-current conversion circuit used in the same | |
| JPH0555848A (en) | Variable amplifier circuit | |
| US20070247168A1 (en) | Impedance conversion circuit and intergrated circuit including thereof | |
| US7180357B2 (en) | Operational amplifier integrator | |
| US20060202748A1 (en) | Input circuit | |
| CN111969963B (en) | Pre-amplifier | |
| JP4417673B2 (en) | Electric meter signal input circuit | |
| JP3179838B2 (en) | Noise detection circuit | |
| CN108874021B (en) | A dynamic compensation circuit for line voltage drop | |
| JPH0635540Y2 (en) | Differential amplifier | |
| JPH01246912A (en) | Low-pass filter | |
| US6307438B1 (en) | Multistage operational amplifier with stability control | |
| JP2001183396A (en) | Differential probe | |
| JPH06152281A (en) | Composite differential amplifier | |
| JP2687656B2 (en) | Subscriber line circuit | |
| RU2092899C1 (en) | Device which solves differential equations | |
| RU17376U1 (en) | VOLTAGE INTEGRATOR | |
| JPH0552677A (en) | Excitation circuit of Wheatstone Bridge type load cell | |
| JPH0326669Y2 (en) | ||
| JP2750776B2 (en) | Graphic equalizer circuit | |
| KR0135461B1 (en) | Amplifier with high input impedance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |