JPH0555879A - 階段波発生回路 - Google Patents
階段波発生回路Info
- Publication number
- JPH0555879A JPH0555879A JP20960591A JP20960591A JPH0555879A JP H0555879 A JPH0555879 A JP H0555879A JP 20960591 A JP20960591 A JP 20960591A JP 20960591 A JP20960591 A JP 20960591A JP H0555879 A JPH0555879 A JP H0555879A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output terminal
- switch
- staircase wave
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000009432 framing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】高圧かつ高速で，シンプルな構成，良好な平坦
度をもたせる。 【構成】ｎ個の抵抗Ｒ1 〜Ｒn の直列回路にてＶH −Ｖ
L 間を分圧する分圧手段が構成され、分圧電圧Ｖ1 〜Ｖ
n-1 が得られる。また、ｎ個のスイッチ素子Ｓ1 ，Ｓ2
〜Ｓn-1 の一端が逆流阻止用のダイオードＤ1 〜Ｄn-1
を介してそれぞれ分圧電圧Ｖ1 〜Ｖn-1 に、スイッチ素
子Ｓn の一端が高レベルの電源ＶH に接続され、他端が
出力端子ＯＵＴに接続されてスイッチ手段が形成されて
いる。ダイオードＤ1 〜Ｄn-1 は、スイッチ素子Ｓ1 〜
Ｓn-1 を通して図の右方向に電流が流れるのを防止する
ものである。出力端子ＯＵＴと電源ＶL の間には抵抗Ｒ
0 が接続され、スイッチ素子Ｓ1 〜Ｓn はトリガ手段４
からのトリガ信号ＴＲ1 〜ＴＲn によりオンされる。
度をもたせる。 【構成】ｎ個の抵抗Ｒ1 〜Ｒn の直列回路にてＶH −Ｖ
L 間を分圧する分圧手段が構成され、分圧電圧Ｖ1 〜Ｖ
n-1 が得られる。また、ｎ個のスイッチ素子Ｓ1 ，Ｓ2
〜Ｓn-1 の一端が逆流阻止用のダイオードＤ1 〜Ｄn-1
を介してそれぞれ分圧電圧Ｖ1 〜Ｖn-1 に、スイッチ素
子Ｓn の一端が高レベルの電源ＶH に接続され、他端が
出力端子ＯＵＴに接続されてスイッチ手段が形成されて
いる。ダイオードＤ1 〜Ｄn-1 は、スイッチ素子Ｓ1 〜
Ｓn-1 を通して図の右方向に電流が流れるのを防止する
ものである。出力端子ＯＵＴと電源ＶL の間には抵抗Ｒ
0 が接続され、スイッチ素子Ｓ1 〜Ｓn はトリガ手段４
からのトリガ信号ＴＲ1 〜ＴＲn によりオンされる。
Description
【０００１】
【産業上の利用分野】本発明は階段波発生回路に関する
もので、例えばフレーミングカメラに好適に使用できる
ものである。
もので、例えばフレーミングカメラに好適に使用できる
ものである。
【０００２】
【従来の技術】フレーミングカメラは、光学系によるス
トリーク管の光電面上の結像で生じた光電子を、偏向板
に印加された高電圧で偏向させ、電子光学的な螢光面上
の結像を移動させて時間分解画像を得るものである。こ
の偏向板への高電圧は順次螢光面上の結像を移動させる
ものであるので、高圧かつ高速の階段波が適用される必
要がある。高圧階段波発生方法として、のこぎり波とラ
ンプ電圧の合成による方法が知られている（米国特許 N
o.3,887,841 June 3,1975 ）。これは、周期の異なる二
つのランプ波を重ね合わせることで階段波を得るもので
ある。
トリーク管の光電面上の結像で生じた光電子を、偏向板
に印加された高電圧で偏向させ、電子光学的な螢光面上
の結像を移動させて時間分解画像を得るものである。こ
の偏向板への高電圧は順次螢光面上の結像を移動させる
ものであるので、高圧かつ高速の階段波が適用される必
要がある。高圧階段波発生方法として、のこぎり波とラ
ンプ電圧の合成による方法が知られている（米国特許 N
o.3,887,841 June 3,1975 ）。これは、周期の異なる二
つのランプ波を重ね合わせることで階段波を得るもので
ある。
【０００３】
【発明が解決しようとする課題】フレーミングカメラに
用いられる階段波発生回路は、高圧かつ高速の条件を配
慮すると構成がシンプルかつ高耐圧である必要があり、
また、平坦度が良好でなくてはならない。しかしながら
上記従来例による階段波発生回路では、ランプ電圧の精
度（リニアリティ）やのこぎり波の傾斜とランプ電圧の
傾斜を正確に合わせることが困難なため、正確なフレー
ミング像が得られない。他方、シャープに立ち上る階段
波電圧が得られる方法は色々あるが、前述の条件を満た
すものはなかなか見当たらなかった。
用いられる階段波発生回路は、高圧かつ高速の条件を配
慮すると構成がシンプルかつ高耐圧である必要があり、
また、平坦度が良好でなくてはならない。しかしながら
上記従来例による階段波発生回路では、ランプ電圧の精
度（リニアリティ）やのこぎり波の傾斜とランプ電圧の
傾斜を正確に合わせることが困難なため、正確なフレー
ミング像が得られない。他方、シャープに立ち上る階段
波電圧が得られる方法は色々あるが、前述の条件を満た
すものはなかなか見当たらなかった。
【０００４】本発明は上記のような問題点を解決するこ
とを課題としている。
とを課題としている。
【０００５】
【課題を解決するための手段】本発明の階段波発生回路
は、互いに電圧レベルが異なる２つの電源の間に直列接
続された複数の分圧要素（抵抗，ツェナーダイオードな
ど）を有するとともに２つの電源間の電位差を複数のレ
ベルに分圧する分圧手段と、一端に分圧手段の分圧出力
が与えられ他端が出力端子に共通に接続された複数のス
イッチ素子（ＦＥＴ，バイポーラトランジスタ，フォト
カプラなど）と、これらスイッチ素子それぞれの分圧出
力の電圧が出力端子電圧よりも低い時にそのスイッチ素
子に電流が流れることを阻止する逆流阻止素子（ダイオ
ードなど）とを有し、出力端子から階段波電圧を出力す
るスイッチ手段と、複数のスイッチ素子を個々にオンさ
せるトリガ手段とを備えることを特徴とする。
は、互いに電圧レベルが異なる２つの電源の間に直列接
続された複数の分圧要素（抵抗，ツェナーダイオードな
ど）を有するとともに２つの電源間の電位差を複数のレ
ベルに分圧する分圧手段と、一端に分圧手段の分圧出力
が与えられ他端が出力端子に共通に接続された複数のス
イッチ素子（ＦＥＴ，バイポーラトランジスタ，フォト
カプラなど）と、これらスイッチ素子それぞれの分圧出
力の電圧が出力端子電圧よりも低い時にそのスイッチ素
子に電流が流れることを阻止する逆流阻止素子（ダイオ
ードなど）とを有し、出力端子から階段波電圧を出力す
るスイッチ手段と、複数のスイッチ素子を個々にオンさ
せるトリガ手段とを備えることを特徴とする。
【０００６】また、グランド電位と分圧手段の分圧出力
それぞれとの間にコンデンサをさらに備えることをこと
を特徴としてもよい。
それぞれとの間にコンデンサをさらに備えることをこと
を特徴としてもよい。
【０００７】そして、スイッチ手段は、出力端子と２つ
の電源のうち一方に接続されてトリガ手段の出力により
オン、オフされる復帰用スイッチ素子を更に備えても良
い。
の電源のうち一方に接続されてトリガ手段の出力により
オン、オフされる復帰用スイッチ素子を更に備えても良
い。
【０００８】
【作用】本発明によれば、電源電圧が分圧手段によって
複数レベルの電圧に分圧され、複数のスイッチ素子を順
次にオンさせることにより複数レベルの分圧電圧が順次
出力される。
複数レベルの電圧に分圧され、複数のスイッチ素子を順
次にオンさせることにより複数レベルの分圧電圧が順次
出力される。
【０００９】ここで、コンデンサをさらに備える場合、
分圧電圧発生用の回路の出力インピーダンスを小さくす
る事ができる。
分圧電圧発生用の回路の出力インピーダンスを小さくす
る事ができる。
【００１０】復帰用スイッチ素子を更に有する場合、復
帰用スイッチ素子をオンにすることで、出力端子からの
出力は２つの電源のうち一方に直ちにリセットされる。
帰用スイッチ素子をオンにすることで、出力端子からの
出力は２つの電源のうち一方に直ちにリセットされる。
【００１１】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。
説明する。
【００１２】図１は実施例の回路の基本構成を示してい
る。図示の通り、ｎ個の抵抗Ｒ1 ，〜Ｒn の直列回路に
よって分圧手段が構成され、これは高レベルの電源ＶH
と低レベルの電源ＶL の間に接続される。この間の電位
差ＶH −ＶL は各抵抗Ｒ1〜Ｒn により分圧され、分圧
電圧Ｖ1 〜Ｖn-1が得られる。また、例えばＦＥＴやバ
イポーラトランジスタからなるスイッチ素子Ｓ1 〜Ｓ
n-1 の一端が、逆流阻止用のダイオードＤ1 〜Ｄn-1 を
介してそれぞれ分圧電圧Ｖ1 〜Ｖn-1 に接続される。ス
イッチ素子Ｓn の一端が、高レベルの電源ＶH に接続さ
れる。また、スイッチ素子Ｓ1 〜Ｓn の他端が出力端子
ＯＵＴに接続され、これらでスイッチ手段が形成されて
いる。ダイオードＤ1 〜Ｄn-1 は、分圧電圧Ｖ1 〜Ｖ
n-1 それぞれが出力端子ＯＵＴよりも低くなった場合
に、スイッチ素子Ｓ1 〜Ｓn-1 を通して分圧電圧Ｖ1 〜
Ｖn-1 に電流が流れるのを防止するものである。出力端
子ＯＵＴと電源ＶL の間には抵抗Ｒ0 が接続されてい
る。トリガ手段４は、ＥＣＬやＴＴＬで構成され、スイ
ッチ素子Ｓ1 〜Ｓn をトリガ信号ＴＲ1 〜ＴＲn により
オンするものである。
る。図示の通り、ｎ個の抵抗Ｒ1 ，〜Ｒn の直列回路に
よって分圧手段が構成され、これは高レベルの電源ＶH
と低レベルの電源ＶL の間に接続される。この間の電位
差ＶH −ＶL は各抵抗Ｒ1〜Ｒn により分圧され、分圧
電圧Ｖ1 〜Ｖn-1が得られる。また、例えばＦＥＴやバ
イポーラトランジスタからなるスイッチ素子Ｓ1 〜Ｓ
n-1 の一端が、逆流阻止用のダイオードＤ1 〜Ｄn-1 を
介してそれぞれ分圧電圧Ｖ1 〜Ｖn-1 に接続される。ス
イッチ素子Ｓn の一端が、高レベルの電源ＶH に接続さ
れる。また、スイッチ素子Ｓ1 〜Ｓn の他端が出力端子
ＯＵＴに接続され、これらでスイッチ手段が形成されて
いる。ダイオードＤ1 〜Ｄn-1 は、分圧電圧Ｖ1 〜Ｖ
n-1 それぞれが出力端子ＯＵＴよりも低くなった場合
に、スイッチ素子Ｓ1 〜Ｓn-1 を通して分圧電圧Ｖ1 〜
Ｖn-1 に電流が流れるのを防止するものである。出力端
子ＯＵＴと電源ＶL の間には抵抗Ｒ0 が接続されてい
る。トリガ手段４は、ＥＣＬやＴＴＬで構成され、スイ
ッチ素子Ｓ1 〜Ｓn をトリガ信号ＴＲ1 〜ＴＲn により
オンするものである。
【００１３】上記の階段波発生回路については、ｎ＝４
として図２のタイミングチャートを用いて動作を説明す
る。
として図２のタイミングチャートを用いて動作を説明す
る。
【００１４】まず、スイッチ素子Ｓ1 〜Ｓn は全部で４
個であるので、従って得られる電圧レベルは電源ＶH 、
電源ＶL の２つのレベルの他に、分圧電圧Ｖ1 〜Ｖ3 の
合計５種類のレベルである。図２（ａ）左側のように、
全てのスイッチ素子Ｓ1 〜Ｓ4 がオフのとき（図２
（ａ）のｔ0 の状態）には、出力端子ＯＵＴは抵抗Ｒ0
で電源ＶL に短絡しているので、出力レベルはＶOUT ＝
ＶL となる。トリガ信号ＴＲ1 によってスイッチ素子Ｓ
1 のみがＯＮになると、出力レベルＶOUT はＶ1 となる
（図２（ａ）のｔ1 の状態）。スイッチ素子Ｓ1 に加え
てスイッチ素子Ｓ2 がトリガ信号ＴＲ2 によりＯＮとな
ると、出力レベルＶOUT はＶ2 となる（図２（ａ）のｔ
2 の状態）。このとき、レベルＶ2 はレベルＶ1 よりも
高くなっているので、ダイオードＤ1 は逆バイアスとな
ってレベルＶ1 への電流が阻止される。さらに、スイッ
チ素子Ｓ1 ，Ｓ2 に加えてスイッチ素子Ｓ3 がトリガ信
号ＴＲ3 でＯＮになると、出力レベルＶOUT はＶ3 とな
る（図２（ａ）のｔ3 の状態）。更にスイッチ素子Ｓ4
もトリガ信号ＴＲ4 でＯＮになると、出力レベルＶOUT
は電源ＶH と同電位になる（図２（ａ）のｔ4 の状
態）。最後に、スイッチ素子Ｓ1 〜Ｓ4 がＯＦＦになる
と、直ちにＶL とはならず、出力端子ＯＵＴにつながれ
た負荷の浮遊容量などの放電により、その立ち下がりは
ややなだらかなものになる（図２（ａ）のｔ5 以降の状
態）。ここで、点線で示すようにスイッチ素子ＳL が設
けられ、このスイッチ素子ＳL をオンにすると、出力端
子ＯＵＴは電源ＶL は短絡されて直ちに出力レベルＶ
OUT ＝ＶL となる。
個であるので、従って得られる電圧レベルは電源ＶH 、
電源ＶL の２つのレベルの他に、分圧電圧Ｖ1 〜Ｖ3 の
合計５種類のレベルである。図２（ａ）左側のように、
全てのスイッチ素子Ｓ1 〜Ｓ4 がオフのとき（図２
（ａ）のｔ0 の状態）には、出力端子ＯＵＴは抵抗Ｒ0
で電源ＶL に短絡しているので、出力レベルはＶOUT ＝
ＶL となる。トリガ信号ＴＲ1 によってスイッチ素子Ｓ
1 のみがＯＮになると、出力レベルＶOUT はＶ1 となる
（図２（ａ）のｔ1 の状態）。スイッチ素子Ｓ1 に加え
てスイッチ素子Ｓ2 がトリガ信号ＴＲ2 によりＯＮとな
ると、出力レベルＶOUT はＶ2 となる（図２（ａ）のｔ
2 の状態）。このとき、レベルＶ2 はレベルＶ1 よりも
高くなっているので、ダイオードＤ1 は逆バイアスとな
ってレベルＶ1 への電流が阻止される。さらに、スイッ
チ素子Ｓ1 ，Ｓ2 に加えてスイッチ素子Ｓ3 がトリガ信
号ＴＲ3 でＯＮになると、出力レベルＶOUT はＶ3 とな
る（図２（ａ）のｔ3 の状態）。更にスイッチ素子Ｓ4
もトリガ信号ＴＲ4 でＯＮになると、出力レベルＶOUT
は電源ＶH と同電位になる（図２（ａ）のｔ4 の状
態）。最後に、スイッチ素子Ｓ1 〜Ｓ4 がＯＦＦになる
と、直ちにＶL とはならず、出力端子ＯＵＴにつながれ
た負荷の浮遊容量などの放電により、その立ち下がりは
ややなだらかなものになる（図２（ａ）のｔ5 以降の状
態）。ここで、点線で示すようにスイッチ素子ＳL が設
けられ、このスイッチ素子ＳL をオンにすると、出力端
子ＯＵＴは電源ＶL は短絡されて直ちに出力レベルＶ
OUT ＝ＶL となる。
【００１５】一方、図２（ｂ）のように、スイッチ素子
Ｓ2 ，Ｓ4 を順次ＯＮにすると、出力レベルＶOUT は電
源ＶL のレベルからＶ2 に上り、続けてスイッチ素子Ｓ
4 がＯＮになると、出力レベルＶOUT はＶ2 から電源Ｖ
H のレベルに上る。従って、この場合には、上記図２
（ａ）とは段幅および段差が共に異なる２段階の階段波
電圧が得られる。
Ｓ2 ，Ｓ4 を順次ＯＮにすると、出力レベルＶOUT は電
源ＶL のレベルからＶ2 に上り、続けてスイッチ素子Ｓ
4 がＯＮになると、出力レベルＶOUT はＶ2 から電源Ｖ
H のレベルに上る。従って、この場合には、上記図２
（ａ）とは段幅および段差が共に異なる２段階の階段波
電圧が得られる。
【００１６】ここで、複数のスイッチ素子のオン動作に
よって、一つの電圧変化となるようにして階段波電圧を
発生させている場合、制御タイミングの微妙なずれによ
ってスイッチ素子のＯＮ抵抗ノイズが生じ、あまりいい
波形にはならない。しかし、前述した階段波発生回路で
は、単一のスイッチ素子の動作によって出力レベルＶ
OUT を変化させているので、制御が簡単になり、また、
制御タイミングのずれが原理的に生じないためこのよう
なノイズは発生しない。
よって、一つの電圧変化となるようにして階段波電圧を
発生させている場合、制御タイミングの微妙なずれによ
ってスイッチ素子のＯＮ抵抗ノイズが生じ、あまりいい
波形にはならない。しかし、前述した階段波発生回路で
は、単一のスイッチ素子の動作によって出力レベルＶ
OUT を変化させているので、制御が簡単になり、また、
制御タイミングのずれが原理的に生じないためこのよう
なノイズは発生しない。
【００１７】このため本発明によれば、ＦＥＴやバイポ
ーラトランジスタのような、高速スイッチング素子をス
イッチ素子Ｓに用いることにより、１０ns以下の高速階
段波電圧が得られる。そのうえ、スイッチ素子Ｓをトリ
ガするタイミングを変えるだけで、その段幅を容易に変
更できる。また、各段の出力電圧は分圧手段による分圧
電圧となっているため、平坦度を極めて良好になし得
る。更に、本発明の階段波発生回路は１ｋＶ程度以上の
高耐圧が可能なＦＥＴ、ダイオード、抵抗などの素子で
回路が構成されているので、高圧の階段波電圧が容易に
得られる。
ーラトランジスタのような、高速スイッチング素子をス
イッチ素子Ｓに用いることにより、１０ns以下の高速階
段波電圧が得られる。そのうえ、スイッチ素子Ｓをトリ
ガするタイミングを変えるだけで、その段幅を容易に変
更できる。また、各段の出力電圧は分圧手段による分圧
電圧となっているため、平坦度を極めて良好になし得
る。更に、本発明の階段波発生回路は１ｋＶ程度以上の
高耐圧が可能なＦＥＴ、ダイオード、抵抗などの素子で
回路が構成されているので、高圧の階段波電圧が容易に
得られる。
【００１８】図３は本発明の第２実施例に係る階段波発
生回路を示している。
生回路を示している。
【００１９】この実施例では、スイッチ素子Ｓ1 〜Ｓ4
をＦＥＴで構成すると共に、そのゲート・ソース間にダ
イオードＤ11〜Ｄ14を接続し、逆電圧からスイッチ素子
Ｓ1 〜Ｓ4 を保護している。更に、スイッチ素子Ｓ1 〜
Ｓ4 とトリガ手段４の間はパルストランスＴ1 〜Ｔ4 で
接続され、電源に対しアイソレーションをとっている。
そして、トリガ手段４からのトリガ信号ＴＲ1 〜ＴＲ4
は、バッファＢ1 〜Ｂ4 とコンデンサＣ1 〜Ｃ4 を介し
てスイッチ素子Ｓ1 〜Ｓ4 に入力されている。また、電
源ＶH 及び分圧電圧Ｖ1 〜Ｖ3 にはそれぞれコンデンサ
Ｃ11〜Ｃ14が接続され、これらのコンデンサの他端はグ
ランドラインに接続されている。
をＦＥＴで構成すると共に、そのゲート・ソース間にダ
イオードＤ11〜Ｄ14を接続し、逆電圧からスイッチ素子
Ｓ1 〜Ｓ4 を保護している。更に、スイッチ素子Ｓ1 〜
Ｓ4 とトリガ手段４の間はパルストランスＴ1 〜Ｔ4 で
接続され、電源に対しアイソレーションをとっている。
そして、トリガ手段４からのトリガ信号ＴＲ1 〜ＴＲ4
は、バッファＢ1 〜Ｂ4 とコンデンサＣ1 〜Ｃ4 を介し
てスイッチ素子Ｓ1 〜Ｓ4 に入力されている。また、電
源ＶH 及び分圧電圧Ｖ1 〜Ｖ3 にはそれぞれコンデンサ
Ｃ11〜Ｃ14が接続され、これらのコンデンサの他端はグ
ランドラインに接続されている。
【００２０】この回路では、トリガ手段４とスイッチ素
子Ｓを構成するＦＥＴの間がトランス結合となっていて
交流成分しか伝送できないるため、周期の長い方形波即
ち階段波電圧の段幅が長い場合ではサグが生じ、ＦＥＴ
がＯＮ状態から徐々にＯＦＦ状態となる可能性がある。
そこで、このＦＥＴ（スイッチ素子Ｓ）のＯＮ状態を長
くするように、階段波電圧の段幅の期間、ＦＥＴのゲー
トにバーストパルスを加えるようにする。図４は、この
図３の回路を図２のタイムチャートと同様の動作をさせ
る場合の一例である。この図には、トリガ信号ＴＲ1 〜
ＴＲ4 と、階段波電圧の波形と、バーストパルスの関係
が示されている。
子Ｓを構成するＦＥＴの間がトランス結合となっていて
交流成分しか伝送できないるため、周期の長い方形波即
ち階段波電圧の段幅が長い場合ではサグが生じ、ＦＥＴ
がＯＮ状態から徐々にＯＦＦ状態となる可能性がある。
そこで、このＦＥＴ（スイッチ素子Ｓ）のＯＮ状態を長
くするように、階段波電圧の段幅の期間、ＦＥＴのゲー
トにバーストパルスを加えるようにする。図４は、この
図３の回路を図２のタイムチャートと同様の動作をさせ
る場合の一例である。この図には、トリガ信号ＴＲ1 〜
ＴＲ4 と、階段波電圧の波形と、バーストパルスの関係
が示されている。
【００２１】図５は本発明の第３実施例に係る階段波発
生回路の要部を示している。
生回路の要部を示している。
【００２２】この実施例では、スイッチ素子Ｓ1 〜Ｓ4
をフォトカプラで構成している。このようにすれば、ト
リガ手段４と高圧階段波電圧発生のためのスイッチ素子
Ｓとの間を絶縁できるため、パルストランスを用いた第
２実施例と同様に、電源に対するアイソレーションが容
易になる。
をフォトカプラで構成している。このようにすれば、ト
リガ手段４と高圧階段波電圧発生のためのスイッチ素子
Ｓとの間を絶縁できるため、パルストランスを用いた第
２実施例と同様に、電源に対するアイソレーションが容
易になる。
【００２３】次に、本発明の階段波発生回路を適用した
フレーミングカメラの具体例を説明する。
フレーミングカメラの具体例を説明する。
【００２４】図６はその具体例構成図であり、図７は動
作を示すタイムチャートである。図示の通り、ストリー
ク管２０の垂直偏向電極２６には垂直偏向電圧発生回路
１３からの高圧階段波電圧（図７（ｂ）図示）が印加さ
れ、水平偏向電極２７には水平偏向電圧発生回路１４か
らの高圧方形波電圧（図７（ｄ）図示）が印加される。
また、ＭＣＰ（マイクロチャンネルプレート）２８には
ゲート電圧発生回路１５からのＭＣＰゲート電圧（図７
（ｃ）図示）が印加される。なお、図７（ａ）の波形
は、図６のロジック回路６１に入力されるトリガパルス
ＴＲＩＧ．ＩＮを示す。
作を示すタイムチャートである。図示の通り、ストリー
ク管２０の垂直偏向電極２６には垂直偏向電圧発生回路
１３からの高圧階段波電圧（図７（ｂ）図示）が印加さ
れ、水平偏向電極２７には水平偏向電圧発生回路１４か
らの高圧方形波電圧（図７（ｄ）図示）が印加される。
また、ＭＣＰ（マイクロチャンネルプレート）２８には
ゲート電圧発生回路１５からのＭＣＰゲート電圧（図７
（ｃ）図示）が印加される。なお、図７（ａ）の波形
は、図６のロジック回路６１に入力されるトリガパルス
ＴＲＩＧ．ＩＮを示す。
【００２５】上記のように構成されるフレーミングカメ
ラでは、被測定光（画像）がストリーク管２０の光電面
２２に入射されと、光電面２２からは光電子が放出さ
れ、電子光学系によってＭＣＰ２８に結像される。この
とき、垂直偏向電極２６には階段波電圧が印加されてい
るので、電子ビームはこの電圧変化に応じて４段階に垂
直方向に偏向される。また、水平偏向電極２７には方形
波が印加されているので、垂直方向に偏向された電子ビ
ームは更に水平方向の２段階に偏向される。従って、Ｍ
ＣＰ２８には８フレームの像が異なる位置に形成され
る。更に、ＭＣＰ２８にはゲート電圧が印加されている
ので、これがシャッタとして機能し、従って螢光面３０
に形成される像は図６および図７（ｅ）に（１），
（２），（３），… （７），（８）として示すよう
に、８枚の並んだ像となる。そして、この８フレームの
像は図７（ｄ）の期間（１），（２），…（７），
（８）の被測定光画像に対応することになる。
ラでは、被測定光（画像）がストリーク管２０の光電面
２２に入射されと、光電面２２からは光電子が放出さ
れ、電子光学系によってＭＣＰ２８に結像される。この
とき、垂直偏向電極２６には階段波電圧が印加されてい
るので、電子ビームはこの電圧変化に応じて４段階に垂
直方向に偏向される。また、水平偏向電極２７には方形
波が印加されているので、垂直方向に偏向された電子ビ
ームは更に水平方向の２段階に偏向される。従って、Ｍ
ＣＰ２８には８フレームの像が異なる位置に形成され
る。更に、ＭＣＰ２８にはゲート電圧が印加されている
ので、これがシャッタとして機能し、従って螢光面３０
に形成される像は図６および図７（ｅ）に（１），
（２），（３），… （７），（８）として示すよう
に、８枚の並んだ像となる。そして、この８フレームの
像は図７（ｄ）の期間（１），（２），…（７），
（８）の被測定光画像に対応することになる。
【００２６】本発明は上記実施例に限定されるものでは
なく、種々の変更が可能である。
なく、種々の変更が可能である。
【００２７】例えば、本発明の回路による階段波電圧は
低圧から高圧に変るものに限らず、素子や電源の極性を
反転させれば高圧から低圧に変るものとすることもでき
る。また、実施例ではフレーミングカメラへの適用のみ
を示したが、ＣＲＴなどに広く応用することも可能であ
り、このようにすれば高速高分解能の連続撮像が可能に
なる。
低圧から高圧に変るものに限らず、素子や電源の極性を
反転させれば高圧から低圧に変るものとすることもでき
る。また、実施例ではフレーミングカメラへの適用のみ
を示したが、ＣＲＴなどに広く応用することも可能であ
り、このようにすれば高速高分解能の連続撮像が可能に
なる。
【００２８】
【発明の効果】以上、詳細に説明した通り本発明によれ
ば、電源電圧が分圧手段によって複数レベルの電圧に分
圧され、複数のスイッチ素子を順次にオンさせることに
より複数レベルの分圧電圧が順次出力される。このた
め、高圧かつ高速でありながら立ち上り又は立ち下りが
極めてシャープで、しかも平坦度の高い階段波電圧が得
られる。また、コンデンサをさらに備えることで、分圧
電圧発生用の回路の出力インピーダンスを下げる事がで
きるので、出力の立上がりをより急峻に、平坦度をより
良好にすることができる。そして、復帰用スイッチ素子
を更に有することで、出力は２つの電源のうち一方に直
ちにリセットされるため、繰り返し動作の周期を短くす
ることができる。
ば、電源電圧が分圧手段によって複数レベルの電圧に分
圧され、複数のスイッチ素子を順次にオンさせることに
より複数レベルの分圧電圧が順次出力される。このた
め、高圧かつ高速でありながら立ち上り又は立ち下りが
極めてシャープで、しかも平坦度の高い階段波電圧が得
られる。また、コンデンサをさらに備えることで、分圧
電圧発生用の回路の出力インピーダンスを下げる事がで
きるので、出力の立上がりをより急峻に、平坦度をより
良好にすることができる。そして、復帰用スイッチ素子
を更に有することで、出力は２つの電源のうち一方に直
ちにリセットされるため、繰り返し動作の周期を短くす
ることができる。
【図１】本発明の実施例に係る階段波発生回路の基本構
成図。
成図。
【図２】発明の実施例に係る階段波発生回路の動作を説
明するタイムチャート。
明するタイムチャート。
【図３】第２実施例に係る階段波発生回路の構成図。
【図４】第２実施例の動作を説明するタイムチャート。
【図５】第３実施例に係る階段波発生回路の要部構成
図。
図。
【図６】本発明を適用したフレーミングカメラの構成
図。
図。
【図７】本発明を適用したフレーミングカメラの動作を
説明するタイムチャート。
説明するタイムチャート。
４…トリガ手段 １４…水平偏向電圧発生回路 １５…ゲート電圧発生回路 ２０…ストリーク管 ２１…受光面板 ２２…光電面 ２３…グリッド ２４…電子レンズ ２５…アノード電極 ２６…垂直偏向電極 ２７…水平偏向電極 ２８…マイクロチャンネルプレート（ＭＣＰ） ２９…出力面板 ３０…螢光面 Ｓ1 〜Ｓn …スイッチ素子 Ｖ1 〜Ｖn-2 …分圧電圧 Ｄ1 〜Ｄn-2 …逆流阻止用ダイオード Ｒ2 〜Ｒn …分圧用抵抗 ＯＵＴ…出力端子。 ６１…ロジック回路
Claims (3)
- 【請求項１】 互いに電圧レベルが異なる２つの電源の
間に直列接続された複数の分圧要素を有するとともに前
記２つの電源間の電位差を複数のレベルに分圧する分圧
手段と、 一端に前記分圧手段の各々の分圧出力が与えられ他端が
出力端子に共通に接続された複数のスイッチ素子と、こ
れらスイッチ素子それぞれの前記分圧出力の電圧が前記
出力端子電圧よりも低い時にそのスイッチ素子に電流が
流れることを阻止する逆流阻止素子とを有し、前記出力
端子から階段波電圧を出力するスイッチ手段と、 前記複数のスイッチ素子を個々にオンさせるトリガ手段
とを備えることを特徴とする階段波発生回路。 - 【請求項２】 グランド電位と前記分圧手段の分圧出力
それぞれとの間にコンデンサをさらに備えることをこと
を特徴とする請求項１記載の階段波発生回路。 - 【請求項３】 前記スイッチ手段は、前記出力端子と前
記２つの電源のうち一方に接続されて前記トリガ手段の
出力によりオン、オフされる復帰用スイッチ素子を更に
有する請求項１または２記載の階段波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20960591A JP3317709B2 (ja) | 1991-08-21 | 1991-08-21 | 階段波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20960591A JP3317709B2 (ja) | 1991-08-21 | 1991-08-21 | 階段波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555879A true JPH0555879A (ja) | 1993-03-05 |
| JP3317709B2 JP3317709B2 (ja) | 2002-08-26 |
Family
ID=16575578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20960591A Expired - Fee Related JP3317709B2 (ja) | 1991-08-21 | 1991-08-21 | 階段波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3317709B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002022798A (ja) * | 2000-07-04 | 2002-01-23 | Oki Electric Ind Co Ltd | 半導体試験装置のノイズ波形を伴うドライバ入力発生方法 |
| KR20140127212A (ko) * | 2011-12-31 | 2014-11-03 | 눅테크 컴퍼니 리미티드 | 펄스 출력 제어용 설비 및 방법 |
-
1991
- 1991-08-21 JP JP20960591A patent/JP3317709B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002022798A (ja) * | 2000-07-04 | 2002-01-23 | Oki Electric Ind Co Ltd | 半導体試験装置のノイズ波形を伴うドライバ入力発生方法 |
| KR20140127212A (ko) * | 2011-12-31 | 2014-11-03 | 눅테크 컴퍼니 리미티드 | 펄스 출력 제어용 설비 및 방법 |
| JP2015505236A (ja) * | 2011-12-31 | 2015-02-16 | 同方威視技術股▲分▼有限公司 | パルス出力を制御するためのデバイス及び方法 |
| US10340783B2 (en) | 2011-12-31 | 2019-07-02 | Nuctech Company Limited | Apparatus and method for controlling pulse output |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3317709B2 (ja) | 2002-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4189749A (en) | Solid state image sensing device | |
| US3526711A (en) | Device comprising a display panel having a plurality of crossed conductors driven by an amplitude to pulse width converter | |
| CN105308863A (zh) | 比较器电路、a/d转换电路以及显示装置 | |
| US5196732A (en) | Step voltage generator | |
| JP3317709B2 (ja) | 階段波発生回路 | |
| CA1086879A (en) | Display device having a matrix of gas discharge display elements | |
| Bradley et al. | Nanosecond gating of AN image intensifier capable of triggered picosecond photography | |
| GB1567659A (en) | Television camera pickup tube combination | |
| US4282427A (en) | Electrooptical camera for registering high-speed processes | |
| Sadasiv et al. | Thin-film circuits for scanning image-sensor arrays | |
| JPS6017049B2 (ja) | ストリ−クカメラ装置 | |
| US6072170A (en) | Switch particularly suited for image intensifier tube system | |
| US3394284A (en) | Capacitive loads and circuits for providing pulsed operation thereof | |
| US4326151A (en) | Scanning waveform generator for flat panel display devices | |
| Baker et al. | Sweep circuit design for a picosecond streak camera | |
| EP0320059A2 (en) | Flat cathode ray tube display apparatus | |
| US4492879A (en) | Trigger circuit | |
| NL8103332A (nl) | Afbuigbesturingsschakeling voor een beeldopneembuis. | |
| SU1170409A1 (ru) | Устройство дл автоматического измерени световых характеристик черно-белых и цветных кинескопов | |
| JPH04309010A (ja) | 方形波発生回路 | |
| JPS62237881A (ja) | カラ−表示装置 | |
| RU2017231C1 (ru) | Устройство для отображения информации на экране электронно-лучевой трубки | |
| SU1127080A2 (ru) | Генератор пилообразного напр жени | |
| JPS6042379Y2 (ja) | オシロスコ−プ | |
| NL9002838A (nl) | Weergeefinrichting. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |