JPH0555907A - プログラマブル論理回路装置 - Google Patents
プログラマブル論理回路装置Info
- Publication number
- JPH0555907A JPH0555907A JP3212193A JP21219391A JPH0555907A JP H0555907 A JPH0555907 A JP H0555907A JP 3212193 A JP3212193 A JP 3212193A JP 21219391 A JP21219391 A JP 21219391A JP H0555907 A JPH0555907 A JP H0555907A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- definition
- memory
- volatile memory
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 定義用メモリとして揮発性メモリと不揮発性
メモリの両方を備えたプログラマブル論理回路装置を提
供すること。 【構成】 この発明のプログラマブル論理回路装置は、
定義用データに応じて内部論理要素の接続関係が特定さ
れる論理回路部４と、この論理回路部４に与える定義用
データを格納する定義用メモリ部７とを備え、定義用メ
モリ部７は、不揮発性メモリで構成された第１の定義用
メモリ３と、揮発性メモリで構成された第２の定義用メ
モリ２と、第１および第２の定義用メモリのいずれか一
方から定義用データを選択的に論理回路部４にロードす
る選択制御手段６とを備えている。このように、定義用
メモリとして揮発性メモリと不揮発性メモリの２種類を
有するので、ユーザーの用途に合わせて適宜選択するこ
とができる。
メモリの両方を備えたプログラマブル論理回路装置を提
供すること。 【構成】 この発明のプログラマブル論理回路装置は、
定義用データに応じて内部論理要素の接続関係が特定さ
れる論理回路部４と、この論理回路部４に与える定義用
データを格納する定義用メモリ部７とを備え、定義用メ
モリ部７は、不揮発性メモリで構成された第１の定義用
メモリ３と、揮発性メモリで構成された第２の定義用メ
モリ２と、第１および第２の定義用メモリのいずれか一
方から定義用データを選択的に論理回路部４にロードす
る選択制御手段６とを備えている。このように、定義用
メモリとして揮発性メモリと不揮発性メモリの２種類を
有するので、ユーザーの用途に合わせて適宜選択するこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルロジッ
クデバイス（ＰＬＤ）とか、フィールドプログラマブル
ゲートアレイ（ＦＰＧＡ）といったプログラム可能な論
理回路装置に関するものである。
クデバイス（ＰＬＤ）とか、フィールドプログラマブル
ゲートアレイ（ＦＰＧＡ）といったプログラム可能な論
理回路装置に関するものである。
【０００２】
【従来の技術】この種のプログラマブル論理回路装置
は、定義用データ（コンフィギュレーションデータ）に
応じて内部論理要素の接続関係が特定される論理回路部
と、定義用データを格納する定義用メモリ部とを備えて
おり、用途に応じた定義用データを定義用メモリ部に書
き込むことにより所望の論理回路を得ることができる。
このようなプログラマブル論理回路装置は、定義用メモ
リに不揮発性メモリを用いたものと、揮発性メモリを用
いたものに大別することができ、これらは用途に応じて
適宜選択される。たとえば、いわゆるパソコン等の汎用
性のある機器に組み込まれた場合、処理に応じて論理回
路の内容変更を求められることがあるが、そのような場
合には揮発性メモリを搭載したプログラマブル論理回路
装置が適当である。逆に、機器に組み込まれた後は１つ
の論理回路としてのみ動作させる場合には、不揮発性メ
モリを定義用メモリとして搭載したものが適当である。
揮発性メモリを用いたもののように、動作の立ち上げ毎
に定義用メモリの内容を書き込むという煩わしさがない
などの理由からである。
は、定義用データ（コンフィギュレーションデータ）に
応じて内部論理要素の接続関係が特定される論理回路部
と、定義用データを格納する定義用メモリ部とを備えて
おり、用途に応じた定義用データを定義用メモリ部に書
き込むことにより所望の論理回路を得ることができる。
このようなプログラマブル論理回路装置は、定義用メモ
リに不揮発性メモリを用いたものと、揮発性メモリを用
いたものに大別することができ、これらは用途に応じて
適宜選択される。たとえば、いわゆるパソコン等の汎用
性のある機器に組み込まれた場合、処理に応じて論理回
路の内容変更を求められることがあるが、そのような場
合には揮発性メモリを搭載したプログラマブル論理回路
装置が適当である。逆に、機器に組み込まれた後は１つ
の論理回路としてのみ動作させる場合には、不揮発性メ
モリを定義用メモリとして搭載したものが適当である。
揮発性メモリを用いたもののように、動作の立ち上げ毎
に定義用メモリの内容を書き込むという煩わしさがない
などの理由からである。
【０００３】
【発明が解決しようとする課題】ところで、製品開発か
ら量産品としての商品化に至るまでの一連の過程におい
て、開発過程の最終プロトタイプで使用したプログラマ
ブル論理回路装置をそのまま量産品に適用したいという
要求がある。しかし、従来は、つぎのような理由により
この要求を満たすことはできなかった。すなわち、プロ
トタイプにおいては試行錯誤を伴うことから、揮発性メ
モリを持つプログラマブル論理回路装置がその揮発性メ
モリに定義用データを与える外付けのＰＲＯＭと共に用
いられるのに対し、開発終了後の量産品では、製品サイ
ズを少しでも小さくしたいために外付けＰＲＯＭが不要
な不揮発性メモリを持つプログラマブル論理回路装置を
採用したいという要求があるからである。このように、
プロトタイプで揮発性メモリを持つプログラマブル論理
回路装置を採用し、量産品では不揮発性メモリを持つプ
ログラマブル論理回路装置を採用する場合には、一般
に、両プログラマブル論理回路装置の物理的な構造が異
なっているので、同一の回路構成であるにも拘らず再設
計をする必要があった。また、このように物理的構造の
異なるプログラマブル論理回路装置の置換を行うと、動
作タイミングが異なることになり、これが組み込まれた
機器全体のタイミング調整も必要となる。
ら量産品としての商品化に至るまでの一連の過程におい
て、開発過程の最終プロトタイプで使用したプログラマ
ブル論理回路装置をそのまま量産品に適用したいという
要求がある。しかし、従来は、つぎのような理由により
この要求を満たすことはできなかった。すなわち、プロ
トタイプにおいては試行錯誤を伴うことから、揮発性メ
モリを持つプログラマブル論理回路装置がその揮発性メ
モリに定義用データを与える外付けのＰＲＯＭと共に用
いられるのに対し、開発終了後の量産品では、製品サイ
ズを少しでも小さくしたいために外付けＰＲＯＭが不要
な不揮発性メモリを持つプログラマブル論理回路装置を
採用したいという要求があるからである。このように、
プロトタイプで揮発性メモリを持つプログラマブル論理
回路装置を採用し、量産品では不揮発性メモリを持つプ
ログラマブル論理回路装置を採用する場合には、一般
に、両プログラマブル論理回路装置の物理的な構造が異
なっているので、同一の回路構成であるにも拘らず再設
計をする必要があった。また、このように物理的構造の
異なるプログラマブル論理回路装置の置換を行うと、動
作タイミングが異なることになり、これが組み込まれた
機器全体のタイミング調整も必要となる。
【０００４】
【課題を解決するための手段】本発明は、このような問
題点に鑑みて為されたものであり、定義用メモリ部に、
不揮発性メモリで構成された第１の定義用メモリと、揮
発性メモリで構成された第２の定義用メモリと、第１お
よび第２の定義用メモリのいずれか一方から定義用デー
タを選択的に前記論理回路部にロードする選択制御手段
とを設けたものである。
題点に鑑みて為されたものであり、定義用メモリ部に、
不揮発性メモリで構成された第１の定義用メモリと、揮
発性メモリで構成された第２の定義用メモリと、第１お
よび第２の定義用メモリのいずれか一方から定義用デー
タを選択的に前記論理回路部にロードする選択制御手段
とを設けたものである。
【０００５】
【作用】選択制御手段は、第１の定義用メモリまたは第
２の定義用メモリいずれか一方を選択し、選択された定
義用メモリから論理回路部に定義用データがロードされ
る。
２の定義用メモリいずれか一方を選択し、選択された定
義用メモリから論理回路部に定義用データがロードされ
る。
【０００６】
【実施例】図１は、本発明の一実施例であるプログラマ
ブル論理回路装置の内部構成を示すブロック図である。
プログラマブル論理回路装置１の内部は、定義用データ
に応じて内部論理要素の接続関係が特定される論理回路
部４と、この論理回路部４に与える定義用データを格納
する定義用メモリ部７を備えている。
ブル論理回路装置の内部構成を示すブロック図である。
プログラマブル論理回路装置１の内部は、定義用データ
に応じて内部論理要素の接続関係が特定される論理回路
部４と、この論理回路部４に与える定義用データを格納
する定義用メモリ部７を備えている。
【０００７】論理回路部４には、プログラマブルな多数
の単位ブロックやこれらの単位ブロック同士の接続を行
うプログラマブルな配線要素などが含まれている。各単
位ブロック内には複数の論理ゲート回路やフリップフロ
ップ回路等が含まれており、これらの接続は定義用デー
タによってプログラマブルとなっている。
の単位ブロックやこれらの単位ブロック同士の接続を行
うプログラマブルな配線要素などが含まれている。各単
位ブロック内には複数の論理ゲート回路やフリップフロ
ップ回路等が含まれており、これらの接続は定義用デー
タによってプログラマブルとなっている。
【０００８】定義用メモリ部７は、揮発性メモリ２と不
揮発性メモリ３と選択制御回路５および６とを備えてい
る。揮発性メモリ２は例えばＳＲＡＭなどで構成され、
不揮発性メモリ３は例えばＥＰＲＯＭなどで構成されて
いる。選択制御回路５は、入力端子８を介して外部から
与えられる定義用データを揮発性メモリ２または不揮発
性メモリ３のいずれに格納するかを選択する回路であ
り、選択制御回路６は、揮発性メモリ２または不揮発性
メモリ３のいずれかを選択し、選択されたメモリから定
義用データを読み出して論理回路部４にロードする回路
である。選択制御回路５および６は、入力端子９を介し
て外部から与えられる選択信号に基づいて動作する。
揮発性メモリ３と選択制御回路５および６とを備えてい
る。揮発性メモリ２は例えばＳＲＡＭなどで構成され、
不揮発性メモリ３は例えばＥＰＲＯＭなどで構成されて
いる。選択制御回路５は、入力端子８を介して外部から
与えられる定義用データを揮発性メモリ２または不揮発
性メモリ３のいずれに格納するかを選択する回路であ
り、選択制御回路６は、揮発性メモリ２または不揮発性
メモリ３のいずれかを選択し、選択されたメモリから定
義用データを読み出して論理回路部４にロードする回路
である。選択制御回路５および６は、入力端子９を介し
て外部から与えられる選択信号に基づいて動作する。
【０００９】なお、図１では簡単のために、論理回路部
４と定義用メモリ部７の配置を左右に明確に分けて描い
ているが、実際の物理的構造はこれらの回路が相互に入
り組んで配置されている。
４と定義用メモリ部７の配置を左右に明確に分けて描い
ているが、実際の物理的構造はこれらの回路が相互に入
り組んで配置されている。
【００１０】つぎに、本実施例の適用の方法および動作
を説明する。この実施例のプログラマブル論理回路装置
をプロトタイプの機器に用いる場合には、揮発性メモリ
２を用いて定義用データを格納する。定義用データの内
容変更が予想されるからである。この場合は、定義用デ
ータが書き込まれた外付けのＰＲＯＭと共に適用機器内
のボードに搭載される。電源が投入されると、端子９を
介して外部から与えられる制御信号によって、選択制御
回路５は揮発性メモリ２を選択し、図示省略した外付け
のＰＲＯＭから定義用データを端子８を介して揮発性メ
モリ２に書き込む。その後、選択制御回路６は、同じく
制御信号に従って選択した揮発性メモリ２から定義用デ
ータを読み出し論理回路部４にロードする。これにより
論理回路部４は定義用データに応じた所望の論理回路と
して機能する。論理回路部４で構成される論理回路の内
容の変更は、外付けされている現在のＰＲＯＭに代え
て、変更後の内容に応じた定義用データが格納されてい
るＰＲＯＭをボードに装着することにより達成される。
を説明する。この実施例のプログラマブル論理回路装置
をプロトタイプの機器に用いる場合には、揮発性メモリ
２を用いて定義用データを格納する。定義用データの内
容変更が予想されるからである。この場合は、定義用デ
ータが書き込まれた外付けのＰＲＯＭと共に適用機器内
のボードに搭載される。電源が投入されると、端子９を
介して外部から与えられる制御信号によって、選択制御
回路５は揮発性メモリ２を選択し、図示省略した外付け
のＰＲＯＭから定義用データを端子８を介して揮発性メ
モリ２に書き込む。その後、選択制御回路６は、同じく
制御信号に従って選択した揮発性メモリ２から定義用デ
ータを読み出し論理回路部４にロードする。これにより
論理回路部４は定義用データに応じた所望の論理回路と
して機能する。論理回路部４で構成される論理回路の内
容の変更は、外付けされている現在のＰＲＯＭに代え
て、変更後の内容に応じた定義用データが格納されてい
るＰＲＯＭをボードに装着することにより達成される。
【００１１】プロトタイプでの試行錯誤の結果、量産品
に適用するプログラマブル論理回路装置の定義用データ
が確定したら、製品に搭載する前の段階で不揮発性メモ
リ３へその定義用データの書き込みを行う。すなわち、
選択制御回路５に不揮発性メモリ３を選択する制御信号
を与え、端子８からその定義用データを書き込む。定義
用データの書き込まれたプログラマブル論理回路装置１
は、定義用データに従う所望の論理回路として外付けの
ＰＲＯＭを伴うことなく製品に組み込まれる。動作時に
は選択制御回路６が不揮発性メモリ３を選択する選択信
号を外部から端子９を介して与える。
に適用するプログラマブル論理回路装置の定義用データ
が確定したら、製品に搭載する前の段階で不揮発性メモ
リ３へその定義用データの書き込みを行う。すなわち、
選択制御回路５に不揮発性メモリ３を選択する制御信号
を与え、端子８からその定義用データを書き込む。定義
用データの書き込まれたプログラマブル論理回路装置１
は、定義用データに従う所望の論理回路として外付けの
ＰＲＯＭを伴うことなく製品に組み込まれる。動作時に
は選択制御回路６が不揮発性メモリ３を選択する選択信
号を外部から端子９を介して与える。
【００１２】なお、本実施例では選択制御回路５がプロ
グラマブル論理回路装置１に内蔵されているが、この回
路は外付けにしてもよい。
グラマブル論理回路装置１に内蔵されているが、この回
路は外付けにしてもよい。
【００１３】
【発明の効果】以上説明したように、本発明のプログラ
マブル論理回路装置によれば、定義用メモリとして揮発
性メモリと不揮発性メモリの２種類を有するので、ユー
ザーの用途に合わせて適宜選択することができる。特
に、プログラマブル論理回路装置を搭載した機器の開発
過程において、プロトタイプの機器では揮発性メモリを
定義用メモリとして利用し、量産品では開発過程で得ら
れた最適な定義用データを不揮発性メモリにそのまま格
納するだけで、外付けのＰＲＯＭが不要なプログラマブ
ル論理回路装置とすることができる。
マブル論理回路装置によれば、定義用メモリとして揮発
性メモリと不揮発性メモリの２種類を有するので、ユー
ザーの用途に合わせて適宜選択することができる。特
に、プログラマブル論理回路装置を搭載した機器の開発
過程において、プロトタイプの機器では揮発性メモリを
定義用メモリとして利用し、量産品では開発過程で得ら
れた最適な定義用データを不揮発性メモリにそのまま格
納するだけで、外付けのＰＲＯＭが不要なプログラマブ
ル論理回路装置とすることができる。
【図１】本発明の一実施例を示すブロック図。
１…プログラマブル論理回路装置 ２…揮発性メモリ ３…不揮発性メモリ ４…論理回路部 ５、６…選択制御回路 ７…定義用メモリ部
Claims (1)
- 【請求項１】 定義用データに応じて内部論理要素の接
続関係が特定される論理回路部と、この論理回路部に与
える前記定義用データを格納する定義用メモリ部とを備
えたプログラマブル論理回路装置において、 前記定義用メモリ部は、不揮発性メモリで構成された第
１の定義用メモリと、揮発性メモリで構成された第２の
定義用メモリと、第１および第２の定義用メモリのいず
れか一方から定義用データを選択的に前記論理回路部に
ロードする選択制御手段とを備えていることを特徴とす
るプログラマブル論理回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212193A JPH0555907A (ja) | 1991-08-23 | 1991-08-23 | プログラマブル論理回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212193A JPH0555907A (ja) | 1991-08-23 | 1991-08-23 | プログラマブル論理回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555907A true JPH0555907A (ja) | 1993-03-05 |
Family
ID=16618469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212193A Pending JPH0555907A (ja) | 1991-08-23 | 1991-08-23 | プログラマブル論理回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555907A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081422A1 (en) * | 2002-03-27 | 2003-10-02 | Sony Corporation | Operation processor, building method, operation processing system, and operation processing method |
| JP2016116059A (ja) * | 2014-12-15 | 2016-06-23 | メガシス株式会社 | Ｆｐｇａ用ｉｃ基板 |
-
1991
- 1991-08-23 JP JP3212193A patent/JPH0555907A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081422A1 (en) * | 2002-03-27 | 2003-10-02 | Sony Corporation | Operation processor, building method, operation processing system, and operation processing method |
| US7581083B2 (en) | 2002-03-27 | 2009-08-25 | Sony Corporation | Operation processing device, system and method having register-to-register addressing |
| JP2016116059A (ja) * | 2014-12-15 | 2016-06-23 | メガシス株式会社 | Ｆｐｇａ用ｉｃ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737766A (en) | Programmable gate array configuration memory which allows sharing with user memory | |
| US6404224B1 (en) | Chain-connected shift register and programmable logic circuit whose logic function is changeable in real time | |
| US5237218A (en) | Structure and method for multiplexing pins for in-system programming | |
| US5809281A (en) | Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM | |
| US4300234A (en) | Address pattern generator for testing a memory | |
| US5230058A (en) | IC chip having volatile memory cells simultaneously loaded with initialization data from uniquely associated non-volatile memory cells via switching transistors | |
| US6029236A (en) | Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM | |
| US5633806A (en) | Semiconductor integrated circuit and method of designing same | |
| EP0488678A2 (en) | Programmable integrated circuit | |
| US5394338A (en) | Module cell generating device for a semiconductor integrated circuit | |
| JPH03176681A (ja) | Ｉｃデバイス | |
| US5003202A (en) | Coincidence extendable programmable logic device | |
| US4322812A (en) | Digital data processor providing for monitoring, changing and loading of RAM instruction data | |
| JPH0555907A (ja) | プログラマブル論理回路装置 | |
| US5701436A (en) | Information processing apparatus including synchronous storage having backup registers for storing the latest sets of information to enable state restoration after interruption | |
| JPH1117524A (ja) | プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法 | |
| JPH0865150A (ja) | リプログラム可能なプログラマブルロジックアレイ | |
| JPH0563551A (ja) | プログラマブル論理回路装置 | |
| JPH03139863A (ja) | 半導体集積回路 | |
| US6900661B2 (en) | Repairable finite state machines | |
| JPH07154241A (ja) | プログラマブル集積回路を用いた電子回路 | |
| KR20010086363A (ko) | 프로그램가능한 디바이스 및 그 프로그래밍 방법 | |
| US4152778A (en) | Digital computer memory | |
| JPH104345A (ja) | フィールドプログラマブルゲートアレイ | |
| JP2005236619A (ja) | プログラマブル論理回路制御装置、プログラマブル論理回路制御方法及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |