JPH0555974A - 送信タイミング制御回路 - Google Patents

送信タイミング制御回路

Info

Publication number
JPH0555974A
JPH0555974A JP21123091A JP21123091A JPH0555974A JP H0555974 A JPH0555974 A JP H0555974A JP 21123091 A JP21123091 A JP 21123091A JP 21123091 A JP21123091 A JP 21123091A JP H0555974 A JPH0555974 A JP H0555974A
Authority
JP
Japan
Prior art keywords
signal
timing
frame
transmission
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21123091A
Other languages
English (en)
Inventor
Satoru Tojima
悟 東嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21123091A priority Critical patent/JPH0555974A/ja
Publication of JPH0555974A publication Critical patent/JPH0555974A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Radio Relay Systems (AREA)

Abstract

(57)【要約】 【目的】送信タイミングROM用アドレスカウンタのロ
ード信号を制御して、衛星上でのインバンドデータの重
なりを回避し、回線のスループットを上げる。 【構成】バリアブルシフトレジスタ2は受信フレーム同
期回路1で検出されたフレーム同期タイミングを、外部
からのシフト量制御信号103に応じて遅延させる。こ
の遅延されたフレーム同期信号を使って、タイミングR
OM4のアドレス信号を作っているアドレスカウンタ3
にロードをかける。送信フレーム生成回路5はタイミン
グROM4からのタイミング信号107に応じてインバ
ンドデータを出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は送信タイミング制御回路
に関し、特にSCPC(Single Channel
Per Carrier)タイプのデマンドアサイン
多元接続方式で運用されるVSATシステムに使用され
る送信タイミング制御回路に関する。
【0002】
【従来の技術】デマンドアサイン多元接続方式を適用し
た衛星通信システムでは、図5に示すように、集中制御
局100には、衛星回線制御装置10、これに接続され
共通線信号を変復調する共通回線変復調装置11、デー
タ端末装置(DTE)12に接続され個別線信号を変復
調する回線交換系変復調装置13が設置され、VSAT
局2−1,2−2には、回線交換系屋内装置20、回線
交換系屋外装置21、DTE22が設置されている。
【0003】接続方式がSCPC(Single Ch
annel Per Carrier)によるデマンド
アサイン多元接続である為、集中制御局100内に設置
される回線交換系変復調装置13も、VSAT局2−
1,2−2の回線交換系屋内装置20も、待機中にはネ
ットワーク共用の共通線チャネルに同期させておき、呼
が発生したら集中制御局100の衛星回線制御装置10
にチャネル割当要求を出し、衛星回線制御装置10は、
呼が発生した局の回線交換系変復調装置20(又は回線
交換系屋内装置21)と、その通信相手局の回線交換系
変復調装置20(又は回線交換系屋内装置21)とに対
して、あらかじめプールしてあった個別線チャネルのう
ちの1組を割り当てる。これに応じて、発呼局と通信相
手局とは割り当てられた個別線チャネルを使用して送受
信を行なう。通話が終わると、発呼局も通信相手局も共
通線チャネルに再び同期して待機する。
【0004】通常、共通線チャネルで、の共通回線変復
調装置11とVSAT局の回線交換系屋内装置20との
間の共通線信号の授受には、図6(a),(b)に示す
ようにスロット・アロハ方式のフォーマットが使用され
る。共通回線変復調装置11から出力される信号すなわ
ちアウトバンドデータは、同図(a)のコンティヌュア
ス信号であり、周期的なフレーム構成をとっている。一
方、共通回線変復調装置11に入力される信号すなわち
インバンドデータは、同図(b)のバースト信号であ
り、そのバースト信号の送出タイミングはアウトバンド
データのフレームに同期している。具体的には、衛星回
線制御装置10から送出されるアウトバンドデータの中
に周期的に挿入されているフレーム同期信号(PB)を
検出した時の検出信号でもって送信フレーム生成回路
(後述)をスタートさせている。又、インバンドデータ
のバースト間には無信号期間があり、これをガードタイ
ムと呼ぶ。これは、衛星が軌道保持範囲内で常に変動し
ているのに伴なって生じる送受信周波数の変動や、地上
のVSAT局から衛星迄の距離の違いによる、インバン
ドデータの重なりを防ぐ為に設けた期間である。衛星回
線制御装置10は、共通線チャネルを使い各VSAT局
の回線交換系屋内装置20が正常に動作しているか否か
のヘルスチェックや、同装置の制御や監視を行なってい
る。
【0005】次に、共通回線変復調装置11に使用され
ている従来の送信タイミング制御回路の構成例を図2に
示す。復調器からの受信信号101の中に周期的に挿入
されているフレーム同期信号(FB)を検出して受信側
のフレーム同期をとり、受信フレーム信号102を出力
する受信フレーム同期回路1と、受信フレーム信号10
2と送信クロック信号105とを入力し、受信フレーム
信号102に対応して予め設定してある初期値から送信
クロック信号105をカウントアップして、そのカウン
ト値をアドレス信号106として出力するアドレスカウ
ンタ3と、アドレス信号106を入力し、これに対応す
る番地に格納してあるデータをタイミング信号107と
して出力するタイミングROM4と、タイミング信号1
07と共通線信号108とを入力し、タイミング信号1
07に対応して共通線信号108の信号処理を行なった
後、送信データ信号109として出力する送信フレーム
生成回路5とから構成される。
【0006】図3は、受信フレーム同期回路1の構成例
を示すブロック図である。まずシフトレジスタ15にあ
らかじめ基準パターン(フレーム同期パターン)を設定
しておき、受信信号101をシフトレジスタ16に取込
んだ後、排他的論理回路17にて不一致ビットが検出さ
れ、その総数が加算器で算出された時に、その総数が許
容誤りビット数εより小さい時にフレーム検出パルスが
受信フレーム信号102として出力される。
【0007】図4は、送信フレーム生成回路5の構成例
を示すブロック図である。非同期の共通線信号108を
送信フレームに同期させる為の速度変換回路110、ス
クランブラ回路111、誤り訂正の為の畳み込み符号器
112、フレーム同期信号及び復調盤でのキャリア再
生,クロック再生の為のプリアンブルワードの付加を行
なうフレーム同期信号プリアンブルワード付加器113
から構成されている。
【0008】
【発明が解決しようとする課題】デマンドアサイン多元
接続方式に於けるVSAT局の局数が少ない場合には、
VSAT局から衛星迄の距離の違いにるインバンドデー
タの重なりを防ぐ為にバースト間のゲートタイムを十分
とっても回線のスループットはあまり低下しないが、V
SAT局の局数が多い場合には、前述のように十分なガ
ードタイムをとると回線のスループットが低下する上
に、アウトバンドで一斉指令コマンドをVSAT局に送
信しその応答を全VSAT局から受信する場合、全部の
応答が返ってくる迄に長時間がかかってしまい実用的で
ない。従ってガードタイムをできるだけ短かくする必要
があるが、VSAT局から衛星迄の距離の違いにより衛
星迄の到達時間が異なるので、ガードタイムの短縮によ
り衛星上でインバンドデータが重なり逆に回線のスルー
プットを低下させることになるという問題点がある。
【0009】
【課題を解決するための手段】本発明の送信タイミング
制御回路は、復調器からの受信信号の中に周期的に挿入
されているフレーム周期信号を検出して受信側のフレー
ム周期をとりそのタイミングを示す受信フレーム信号を
出力するフレーム同期回路と、外部から与えられるタイ
ミングシフトの大きさを指示するシフト量制御信号と前
記受信フレーム信号とを入力し該シフト量制御信号に応
じて該受信フレーム信号を遅延させカウンタロード信号
として出力するバリアブルシフトレジスタと、前記カウ
ンタロード信号と送信クロック信号とを入力し該カウン
タロード信号に応じて予め設定してある初期値から該送
信クロック信号をカウントアップしてカウント値をアド
レス信号として出力するアドレスカウンタと、前記アド
レス信号を入力しこれに対応する番地に格納してあるデ
ータをタイミング信号として出力するタイミングROM
と、前記タイミング信号と共通線信号とを入力し該タイ
ミング信号に対応して該共通線信号の信号処理を行なっ
た後送信データ信号として出力する送信フレーム生成回
路とを備える。
【0010】
【実施例】次に本発明について図面を参照して説明す
る。
【0011】図1は本発明の一実施例のブロック図であ
る。復調器からの受信信号101の中に周期的に挿入さ
れているフレーム同期信号を検出して受信側のフレーム
同期をとり受信フレーム信号102を出力するフレーム
同期回路1と、スイッチやキーボード等から入力された
シフト量制御信号103と受信フレーム信号102とを
入力し、シフト量制御信号103に応じて受信フレーム
信号102を遅延させカウンタロード信号104として
出力するバリアブルシフトレジスタ2と、カウンタロー
ド信号104と送信クロック信号105とを入力し、カ
ウンタロード信号104に応じて予め設定してある初期
値からカウントアップして、そのカウント値をアドレス
信号106として出力するアドレスカウンタ3と、アド
レス信号106を入力し、これに対応する番地に格納し
てあるデータをタイミング信号107として出力するタ
イミングROM4と、タイミング信号107と共通線信
号108とを入力しタイミング信号107に対応して共
通線信号108の信号処理を行なった後、送信データ信
号109として出力する送信フレーム生成回路5とから
構成されている。
【0012】衛星からアウトバンドデータが各VSAT
局に対し送信された場合、衛星からVSAT局迄の距離
の違いにより各VSAT局で受信するアウトバンドの受
信データの遅延量が異なるから、受信フレーム信号10
2を検出する迄の時間も異なってくる。その後、シフト
量制御信号103に対応して受信フレーム信号102を
遅延させたカウンタロード信号104でもって送信フレ
ーム生成回路5をスタートさせる。そして、各VSAT
局がインバンドデータを送信してから衛星に届くのに、
やはりVSAT局から衛星迄の距離の違いにより、衛星
上でのインバンドデータの到達時間が異なってくる。し
たがって、VSAT局から衛星迄の距離による遅延量の
2倍の時間差をもって、各VSAT局から衛星に到達す
るインバンドデータが前後する。これに対処するため、
衛星迄の距離がいちばん遠いVSAT局のシフト量制御
信号103の値をミニマムとして、衛星迄の距離が短か
くなればなる程シフト量制御信号103の値を大きくし
てカウンタロード信号104を遅延させる。こうするこ
とにより、各VSAT局から衛星に到達するインバンド
データ間の間隔がほぼ均一になり、従来よりガードタイ
ムをさらに短かくしても衛星上のインバンドデータの重
なりを防止でき、VSAT局の局数が増えた場合でも、
回線のスループット低下を最少限に抑えることができ
る。
【0013】
【発明の効果】以上説明したように本発明によれば、タ
イミングROM用アドレスカウンタのロード信号をバリ
アブルシフトレジスタで可変設定することにより、各V
SAT局から衛星迄の距離の違いによる衛星上でのイン
バンドデータの重なりを防ぐことができる。これによ
り、VSAT局の局数が増えた場合でも回線のスループ
ット低下を最少限に抑えることができ、経済的で安定な
衛星通信システムを供給できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図
【図2】従来の送信タイミング制御回路のブロック図
【図3】図2内の受信フレーム同期回路の構成例を示す
ブロック図
【図4】図2内の送信フレーム生成回路の構成例を示す
ブロック図
【図5】本発明および従来の送信フレーム生成回路が使
用されるデマンドアサイン多元接続方式のネットワーク
【図6】図5における共通線チャネルでの信号フォーマ
ット図
【符号の説明】 1 受信フレーム同期回路 2 バリアブルシフトレジスタ 3 アドレスカウンタ 4 タイミングROM 5 送信フレーム生成回路 101 受信信号 102 受信フレーム信号 103 シフト量制御信号 104 カウンタロード信号 105 送信クロック信号 106 アドレス信号 107 タイミング信号 108 共通線信号 107 送信データ信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 復調器からの受信信号の中に周期的に挿
    入されているフレーム周期信号を検出して受信側のフレ
    ーム周期をとりそのタイミングを示す受信フレーム信号
    を出力するフレーム同期回路と、外部から与えられるタ
    イミングシフトの大きさを指示するシフト量制御信号と
    前記受信フレーム信号とを入力し該シフト量制御信号に
    応じて該受信フレーム信号を遅延させカウンタロード信
    号として出力するバリアブルシフトレジスタと、前記カ
    ウンタロード信号と送信クロック信号とを入力し該カウ
    ンタロード信号に応じて予め設定してある初期値から該
    送信クロック信号をカウントアップしてカウント値をア
    ドレス信号として出力するアドレスカウンタと、前記ア
    ドレス信号を入力しこれに対応する番地に格納してある
    データをタイミング信号として出力するタイミングRO
    Mと、前記タイミング信号と共通線信号とを入力し該タ
    イミング信号に対応して該共通線信号の信号処理を行な
    った後送信データ信号として出力する送信フレーム生成
    回路とを備えることを特徴とする送信タイミング制御回
    路。
JP21123091A 1991-08-23 1991-08-23 送信タイミング制御回路 Pending JPH0555974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21123091A JPH0555974A (ja) 1991-08-23 1991-08-23 送信タイミング制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21123091A JPH0555974A (ja) 1991-08-23 1991-08-23 送信タイミング制御回路

Publications (1)

Publication Number Publication Date
JPH0555974A true JPH0555974A (ja) 1993-03-05

Family

ID=16602442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21123091A Pending JPH0555974A (ja) 1991-08-23 1991-08-23 送信タイミング制御回路

Country Status (1)

Country Link
JP (1) JPH0555974A (ja)

Similar Documents

Publication Publication Date Title
EP0085575B1 (en) Power supply systems for use in radio communication systems
US5550992A (en) Transmission timing control in a base station for cellular TDMA mobile communication by receiving an up-link signal for a different base station
KR910002016B1 (ko) 광역 패킷 통신 회로망 및 정보 전송 방법
EP0444592B1 (en) Multidirection multiplex communication system
US4811338A (en) System for adjusting signal transmission timing to prevent signal collisions
EP0553952B1 (en) Satellite communications system with reservation protocol using at least three data channels
US4937819A (en) Time orthogonal multiple virtual dce for use in analog and digital networks
JPS6027241A (ja) 無線中継方式のバツテリセ−ビング方式
EP0149136B1 (en) Programmable timing and synchronization circuit for a tdma communications controller
US20030117995A1 (en) Method, mobile radiotelephone system, and station for determining a timing advance for a connection between two stations
EP0026329A2 (en) Communications controller for a time division multiple access satellite communication network
IE54315B1 (en) Synchronization apparatus in transmitting information on a simplex bus
JPH0630485B2 (ja) 時分割双方向伝送方式
JPH0410257B2 (ja)
JP3029343B2 (ja) 移動通信における基地局間tdmaフレーム同期方式
JPH0555974A (ja) 送信タイミング制御回路
EP0035233B1 (en) Method and apparatus for multiplexing data of a plurality of data ports in ground stations of a tdma satellite communication system
JP3052828B2 (ja) 多方向時分割多重無線データ通信方法
JPH0746660A (ja) 無線通信装置
JPH05308334A (ja) Tdma方式無線基地局のフレーム同期方式
US20020151319A1 (en) Method for controlling the transmission and reception activities of a local radiocommunications system
JP2001016163A (ja) 無線伝送装置および無線伝送システム
JPH0654895B2 (ja) 複局送信位相同期方式
CN1091564A (zh) 具有多个发射台的无线寻呼系统
JPH08213966A (ja) 多方向多重通信システム