JPH0556372A - Ｄｓｐ使用テレビジヨン受像機 - Google Patents
Ｄｓｐ使用テレビジヨン受像機Info
- Publication number
- JPH0556372A JPH0556372A JP3215415A JP21541591A JPH0556372A JP H0556372 A JPH0556372 A JP H0556372A JP 3215415 A JP3215415 A JP 3215415A JP 21541591 A JP21541591 A JP 21541591A JP H0556372 A JPH0556372 A JP H0556372A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- program
- circuit
- dsp
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/642—Multi-standard receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【目的】入力信号の方式を自動的に認識して、映像信号
処理部の処理プログラムを自動的に方式に適合した内容
に設定できるようにする。 【構成】各種プログラムを蓄えるプログラムメモリ２１
１と、デジタルシグナルプロセッサ（ＤＳＰ）と、デジ
タルプロセッサが実行すべきプログラムを蓄える内部メ
モリと、プログラムメモリから内部メモリにプログラム
を転送するローダとからなるテレビジョン受像機におい
て、方式判別回路５００は、入力信号の方式の判別を行
い方式の変化を示す信号と、方式が何かを示す識別信号
を発生する。これによりローダ回路５０１は、出力識別
信号に応じて、入力信号方式に適合したプログラムをＤ
ＳＰ内部のメモリに転送する。
処理部の処理プログラムを自動的に方式に適合した内容
に設定できるようにする。 【構成】各種プログラムを蓄えるプログラムメモリ２１
１と、デジタルシグナルプロセッサ（ＤＳＰ）と、デジ
タルプロセッサが実行すべきプログラムを蓄える内部メ
モリと、プログラムメモリから内部メモリにプログラム
を転送するローダとからなるテレビジョン受像機におい
て、方式判別回路５００は、入力信号の方式の判別を行
い方式の変化を示す信号と、方式が何かを示す識別信号
を発生する。これによりローダ回路５０１は、出力識別
信号に応じて、入力信号方式に適合したプログラムをＤ
ＳＰ内部のメモリに転送する。
Description
【０００１】
【産業上の利用分野】この発明は、デジタルシグナルプ
ロセッサ（以下ＤＳＰと記す）を用いたテレビジョン受
像機に関する。
ロセッサ（以下ＤＳＰと記す）を用いたテレビジョン受
像機に関する。
【０００２】
【従来の技術】近年、複数のＤＳＰを用いて信号処理を
行うデジタル方式のテレビジョン受像機が開発されてい
る。
行うデジタル方式のテレビジョン受像機が開発されてい
る。
【０００３】図３は、ＤＳＰ使用のテレビジョン受像機
の構成例である。アンテナ２００で受信された信号は、
チューナ２０１に導かれここで選択チャンネルが決ま
り、チューナ２０１から導出された中間周波信号は、中
間周波増幅器２０２にて増幅され、検波器２０３に供給
される。検波器２０３から出力されたビデオ信号は、選
択回路２０４にて選択され、同期再生偏向制御回路２０
６及びアナログデジタル（Ａ／Ｄ）変換器２０７に供給
される。選択回路２０４は、端子２０５からの外部から
のビデオ信号を選択導入することもできる。
の構成例である。アンテナ２００で受信された信号は、
チューナ２０１に導かれここで選択チャンネルが決ま
り、チューナ２０１から導出された中間周波信号は、中
間周波増幅器２０２にて増幅され、検波器２０３に供給
される。検波器２０３から出力されたビデオ信号は、選
択回路２０４にて選択され、同期再生偏向制御回路２０
６及びアナログデジタル（Ａ／Ｄ）変換器２０７に供給
される。選択回路２０４は、端子２０５からの外部から
のビデオ信号を選択導入することもできる。
【０００４】デジタル化されたビデオ信号は、映像信号
処理装置２１０に供給される。この映像信号処理装置２
１０は、複数のＤＳＰにより構成されている。映像信号
処理装置２１０で処理されたビデオ信号は、デジタルア
ナログ（Ｄ／Ａ）変換器２０８に供給されアナログ信号
に変換され、カラーブラウン管２０９に供給される。映
像信号処理装置２１０には、ローダ回路２１３が接続さ
れており、このローダ回路２１３は、プログラムメモリ
２１１からのプログラムを映像信号処理装置２１０の各
ＤＳＰへ書き込むのに利用される。即ち、スイッチ２１
２を押すと、トリガーパルスがローダ回路２１３に与え
られる。するとスイッチ２１４、２１５により選択され
ているプログラムメモリ２１１内のプログラムが、複数
のＤＳＰへ順次転送される。これにより、映像信号処理
装置２１０内部における信号処理モードが設定される。
処理装置２１０に供給される。この映像信号処理装置２
１０は、複数のＤＳＰにより構成されている。映像信号
処理装置２１０で処理されたビデオ信号は、デジタルア
ナログ（Ｄ／Ａ）変換器２０８に供給されアナログ信号
に変換され、カラーブラウン管２０９に供給される。映
像信号処理装置２１０には、ローダ回路２１３が接続さ
れており、このローダ回路２１３は、プログラムメモリ
２１１からのプログラムを映像信号処理装置２１０の各
ＤＳＰへ書き込むのに利用される。即ち、スイッチ２１
２を押すと、トリガーパルスがローダ回路２１３に与え
られる。するとスイッチ２１４、２１５により選択され
ているプログラムメモリ２１１内のプログラムが、複数
のＤＳＰへ順次転送される。これにより、映像信号処理
装置２１０内部における信号処理モードが設定される。
【０００５】図４は、映像信号処理装置２１０内部の複
数のＤＳＰ（Ａ１）〜（Ａ１６）のうちの１つを示して
いる。入力端子３０１には、ローダ回路２１３からＤＰ
Ｓ内に格納すべき設定プログラム、書き込みアドレス、
書き込みパルス、制御データなどが与えられる。プログ
ラムデータは、スイッチ３０５を介してプログラムＲＡ
Ｍ３０６の入力出力部に与えられる。また書き込みアド
レスは、上位アドレスデコーダ３０２、スイッチ３０３
に与えられる。さらに書き込みパルスは、上位アドレス
デコーダ３０２の出力と書き込みパルスとの論理積を取
るアンド回路３０４の一方に供給されており、アンド回
路３０４の出力がプログラムＲＡＭ３０６の書き込みパ
ルス入力部に供給される。制御データは、スイッチ３０
５、３０３を制御すべく与えられる。
数のＤＳＰ（Ａ１）〜（Ａ１６）のうちの１つを示して
いる。入力端子３０１には、ローダ回路２１３からＤＰ
Ｓ内に格納すべき設定プログラム、書き込みアドレス、
書き込みパルス、制御データなどが与えられる。プログ
ラムデータは、スイッチ３０５を介してプログラムＲＡ
Ｍ３０６の入力出力部に与えられる。また書き込みアド
レスは、上位アドレスデコーダ３０２、スイッチ３０３
に与えられる。さらに書き込みパルスは、上位アドレス
デコーダ３０２の出力と書き込みパルスとの論理積を取
るアンド回路３０４の一方に供給されており、アンド回
路３０４の出力がプログラムＲＡＭ３０６の書き込みパ
ルス入力部に供給される。制御データは、スイッチ３０
５、３０３を制御すべく与えられる。
【０００６】プログラムＲＡＭ３０６に設定プログラム
が格納されるときは、スイッチ３０５は端子３０１側の
プログラムデータを選択し、スイッチ３０３は端子３０
１側のアドレスを選択するように切り替えられる。これ
によりプログラムＲＡＭ３０６にプログラムが設定され
る。
が格納されるときは、スイッチ３０５は端子３０１側の
プログラムデータを選択し、スイッチ３０３は端子３０
１側のアドレスを選択するように切り替えられる。これ
によりプログラムＲＡＭ３０６にプログラムが設定され
る。
【０００７】次に、プログラムＲＡＭ３０６のプログラ
ムが使用されるときは、読み出しアドレスはプログラム
カウンタ３１１からのカウントアドレスがスイッチ３０
３を介して与えられる。プログラムＲＡＭ３０６から読
み出されたプログラムデータは、スイッチ３０５を介し
て命令デコーダ３１２に与えられる。命令デコーダ３１
２でデコードされた命令データは、ＡＬＵ３１３、レジ
スタファイル３１４、メモリ３１５に与えられる。また
Ｉ／Ｏポート３１６、３１７、３１８、３１９にも与え
られる。Ｉ／Ｏポート３１６〜３１８、ＡＬＵ３１３、
レジスタファイル３１４、メモリ３１５は、バス３２０
により接続されている。
ムが使用されるときは、読み出しアドレスはプログラム
カウンタ３１１からのカウントアドレスがスイッチ３０
３を介して与えられる。プログラムＲＡＭ３０６から読
み出されたプログラムデータは、スイッチ３０５を介し
て命令デコーダ３１２に与えられる。命令デコーダ３１
２でデコードされた命令データは、ＡＬＵ３１３、レジ
スタファイル３１４、メモリ３１５に与えられる。また
Ｉ／Ｏポート３１６、３１７、３１８、３１９にも与え
られる。Ｉ／Ｏポート３１６〜３１８、ＡＬＵ３１３、
レジスタファイル３１４、メモリ３１５は、バス３２０
により接続されている。
【０００８】図５、図６は、プログラムメモリ２１１
（図３に示す）のデータ格納状況を模式的に示してい
る。内部は例えば４つバンクに分けられ、アドレス範囲
００００〜３ＦＦＦまではＰＡＬ方式の信号処理プログ
ラムが格納されている。また４０００〜７ＦＦＦ、８０
００〜ＢＦＦＦにはそれぞれＳＥＣＡＭ、ＮＴＳＣ方式
の信号処理プログラムが格納されている。さらに各領域
は、図５に示すように１６個に分割されていて、各ＤＳ
Ｐ（Ａ１）〜（Ａ１６）用のプログラムが格納されてい
る。従って、先のスイッチ２１４、２１５（図２に示
す）の操作は、上記した４つのバンクの内の１つを選択
することになる。
（図３に示す）のデータ格納状況を模式的に示してい
る。内部は例えば４つバンクに分けられ、アドレス範囲
００００〜３ＦＦＦまではＰＡＬ方式の信号処理プログ
ラムが格納されている。また４０００〜７ＦＦＦ、８０
００〜ＢＦＦＦにはそれぞれＳＥＣＡＭ、ＮＴＳＣ方式
の信号処理プログラムが格納されている。さらに各領域
は、図５に示すように１６個に分割されていて、各ＤＳ
Ｐ（Ａ１）〜（Ａ１６）用のプログラムが格納されてい
る。従って、先のスイッチ２１４、２１５（図２に示
す）の操作は、上記した４つのバンクの内の１つを選択
することになる。
【０００９】次に、図７には、ローダ回路２１３とプロ
グラムメモリ２１１との関係を示している。ローダ回路
２１３は、端子４０１からのトリガーパルス、または電
源オン検出回路４０２からの検出信号が、オア回路４０
３を通じ導入されることによりフリップフロップ回路４
０４がセット駆動される。これによりフリップフロップ
回路４０４からの一方の出力端子からはスイッチ制御信
号が得られ、また書き込みアドレス発生回路４０５、読
み出しアドレス発生回路４０６にイネーブル信号が与え
られる。書き込みアドレス発生回路４０５、読み出しア
ドレス発生回路４０６には、クロック発生回路４０７か
らのクロックが与えられる。読み出しアドレス発生回路
４０７からの読み出しアドレスは、プログラムメモリ２
１１の読み出しアドレス入力端子へ供給される。これに
よりプログラムメモリ２１１から読み出されたプログラ
ムデータは、出力端子部４０８に出力される。またこの
出力端子部４０８には、書き込みアドレス発生回路４０
５から出力された、書き込みアドレスも導出されてい
る。さらにフリップフロップ回路４０４からの制御信号
も出力され、図４に示したスイッチ３０５、３０３に供
給されている。プログラムデータの転送の終わりは次の
ように検出される。即ち、読み出しアドレス発生回路４
０１の出力が、比較器４０９において最終アドレス値回
路４１０からの最終アドレスと比較される。両者が一致
すると、比較器４０９からはフリップフロップ回路４０
４のリセット端子にリセットパルスが与えられる。これ
によりシステムは初期状態に戻る。なお、プログラムメ
モリ２１１には端子４１１からバンクセレクト信号が与
えられる。このバンクセレクト信号は、図３で示したス
イッチ２１４、２１５の操作状態によってその内容が決
定されている。
グラムメモリ２１１との関係を示している。ローダ回路
２１３は、端子４０１からのトリガーパルス、または電
源オン検出回路４０２からの検出信号が、オア回路４０
３を通じ導入されることによりフリップフロップ回路４
０４がセット駆動される。これによりフリップフロップ
回路４０４からの一方の出力端子からはスイッチ制御信
号が得られ、また書き込みアドレス発生回路４０５、読
み出しアドレス発生回路４０６にイネーブル信号が与え
られる。書き込みアドレス発生回路４０５、読み出しア
ドレス発生回路４０６には、クロック発生回路４０７か
らのクロックが与えられる。読み出しアドレス発生回路
４０７からの読み出しアドレスは、プログラムメモリ２
１１の読み出しアドレス入力端子へ供給される。これに
よりプログラムメモリ２１１から読み出されたプログラ
ムデータは、出力端子部４０８に出力される。またこの
出力端子部４０８には、書き込みアドレス発生回路４０
５から出力された、書き込みアドレスも導出されてい
る。さらにフリップフロップ回路４０４からの制御信号
も出力され、図４に示したスイッチ３０５、３０３に供
給されている。プログラムデータの転送の終わりは次の
ように検出される。即ち、読み出しアドレス発生回路４
０１の出力が、比較器４０９において最終アドレス値回
路４１０からの最終アドレスと比較される。両者が一致
すると、比較器４０９からはフリップフロップ回路４０
４のリセット端子にリセットパルスが与えられる。これ
によりシステムは初期状態に戻る。なお、プログラムメ
モリ２１１には端子４１１からバンクセレクト信号が与
えられる。このバンクセレクト信号は、図３で示したス
イッチ２１４、２１５の操作状態によってその内容が決
定されている。
【００１０】上記したように、プログラムデータは、図
４に示したプログラムＲＡＭ３０６に転送されるのであ
るが、上位アドレスデコーダ３０２は、上位アドレス値
によってプログラムメモリ２１１から１６個のＤＳＰ用
のプログラムのうちどの部分が転送されてきているのか
を把握することになる。例えば、アドレスの上記４ビッ
トが００００であった場合は、ＤＳＰ（Ａ１）が選択さ
れるときである。今、図３の回路がＤＳＰ（Ａ１）であ
るとすると、書き込みパルス線３２１からのパルスは、
ＤＳＰ（Ａ１）が指定されているときのみアンド回路３
０４を通過してプログラムＲＡＭ３０６に書き込みパル
スを与えることになる。
４に示したプログラムＲＡＭ３０６に転送されるのであ
るが、上位アドレスデコーダ３０２は、上位アドレス値
によってプログラムメモリ２１１から１６個のＤＳＰ用
のプログラムのうちどの部分が転送されてきているのか
を把握することになる。例えば、アドレスの上記４ビッ
トが００００であった場合は、ＤＳＰ（Ａ１）が選択さ
れるときである。今、図３の回路がＤＳＰ（Ａ１）であ
るとすると、書き込みパルス線３２１からのパルスは、
ＤＳＰ（Ａ１）が指定されているときのみアンド回路３
０４を通過してプログラムＲＡＭ３０６に書き込みパル
スを与えることになる。
【００１１】このように書き込みアドレスの値が０００
０〜３ＦＦＦまで変化することによって１６個のＤＳＰ
（Ａ１）〜ＤＳＰ（Ａ１６）までのすべてにプログラム
データが設定される。従って、図６の比較器４１０は、
読み出しアドレスが３ＦＦＦになるまでは不一致出力で
ある。
０〜３ＦＦＦまで変化することによって１６個のＤＳＰ
（Ａ１）〜ＤＳＰ（Ａ１６）までのすべてにプログラム
データが設定される。従って、図６の比較器４１０は、
読み出しアドレスが３ＦＦＦになるまでは不一致出力で
ある。
【００１２】次に、ＳＥＣＡＭ方式、ＰＡＬ方式、ＮＴ
ＳＣ方式のビデオ信号を処理する場合、各ＤＳＰ（Ａ
１）〜（Ａ１６）に対してどの様な処理機能を実行させ
るのかを説明する。
ＳＣ方式のビデオ信号を処理する場合、各ＤＳＰ（Ａ
１）〜（Ａ１６）に対してどの様な処理機能を実行させ
るのかを説明する。
【００１３】図８は、ＳＥＣＡＭ方式の信号を処理する
場合の例である。ＳＥＣＡＭ方式の場合は、輝度信号の
分離（Ａ１）、色信号の分離（Ａ５）、色信号が線順次
で送られてくることによる同時化処理（Ａ９）、リミッ
タ機能（Ａ６、Ａ１０）、帯域制限機能（Ａ２、Ａ１
４）、ＦＭ復調機能（Ａ３、Ａ１５）、クランプ機能
（Ａ７、Ａ１１）、マトリックス機能（Ａ４、Ａ８、Ａ
１２、Ａ１６）、さらに線順次で送られて来る色信号の
順序を判定するための色順序判定機能（Ａ１３）等が必
要である。
場合の例である。ＳＥＣＡＭ方式の場合は、輝度信号の
分離（Ａ１）、色信号の分離（Ａ５）、色信号が線順次
で送られてくることによる同時化処理（Ａ９）、リミッ
タ機能（Ａ６、Ａ１０）、帯域制限機能（Ａ２、Ａ１
４）、ＦＭ復調機能（Ａ３、Ａ１５）、クランプ機能
（Ａ７、Ａ１１）、マトリックス機能（Ａ４、Ａ８、Ａ
１２、Ａ１６）、さらに線順次で送られて来る色信号の
順序を判定するための色順序判定機能（Ａ１３）等が必
要である。
【００１４】図９は、ＰＡＬ方式の信号を処理する場合
の例である。ＰＡＬ方式の場合、輝度色分離機能（Ａ
１）、色信号であるＵ信号とＶ信号の分離機能（Ａ
６）、同期検波機能（Ａ７、Ａ１０）、マトリックス機
能（Ａ４、Ａ８、Ａ１２）、さらにＵ信号は１水平ライ
ン毎に位相反転されているのでＵ、Ｖ信号に位相同期し
た検波用のキャリア作成機能（Ａ９、Ａ１３）等が必要
である。
の例である。ＰＡＬ方式の場合、輝度色分離機能（Ａ
１）、色信号であるＵ信号とＶ信号の分離機能（Ａ
６）、同期検波機能（Ａ７、Ａ１０）、マトリックス機
能（Ａ４、Ａ８、Ａ１２）、さらにＵ信号は１水平ライ
ン毎に位相反転されているのでＵ、Ｖ信号に位相同期し
た検波用のキャリア作成機能（Ａ９、Ａ１３）等が必要
である。
【００１５】図１０は、ＮＴＳＣ方式の信号を処理する
場合の例である。ＮＴＳＣ方式の場合、輝度色分離機能
（Ａ１）、色信号であるＩ信号とＱ信号の同期検波機能
（Ａ５、Ａ９）、フィルタ機能（Ａ６、Ａ１０）、時間
合わせのための遅延機能（Ａ３、Ａ７）、マトリックス
機能（Ａ４、Ａ８、Ａ１２）、さらに検波用のキャリア
作成機能（Ａ１４）等が必要である。
場合の例である。ＮＴＳＣ方式の場合、輝度色分離機能
（Ａ１）、色信号であるＩ信号とＱ信号の同期検波機能
（Ａ５、Ａ９）、フィルタ機能（Ａ６、Ａ１０）、時間
合わせのための遅延機能（Ａ３、Ａ７）、マトリックス
機能（Ａ４、Ａ８、Ａ１２）、さらに検波用のキャリア
作成機能（Ａ１４）等が必要である。
【００１６】
【発明が解決しようとする課題】ＤＳＰを用いたテレビ
ジョン受像機は、プログラムを変更するだけで様々な信
号処理が可能となる利点がある。しかし、上記した従来
のＤＳＰ使用のテレビジョン受像機によると、処理しよ
うとする信号方式が異なる場合には、スイッチ２１４、
２１５を操作してその都度、処理しようとする信号方式
に適したプログラムを設定しなければならない。従って
ユーザはこれから扱う信号がどのような方式であるのか
を認識して、プログラムを設定する必要があり、使い勝
手がわるいという問題がある。
ジョン受像機は、プログラムを変更するだけで様々な信
号処理が可能となる利点がある。しかし、上記した従来
のＤＳＰ使用のテレビジョン受像機によると、処理しよ
うとする信号方式が異なる場合には、スイッチ２１４、
２１５を操作してその都度、処理しようとする信号方式
に適したプログラムを設定しなければならない。従って
ユーザはこれから扱う信号がどのような方式であるのか
を認識して、プログラムを設定する必要があり、使い勝
手がわるいという問題がある。
【００１７】そこでこの発明は、ユーザが放送方式を特
に認識しなくても、入力信号の方式を自動的に認識し
て、映像信号処理部の処理プログラムを自動的に方式に
適合した内容に設定することができ、使い勝手を向上し
たＤＳＰ使用テレビジョン受像機を提供することを目的
とする。
に認識しなくても、入力信号の方式を自動的に認識し
て、映像信号処理部の処理プログラムを自動的に方式に
適合した内容に設定することができ、使い勝手を向上し
たＤＳＰ使用テレビジョン受像機を提供することを目的
とする。
【００１８】
【課題を解決するための手段】この発明は、複数種のプ
ログラムを蓄えるプログラムメモリーと、デジタルシグ
ナルプロセッサと、前記デジタルプロセッサが実行すべ
きプログラムを蓄える内部メモリと、前記プログラムメ
モリから前記内部メモリにプログラムを転送する手段と
からなるテレビジョン受像機において、
ログラムを蓄えるプログラムメモリーと、デジタルシグ
ナルプロセッサと、前記デジタルプロセッサが実行すべ
きプログラムを蓄える内部メモリと、前記プログラムメ
モリから前記内部メモリにプログラムを転送する手段と
からなるテレビジョン受像機において、
【００１９】入力信号の方式の判別を行い方式の変化を
示す信号と、方式が何かを示す識別信号を発生する方式
判別回路と、前記方式判別回路の出力識別信号に応じ
て、入力信号方式に適合したプログラムを前記プログラ
ムメモリから選択して前記デジタルシグナルプロセッサ
の内部メモリへ転送する手段とを備えるものである。
示す信号と、方式が何かを示す識別信号を発生する方式
判別回路と、前記方式判別回路の出力識別信号に応じ
て、入力信号方式に適合したプログラムを前記プログラ
ムメモリから選択して前記デジタルシグナルプロセッサ
の内部メモリへ転送する手段とを備えるものである。
【００２０】
【作用】上記の手段により、方式判別回路に応じてプロ
グラムをＤＳＰへ転送するローダ回路が自動的に制御さ
れ、かつ入力信号の方式に応じたプログラムがＤＳＰへ
設定されることになる。例えば、現在ＮＴＳＣ方式の信
号処理プログラムがＤＳＰにロードされていて、ＮＴＳ
Ｅ方式の信号を処理していたとする。その後、信号源が
変えられてＰＡＬ方式のテープがＶＴＲで再生されその
再生信号が入力したとする。すると方式判定回路は、Ｐ
ＡＬ方式処理用のプログラムデータがＤＳＰに設定され
るように、ローダ回路を制御することになる。
グラムをＤＳＰへ転送するローダ回路が自動的に制御さ
れ、かつ入力信号の方式に応じたプログラムがＤＳＰへ
設定されることになる。例えば、現在ＮＴＳＣ方式の信
号処理プログラムがＤＳＰにロードされていて、ＮＴＳ
Ｅ方式の信号を処理していたとする。その後、信号源が
変えられてＰＡＬ方式のテープがＶＴＲで再生されその
再生信号が入力したとする。すると方式判定回路は、Ｐ
ＡＬ方式処理用のプログラムデータがＤＳＰに設定され
るように、ローダ回路を制御することになる。
【００２１】
【実施例】以下、この発明の実施例を図面を参照して説
明する。
明する。
【００２２】図１はこの発明の一実施例である。図３に
示した従来の受像機と同様な部分には同一符号を付して
いる。アンテナ２００で受信された信号は、チューナ２
０１に導かれここで選択チャンネルが決まり、チューナ
２０１から導出された中間周波信号は、中間周波増幅器
２０２にて増幅され、検波器２０３に供給される。検波
器２０３から出力されたビデオ信号は、選択回路２０４
にて選択され、同期再生偏向制御回路２０６及びアナロ
グデジタル（Ａ／Ｄ）変換器２０７に供給される。選択
回路２０４は、端子２０５からの外部からのビデオ信号
を選択導入することもできる。
示した従来の受像機と同様な部分には同一符号を付して
いる。アンテナ２００で受信された信号は、チューナ２
０１に導かれここで選択チャンネルが決まり、チューナ
２０１から導出された中間周波信号は、中間周波増幅器
２０２にて増幅され、検波器２０３に供給される。検波
器２０３から出力されたビデオ信号は、選択回路２０４
にて選択され、同期再生偏向制御回路２０６及びアナロ
グデジタル（Ａ／Ｄ）変換器２０７に供給される。選択
回路２０４は、端子２０５からの外部からのビデオ信号
を選択導入することもできる。
【００２３】デジタル化されたビデオ信号は、映像信号
処理装置２１０に供給される。この映像信号処理装置２
１０は、複数のＤＳＰにより構成されている。映像信号
処理装置２１０で処理されたビデオ信号は、デジタルア
ナログ（Ｄ／Ａ）変換器２０８に供給されアナログ信号
に変換され、カラーブラウン管２０９に供給される。映
像信号処理装置２１０には、ローダ回路５０１が接続さ
れており、このローダ回路５０１は、プログラムメモリ
２１１からのプログラムデータを映像信号処理装置２１
０の各ＤＳＰへ書き込むのに利用される。
処理装置２１０に供給される。この映像信号処理装置２
１０は、複数のＤＳＰにより構成されている。映像信号
処理装置２１０で処理されたビデオ信号は、デジタルア
ナログ（Ｄ／Ａ）変換器２０８に供給されアナログ信号
に変換され、カラーブラウン管２０９に供給される。映
像信号処理装置２１０には、ローダ回路５０１が接続さ
れており、このローダ回路５０１は、プログラムメモリ
２１１からのプログラムデータを映像信号処理装置２１
０の各ＤＳＰへ書き込むのに利用される。
【００２４】ここでプログラムグラムデータは、入力信
号の方式に応じて自動的に書き込まれるもので、その方
式判定は、方式判定回路５００が選択回路２０４からの
ビデオ信号がＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方
式のいずれであるかを判定している。
号の方式に応じて自動的に書き込まれるもので、その方
式判定は、方式判定回路５００が選択回路２０４からの
ビデオ信号がＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方
式のいずれであるかを判定している。
【００２５】方式判定回路５００は、プログラムメモリ
２１１に対して方式に対応したプログラムが格納されて
いるバンクセレクト信号を与えるとともに、ローダ回路
５０１に対してトリガーパルスを与える。これによりプ
ログラムメモリ２１１内のプログラムが、複数のＤＳＰ
へ順次転送される。これにより、映像信号処理装置２１
０内部における信号処理モードが設定される。次に方式
判定回路５００の構成について説明する。
２１１に対して方式に対応したプログラムが格納されて
いるバンクセレクト信号を与えるとともに、ローダ回路
５０１に対してトリガーパルスを与える。これによりプ
ログラムメモリ２１１内のプログラムが、複数のＤＳＰ
へ順次転送される。これにより、映像信号処理装置２１
０内部における信号処理モードが設定される。次に方式
判定回路５００の構成について説明する。
【００２６】図２は方式判定回路５００を示している。
入力端子６００には選択回路２０４からのビデオ信号が
導入される。ビデオ信号は、垂直同期分離回路６０１と
色信号抽出回路６０２に供給される。垂直同期分離回路
６０１で分離された垂直同期信号は、周波数比較器６０
３に入力され、固定周波数発振器６０４から出力されて
いる５５Ｈｚの信号と比較される。周波数比較器６０３
から得られた周波数誤差信号は、積分器６０５に入力さ
れノイズ成分を除去され、ＮＴＳＣ方式とＰＡＬ、ＮＴ
ＳＣ方式の識別信号として出力される。ＮＴＳＣ方式の
場合垂直周波数は６０Ｈｚ、ＰＡＬ、ＳＥＣＡＭ方式の
場合垂直周波数は５０Ｈｚである。従って、これらを５
５Ｈｚと比較すると、周波数誤差の内容に違いを得るこ
とができる。ＮＴＳＣ方式の信号が入力された場合は、
例えば積分器６０５の出力がハイレベルとなり、それ以
外の信号の場合ローレベルとなる。積分器６０５の出力
は、遅延器６０６、比較器６０７、出力端子６０８に供
給される。
入力端子６００には選択回路２０４からのビデオ信号が
導入される。ビデオ信号は、垂直同期分離回路６０１と
色信号抽出回路６０２に供給される。垂直同期分離回路
６０１で分離された垂直同期信号は、周波数比較器６０
３に入力され、固定周波数発振器６０４から出力されて
いる５５Ｈｚの信号と比較される。周波数比較器６０３
から得られた周波数誤差信号は、積分器６０５に入力さ
れノイズ成分を除去され、ＮＴＳＣ方式とＰＡＬ、ＮＴ
ＳＣ方式の識別信号として出力される。ＮＴＳＣ方式の
場合垂直周波数は６０Ｈｚ、ＰＡＬ、ＳＥＣＡＭ方式の
場合垂直周波数は５０Ｈｚである。従って、これらを５
５Ｈｚと比較すると、周波数誤差の内容に違いを得るこ
とができる。ＮＴＳＣ方式の信号が入力された場合は、
例えば積分器６０５の出力がハイレベルとなり、それ以
外の信号の場合ローレベルとなる。積分器６０５の出力
は、遅延器６０６、比較器６０７、出力端子６０８に供
給される。
【００２７】ＰＡＬとＳＥＣＡＭ方式の識別は、垂直ブ
ランキング期間中に挿入されたＳＥＣＡＭ信号の色信号
判別信号があるか否かにより判定可能であり、そのため
に垂直同期分離回路６０１の出力は、ＳＥＣＡＭ色判別
信号ゲート発生回路６１１に供給される。このＳＥＣＡ
Ｍ色信号判別信号ゲート発生回路６１１の抽出出力は、
色信号抽出回路６０２に供給される。これにより、色信
号抽出回路６０２からはＳＣＡＭ方式の信号が入力され
ている場合、フィルタ動作により色信号判別信号が取り
出されることになり、この信号は積分器６１２にて積分
されノイズ成分が除去される。ＰＡＬ方式の信号が入力
されているときは、積分器６１２の出力レベルは低い。
積分器６１２の出力は、遅延器６０６、比較器６０７、
出力端子６０９に供給される。
ランキング期間中に挿入されたＳＥＣＡＭ信号の色信号
判別信号があるか否かにより判定可能であり、そのため
に垂直同期分離回路６０１の出力は、ＳＥＣＡＭ色判別
信号ゲート発生回路６１１に供給される。このＳＥＣＡ
Ｍ色信号判別信号ゲート発生回路６１１の抽出出力は、
色信号抽出回路６０２に供給される。これにより、色信
号抽出回路６０２からはＳＣＡＭ方式の信号が入力され
ている場合、フィルタ動作により色信号判別信号が取り
出されることになり、この信号は積分器６１２にて積分
されノイズ成分が除去される。ＰＡＬ方式の信号が入力
されているときは、積分器６１２の出力レベルは低い。
積分器６１２の出力は、遅延器６０６、比較器６０７、
出力端子６０９に供給される。
【００２８】この結果、出力端子６０８と６０９の出力
をみれば、図に示すようにＮＴＳＣの場合は（１，
０）、ＰＡＬの場合（０，０）、ＳＥＣＡＭの場合
（０，１）の判別信号を得ることができる。この判定信
号は、プログラムメモリ２１１の上位アドレスに加わり
プログラムを選択するデータとなる。
をみれば、図に示すようにＮＴＳＣの場合は（１，
０）、ＰＡＬの場合（０，０）、ＳＥＣＡＭの場合
（０，１）の判別信号を得ることができる。この判定信
号は、プログラムメモリ２１１の上位アドレスに加わり
プログラムを選択するデータとなる。
【００２９】一方比較器６０７は、遅延器６０６の入出
力の差を監視している。遅延器６０６は、２つの積分器
６０５、６１２からの出力を１フィールド乃至数フィー
ルド遅延させる。遅延器６０６０の入力と、出力間に差
が生じた場合は、入力信号の方式が変化したものとして
判定し、端子６１０を介してローダ回路５０１へトリガ
ーパルスを与える。これにより入力信号方式に適合した
プログラムデータがＤＳＰへセットされることになる。
力の差を監視している。遅延器６０６は、２つの積分器
６０５、６１２からの出力を１フィールド乃至数フィー
ルド遅延させる。遅延器６０６０の入力と、出力間に差
が生じた場合は、入力信号の方式が変化したものとして
判定し、端子６１０を介してローダ回路５０１へトリガ
ーパルスを与える。これにより入力信号方式に適合した
プログラムデータがＤＳＰへセットされることになる。
【００３０】上記の説明においては、ローダ回路５０１
は、ＤＳＰ（Ａ１〜Ａ１６）のすべてのプログラムＲＡ
Ｍを書き換えるように構成した。しかしこれに限らず、
書き込みアドレス発生回路４０５、読み出しアドレス発
生回路４０６の初期値と終了値を適当に変えることによ
り一部のＤＳＰのプログラムのみを書き換えるようにし
てもよい。プログラムの一部が方式により共通である場
合にはこのようにすることによりプログラム転送時間の
短縮やプログラムの実行動作の中断がないという利点が
得られる。
は、ＤＳＰ（Ａ１〜Ａ１６）のすべてのプログラムＲＡ
Ｍを書き換えるように構成した。しかしこれに限らず、
書き込みアドレス発生回路４０５、読み出しアドレス発
生回路４０６の初期値と終了値を適当に変えることによ
り一部のＤＳＰのプログラムのみを書き換えるようにし
てもよい。プログラムの一部が方式により共通である場
合にはこのようにすることによりプログラム転送時間の
短縮やプログラムの実行動作の中断がないという利点が
得られる。
【００３１】上記の説明においては、代表的なテレビジ
ョン方式（Ｍ／ＮＴＳＣ、Ｉ／ＰＡＬ、Ｂ，Ｄ，Ｇ，
Ｈ，Ｋ１，Ｌ／ＳＥＣＡＭ）を示して、これを判別する
手段を説明した。しかし世界的にみれば例えばＮＴＳＣ
の色信号変調方式でＰＡＬ方式のカラーサブキャリア周
波数を採用しているもの等、様々な方式がある。そこで
これらの方式をより細かく判別しようとすればさらに判
別機能を組み合わせる必要がある。以下その例を説明す
る。 （１）カラーサブキャリアの周波数を識別する。
ョン方式（Ｍ／ＮＴＳＣ、Ｉ／ＰＡＬ、Ｂ，Ｄ，Ｇ，
Ｈ，Ｋ１，Ｌ／ＳＥＣＡＭ）を示して、これを判別する
手段を説明した。しかし世界的にみれば例えばＮＴＳＣ
の色信号変調方式でＰＡＬ方式のカラーサブキャリア周
波数を採用しているもの等、様々な方式がある。そこで
これらの方式をより細かく判別しようとすればさらに判
別機能を組み合わせる必要がある。以下その例を説明す
る。 （１）カラーサブキャリアの周波数を識別する。
【００３２】色信号の変調方式に関係なく、４．４２Ｍ
Ｈｚあるいは３．５８ＭＨｚのカラーサブキャリア周波
数が用いられる場合がある。このような場合は、バンド
パスフィルタにより識別信号を得ることができる。 （２）水平周波数とカラーサブキャリアの周波数比を比
較する。
Ｈｚあるいは３．５８ＭＨｚのカラーサブキャリア周波
数が用いられる場合がある。このような場合は、バンド
パスフィルタにより識別信号を得ることができる。 （２）水平周波数とカラーサブキャリアの周波数比を比
較する。
【００３３】ＰＡＬの場合はカラーサブキャリアと水平
周波数の関係は Ｆsc＝（２８４−（１／４））ｆj ＋２５Ｈｚ となっているのでサブキャリアが４水平期間で位相が一
周するかどうかでＰＡＬかどうかを判断できる。
周波数の関係は Ｆsc＝（２８４−（１／４））ｆj ＋２５Ｈｚ となっているのでサブキャリアが４水平期間で位相が一
周するかどうかでＰＡＬかどうかを判断できる。
【００３４】ＮＴＳＣの場合は、カラーサブキャリアと
水平周波数の関係は Ｆsc＝４５５／ｆｈ であり、サブキャリアが２水平周期で位相が一周するか
どうかで判断することができる。 （３）水平周波数とフレーム周波数との関係を見る。 ＰＡＬの場合６２５、ＮＴＳＣの場合５２５であるのが
普通であり、同期信号を計数して識別することができ
る。
水平周波数の関係は Ｆsc＝４５５／ｆｈ であり、サブキャリアが２水平周期で位相が一周するか
どうかで判断することができる。 （３）水平周波数とフレーム周波数との関係を見る。 ＰＡＬの場合６２５、ＮＴＳＣの場合５２５であるのが
普通であり、同期信号を計数して識別することができ
る。
【００３５】さらにまた信号方式判別回路の他の例とし
てはＴＡ８６５９ＡＮという他方式対応ＴＶ信号処理Ｉ
Ｃが販売されている。このＩＣにて用いられるアルゴリ
ズムを用いてもよい。
てはＴＡ８６５９ＡＮという他方式対応ＴＶ信号処理Ｉ
Ｃが販売されている。このＩＣにて用いられるアルゴリ
ズムを用いてもよい。
【００３６】これまでの説明において、信号方式判別回
路及びローダ回路をハードウエア的に構成した例を説明
した。信号方式判別回路及びローダ回路はこれと同等の
機能をマイクロコンピュータ若しくはＤＳＰを使用して
実現しても構わない。
路及びローダ回路をハードウエア的に構成した例を説明
した。信号方式判別回路及びローダ回路はこれと同等の
機能をマイクロコンピュータ若しくはＤＳＰを使用して
実現しても構わない。
【００３７】
【発明の効果】以上説明したようにこの発明によれば、
ユーザが放送方式を特に認識しなくても、入力信号の方
式を自動的に認識して、映像信号処理部の処理プログラ
ムを自動的に方式に適合した内容に設定することがで
き、使い勝手を向上することができる。
ユーザが放送方式を特に認識しなくても、入力信号の方
式を自動的に認識して、映像信号処理部の処理プログラ
ムを自動的に方式に適合した内容に設定することがで
き、使い勝手を向上することができる。
【図１】この発明の一実施例を示す回路図。
【図２】図１の方式判定回路の例を示す回路図。
【図３】従来のＤＳＰ使用テレビジョン受像機を示す回
路図。
路図。
【図４】ＤＳＰの内部構成を示す図。
【図５】プログラムメモリのデータフォーマット説明
図。
図。
【図６】図５のメモリの内部を更に取り出して示すデー
タフォーマット説明図。
タフォーマット説明図。
【図７】ローダ回路の構成例を示す図。
【図８】ＳＥＣＡＭ信号処理時のＤＳＰの信号処理機能
を示す図。
を示す図。
【図９】ＰＡＬ信号処理時のＤＳＰの信号処理機能を示
す図。
す図。
【図１０】ＮＴＳＣ信号処理時のＤＳＰの信号処理機能
を示す図。
を示す図。
２０１…チューナ、２０２…中間周波増幅器、２０３…
検波回路、２０４…選択回路、２０６…同期再生偏向制
御回路、２０７…Ａ／Ｄ変換器、２０８…Ｄ／Ａ変換
器、２１０…映像信号処理装置、２１１…プログラムメ
モリ、５００…方式判定回路、５０１…ローダ回路。
検波回路、２０４…選択回路、２０６…同期再生偏向制
御回路、２０７…Ａ／Ｄ変換器、２０８…Ｄ／Ａ変換
器、２１０…映像信号処理装置、２１１…プログラムメ
モリ、５００…方式判定回路、５０１…ローダ回路。
Claims (1)
- 【請求項１】複数種のプログラムを蓄えるプログラムメ
モリーと、デジタルシグナルプロセッサと、前記デジタ
ルプロセッサが実行すべきプログラムを蓄える内部メモ
リと、前記プログラムメモリから前記内部メモリにプロ
グラムを転送する手段とからなるテレビジョン受像機に
おいて、 入力信号の方式の判別を行い方式の変化を示す信号と、
方式が何かを示す識別信号を発生する方式判別回路と、 前記方式判別回路の出力識別信号に応じて、入力信号方
式に適合したプログラムを前記プログラムメモリから選
択して前記デジタルシグナルプロセッサの内部メモリへ
転送する手段とを具備したことを特徴とするＤＳＰ使用
テレビジョン受像機。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215415A JPH0556372A (ja) | 1991-08-27 | 1991-08-27 | Ｄｓｐ使用テレビジヨン受像機 |
| US07/928,403 US5264931A (en) | 1991-08-27 | 1992-08-12 | Television receiver utilizing digital signal processors adaptable to various television standards |
| EP92113910A EP0529442B1 (en) | 1991-08-27 | 1992-08-14 | Television receiver using digital signal processors |
| DE69229527T DE69229527T2 (de) | 1991-08-27 | 1992-08-14 | Fernsehempfänger mit Verwendung von digitalen Signalprozessoren |
| KR1019920015094A KR950005603B1 (ko) | 1991-08-27 | 1992-08-22 | 디에스피(dsp)를 사용하는 텔레비젼 수상기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215415A JPH0556372A (ja) | 1991-08-27 | 1991-08-27 | Ｄｓｐ使用テレビジヨン受像機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0556372A true JPH0556372A (ja) | 1993-03-05 |
Family
ID=16671956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215415A Pending JPH0556372A (ja) | 1991-08-27 | 1991-08-27 | Ｄｓｐ使用テレビジヨン受像機 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5264931A (ja) |
| EP (1) | EP0529442B1 (ja) |
| JP (1) | JPH0556372A (ja) |
| KR (1) | KR950005603B1 (ja) |
| DE (1) | DE69229527T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190990A (ja) * | 2000-12-22 | 2002-07-05 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
| JP2003069856A (ja) * | 2001-08-24 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
| WO2006030653A1 (ja) * | 2004-09-17 | 2006-03-23 | Sharp Kabushiki Kaisha | ディスプレイの制御回路、表示装置、並びに、そのプログラムおよび記録媒体 |
| US8812749B2 (en) | 2003-12-31 | 2014-08-19 | Intel Corporation | Programmable video processing and video storage architecture |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5732164A (en) * | 1991-05-23 | 1998-03-24 | Fujitsu Limited | Parallel video processor apparatus |
| EP0574901A2 (en) * | 1992-06-16 | 1993-12-22 | Kabushiki Kaisha Toshiba | Image signal processor |
| JPH066809A (ja) * | 1992-06-16 | 1994-01-14 | Toshiba Corp | 画像信号処理装置 |
| KR970006477B1 (ko) * | 1992-09-07 | 1997-04-28 | 가부시기가이샤 도시바 | 텔레비젼 신호 처리 장치 |
| JP3527259B2 (ja) * | 1993-04-12 | 2004-05-17 | 松下電器産業株式会社 | 映像信号処理装置及び処理方法 |
| KR0140674B1 (ko) * | 1993-04-12 | 1998-06-15 | 모리시다 요이치 | 영상신호처리장치 및 처리방법 |
| KR0142803B1 (ko) * | 1993-09-02 | 1998-07-15 | 모리시다 요이치 | 신호처리장치 |
| DE4410008C1 (de) * | 1994-03-23 | 1995-05-04 | Telefunken Microelectron | Schaltungsanordnung zur digitalen Sendenormidentifikation |
| ES2152400T3 (es) | 1994-06-23 | 2001-02-01 | Koninkl Philips Electronics Nv | Un receptor de señales de television. |
| JP4153051B2 (ja) * | 1996-03-04 | 2008-09-17 | 松下電器産業株式会社 | テレビジョン受信機、及び映像信号処理装置 |
| TW376642B (en) * | 1996-05-07 | 1999-12-11 | Matsushita Electric Industrial Co Ltd | Video signal processing apparatus |
| US6144327A (en) * | 1996-08-15 | 2000-11-07 | Intellectual Property Development Associates Of Connecticut, Inc. | Programmably interconnected programmable devices |
| DE69719365T2 (de) * | 1996-12-18 | 2003-10-16 | Thomson Consumer Electronics, Inc. | Effiziente kompression und dekompression von blocks fester länge |
| US6147713A (en) * | 1998-03-09 | 2000-11-14 | General Instrument Corporation | Digital signal processor for multistandard television reception |
| JP3250661B2 (ja) * | 1998-04-28 | 2002-01-28 | 松下電器産業株式会社 | 音声中間周波数自動判別回路及び方法 |
| DE19820976A1 (de) * | 1998-05-12 | 1999-11-25 | Daimler Chrysler Ag | Zylinderlaufbüchse aus übereutektischen Aluminium-Silizium-Legierungen und Verfahren zur Herstellung derselben |
| JP2000013713A (ja) * | 1998-06-19 | 2000-01-14 | Sharp Corp | 映像信号処理装置およびそれを用いたテレビジョン受信装置 |
| DE19933044B4 (de) * | 1999-07-15 | 2005-09-01 | Siemens Ag | Füllstandsgeber für einen Flüssigkeitsbehälter und Verfahren zur Ermittlung des Füllstandes in einem Flüssigkeitsbehälter |
| JP2001359115A (ja) * | 2000-06-09 | 2001-12-26 | Nec Corp | テレビ信号カラ−システム判別装置 |
| AU781955B2 (en) * | 2000-06-30 | 2005-06-23 | Britax Childcare Pty Ltd | Attachment of child shoulder harness to a booster seat |
| US6989779B2 (en) * | 2001-05-18 | 2006-01-24 | Rohm Co., Ltd. | Semiconductor device having DAC channels for video signals |
| KR101017371B1 (ko) | 2004-03-22 | 2011-02-28 | 삼성전자주식회사 | 방송 방식 자동 판별 장치 및 방법 |
| GB0413146D0 (en) * | 2004-06-12 | 2004-07-14 | Texas Instruments Ltd | Comparator for circuit testing |
| EP1631079A1 (en) * | 2004-08-31 | 2006-03-01 | Harman Becker Automotive Systems GmbH | A mobile television receiver and method for automatically identifying the transmission standard of broadcast television signals |
| EP1817921A1 (en) | 2004-12-30 | 2007-08-15 | Conexant Systems, Inc. | Automatic video detector |
| US7483085B2 (en) | 2005-07-11 | 2009-01-27 | Sandbridge Technologies, Inc. | Digital implementation of analog TV receiver |
| JPWO2009016791A1 (ja) * | 2007-07-30 | 2010-10-14 | パナソニック株式会社 | 半導体集積回路及びそれを備えた映像音声処理装置 |
| US10917163B2 (en) | 2014-08-15 | 2021-02-09 | SEAKR Engineering, Inc. | Integrated mixed-signal RF transceiver with ADC, DAC, and DSP and high-bandwidth coherent recombination |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4396938A (en) * | 1981-07-23 | 1983-08-02 | Rca Corporation | Controlled ram signal processor |
| DE3243610A1 (de) * | 1982-11-25 | 1984-05-30 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Anordnung zur programmierbaren steuerung einer rundfunk- und/oder fernseh-empfangseinrichtung |
| JPS6196833A (ja) * | 1984-10-17 | 1986-05-15 | Sony Corp | テレビ受像機 |
| KR920001287B1 (ko) * | 1988-02-12 | 1992-02-10 | 니혼 호오소오 고오카이 | 디지탈 영상신호 처리장치 |
| US4860098A (en) * | 1988-09-19 | 1989-08-22 | The Grass Valley Group, Inc. | Video discrimination between different video formats |
| EP0482768B1 (en) * | 1990-09-26 | 1997-01-29 | Kabushiki Kaisha Toshiba | Multiple systems adaptive television receiver |
| US5157495A (en) * | 1991-12-20 | 1992-10-20 | Eastman Kodak Company | Multi-mode video standard selection circuit and selection method |
-
1991
- 1991-08-27 JP JP3215415A patent/JPH0556372A/ja active Pending
-
1992
- 1992-08-12 US US07/928,403 patent/US5264931A/en not_active Expired - Lifetime
- 1992-08-14 EP EP92113910A patent/EP0529442B1/en not_active Expired - Lifetime
- 1992-08-14 DE DE69229527T patent/DE69229527T2/de not_active Expired - Fee Related
- 1992-08-22 KR KR1019920015094A patent/KR950005603B1/ko not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190990A (ja) * | 2000-12-22 | 2002-07-05 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
| JP2003069856A (ja) * | 2001-08-24 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
| US8812749B2 (en) | 2003-12-31 | 2014-08-19 | Intel Corporation | Programmable video processing and video storage architecture |
| US9654724B2 (en) | 2003-12-31 | 2017-05-16 | Intel Corporation | Programmable video processing and video storage architecture |
| WO2006030653A1 (ja) * | 2004-09-17 | 2006-03-23 | Sharp Kabushiki Kaisha | ディスプレイの制御回路、表示装置、並びに、そのプログラムおよび記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950005603B1 (ko) | 1995-05-27 |
| EP0529442A2 (en) | 1993-03-03 |
| US5264931A (en) | 1993-11-23 |
| DE69229527T2 (de) | 2000-02-03 |
| EP0529442A3 (en) | 1994-10-19 |
| EP0529442B1 (en) | 1999-07-07 |
| KR930005466A (ko) | 1993-03-23 |
| DE69229527D1 (de) | 1999-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0556372A (ja) | Ｄｓｐ使用テレビジヨン受像機 | |
| US5751375A (en) | Processing of pixel data at an operating frequency higher than the sampling rate of the input signal | |
| EP0876056B1 (en) | Video signal processor and video signal processing | |
| US4677482A (en) | Dual mode progressive scan system with automatic mode switching by image analysis | |
| US6381287B1 (en) | Data slicer | |
| US5986716A (en) | Television receiver and signal processing apparatus | |
| US5835157A (en) | Multi-system video signal demodulating apparatus | |
| EP0415268B1 (en) | Signal waveform display device | |
| US6525777B2 (en) | Video signal processor processing video signal by plurality of data driven processors and television receiver using the same | |
| EP0715796B1 (en) | Television signal receiver | |
| JP3261806B2 (ja) | カラーシステム判別回路 | |
| US5369498A (en) | Video disk player comprising a signal selection circuit for selecting one of a video data signal and a luminance signal as an output signal | |
| KR100220697B1 (ko) | 영상모드 판별방법 | |
| JP3531406B2 (ja) | 映像信号処理装置 | |
| JP3445297B2 (ja) | 多方式対応デジタルテレビジョン受信機 | |
| US5559812A (en) | Digital time base corrector using a memory with reduced memory capacity | |
| JP3133654B2 (ja) | テレビジョン信号の形式判別回路 | |
| JPH0352467A (ja) | Ｖｔｒ制御装置 | |
| JPH04261294A (ja) | フイルタ回路 | |
| JPH11275479A (ja) | テレビジョン受像機 | |
| JPH0537872A (ja) | 標準信号検出装置 |