JPH066809A - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JPH066809A JPH066809A JP4156990A JP15699092A JPH066809A JP H066809 A JPH066809 A JP H066809A JP 4156990 A JP4156990 A JP 4156990A JP 15699092 A JP15699092 A JP 15699092A JP H066809 A JPH066809 A JP H066809A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image data
- signal
- synchronous
- synchronous reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/642—Multi-standard receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【目的】この発明は、各種の放送メディアの画像信号処
理を簡易な構成で実現することができ、経済的にも有利
である画像信号処理装置を提供することを目的としてい
る。 【構成】外部から与えられるプログラムに基づいて、入
力された画像データから同期信号成分を抽出するための
演算処理を行なう同期再生手段２４と、この同期再生手
段２４で抽出された同期信号に基づいて、該同期再生手
段２４に入力された画像データをデコード処理するデコ
ード手段２５，２６と、同期再生手段２４にそれぞれ異
なる方式の各画像データに対して、同期信号成分抽出の
演算処理を行なわせるための複数のプログラムが格納さ
れたメモリ２９と、同期再生手段２４に入力される画像
データとメモリ２９から読み出して同期再生手段２４に
与えるプログラムとを対応させる制御手段３０とを備え
ている。
理を簡易な構成で実現することができ、経済的にも有利
である画像信号処理装置を提供することを目的としてい
る。 【構成】外部から与えられるプログラムに基づいて、入
力された画像データから同期信号成分を抽出するための
演算処理を行なう同期再生手段２４と、この同期再生手
段２４で抽出された同期信号に基づいて、該同期再生手
段２４に入力された画像データをデコード処理するデコ
ード手段２５，２６と、同期再生手段２４にそれぞれ異
なる方式の各画像データに対して、同期信号成分抽出の
演算処理を行なわせるための複数のプログラムが格納さ
れたメモリ２９と、同期再生手段２４に入力される画像
データとメモリ２９から読み出して同期再生手段２４に
与えるプログラムとを対応させる制御手段３０とを備え
ている。
Description
【０００１】
【産業上の利用分野】この発明は、ＤＳＰ（デジタル・
シグナル・プロセッサ）を用いて画像信号を再生処理す
る画像信号処理装置の改良に関する。
シグナル・プロセッサ）を用いて画像信号を再生処理す
る画像信号処理装置の改良に関する。
【０００２】
【従来の技術】周知のように、近年、デジタル技術の進
歩とともに放送メディアの多様化が進んでおり、現在で
は、地上波のＶＨＦやＵＨＦ帯域を用いたＮＴＳＣフォ
ーマットのテレビジョン放送だけでなく、ＢＳ（放送衛
星）を用いたＮＴＳＣ放送やハイビジョン放送が実現さ
れている。
歩とともに放送メディアの多様化が進んでおり、現在で
は、地上波のＶＨＦやＵＨＦ帯域を用いたＮＴＳＣフォ
ーマットのテレビジョン放送だけでなく、ＢＳ（放送衛
星）を用いたＮＴＳＣ放送やハイビジョン放送が実現さ
れている。
【０００３】図７は、多様化された放送メディアとし
て、ＮＴＳＣ放送とＭＵＳＥ放送とを受信できるように
した従来のテレビジョン受信機を示している。すなわ
ち、入力端子１１に供給されたアナログベースバンドの
画像信号は、クランプ回路１２でレベル調整され、Ａ／
Ｄ（アナログ／デジタル）変換回路１３でデジタル画像
データに変換された後、ＮＴＳＣ同期再生回路１４，Ｎ
ＴＳＣデコーダ１５，ＭＵＳＥ同期再生回路１６及びＭ
ＵＳＥデコーダ１７にそれぞれ供給される。
て、ＮＴＳＣ放送とＭＵＳＥ放送とを受信できるように
した従来のテレビジョン受信機を示している。すなわ
ち、入力端子１１に供給されたアナログベースバンドの
画像信号は、クランプ回路１２でレベル調整され、Ａ／
Ｄ（アナログ／デジタル）変換回路１３でデジタル画像
データに変換された後、ＮＴＳＣ同期再生回路１４，Ｎ
ＴＳＣデコーダ１５，ＭＵＳＥ同期再生回路１６及びＭ
ＵＳＥデコーダ１７にそれぞれ供給される。
【０００４】ここで、受信放送がＮＴＳＣ方式の場合に
は、ＮＴＳＣ同期再生回路１４が動作し、ＮＴＳＣ方式
に対応したクロックや水平同期信号等が生成されて、Ｎ
ＴＳＣデコーダ１５に供給されることにより、ＮＴＳＣ
デコーダ１５においてＮＴＳＣ信号のデコード処理が行
なわれる。また、放送がＭＵＳＥ方式の場合には、ＭＵ
ＳＥ同期再生回路１６が動作し、ＭＵＳＥ方式に対応し
たクロックや水平同期信号等が生成されて、ＭＵＳＥデ
コーダ１７に供給されることにより、ＭＵＳＥデコーダ
１７においてＭＵＳＥ信号のデコード処理が行なわれ
る。
は、ＮＴＳＣ同期再生回路１４が動作し、ＮＴＳＣ方式
に対応したクロックや水平同期信号等が生成されて、Ｎ
ＴＳＣデコーダ１５に供給されることにより、ＮＴＳＣ
デコーダ１５においてＮＴＳＣ信号のデコード処理が行
なわれる。また、放送がＭＵＳＥ方式の場合には、ＭＵ
ＳＥ同期再生回路１６が動作し、ＭＵＳＥ方式に対応し
たクロックや水平同期信号等が生成されて、ＭＵＳＥデ
コーダ１７に供給されることにより、ＭＵＳＥデコーダ
１７においてＭＵＳＥ信号のデコード処理が行なわれ
る。
【０００５】そして、ＮＴＳＣデコーダ１５及びＭＵＳ
Ｅデコーダ１７の出力は、受信放送がＮＴＳＣ方式かＭ
ＵＳＥ方式かに応じて切換制御されるスイッチ１８を介
して出力端子１９から取り出され、ここに、ＮＴＳＣ放
送とＭＵＳＥ放送とを受信することができる。なお、Ｎ
ＴＳＣ同期再生回路１４及びＭＵＳＥ同期再生回路１６
では、それぞれの方式の信号に対してクランプ回路１２
におけるレベル調整を制御するための制御信号を出力し
ており、この制御信号が、受信放送がＮＴＳＣ方式かＭ
ＵＳＥ方式かに応じて切換制御されるスイッチ２０を介
してクランプ回路１２に供給されている。
Ｅデコーダ１７の出力は、受信放送がＮＴＳＣ方式かＭ
ＵＳＥ方式かに応じて切換制御されるスイッチ１８を介
して出力端子１９から取り出され、ここに、ＮＴＳＣ放
送とＭＵＳＥ放送とを受信することができる。なお、Ｎ
ＴＳＣ同期再生回路１４及びＭＵＳＥ同期再生回路１６
では、それぞれの方式の信号に対してクランプ回路１２
におけるレベル調整を制御するための制御信号を出力し
ており、この制御信号が、受信放送がＮＴＳＣ方式かＭ
ＵＳＥ方式かに応じて切換制御されるスイッチ２０を介
してクランプ回路１２に供給されている。
【０００６】しかしながら、上記のような従来のテレビ
ジョン受信機では、ＮＴＳＣ方式に対応してＮＴＳＣ同
期再生回路１４とＮＴＳＣデコーダ１５とを設け、ＭＵ
ＳＥ方式に対応してＭＵＳＥ同期再生回路１６とＭＵＳ
Ｅデコーダ１７とを設ける、つまり、単純にそれぞれの
放送メディアに対応する受信回路を個々に備える構成で
あるため、機器の大型化を招くとともに経済的に非常に
不利になるという問題が生じている。
ジョン受信機では、ＮＴＳＣ方式に対応してＮＴＳＣ同
期再生回路１４とＮＴＳＣデコーダ１５とを設け、ＭＵ
ＳＥ方式に対応してＭＵＳＥ同期再生回路１６とＭＵＳ
Ｅデコーダ１７とを設ける、つまり、単純にそれぞれの
放送メディアに対応する受信回路を個々に備える構成で
あるため、機器の大型化を招くとともに経済的に非常に
不利になるという問題が生じている。
【０００７】
【発明が解決しようとする課題】以上のように、各種の
放送メディアを受信可能な従来のテレビジョン受信機で
は、各放送メディア毎に信号処理する回路をそれぞれ備
える構成であるため、機器が大型化し経済的に不利にな
るという問題を有している。
放送メディアを受信可能な従来のテレビジョン受信機で
は、各放送メディア毎に信号処理する回路をそれぞれ備
える構成であるため、機器が大型化し経済的に不利にな
るという問題を有している。
【０００８】そこで、この発明は上記事情を考慮してな
されたもので、各種の放送メディアの画像信号処理を簡
易な構成で実現することができ、経済的にも有利である
極めて良好な画像信号処理装置を提供することを目的と
する。
されたもので、各種の放送メディアの画像信号処理を簡
易な構成で実現することができ、経済的にも有利である
極めて良好な画像信号処理装置を提供することを目的と
する。
【０００９】
【課題を解決するための手段】この発明に係る画像信号
処理装置は、それぞれ異なる方式の画像データが選択的
に供給され、外部から与えられるプログラムに基づい
て、入力された画像データから同期信号成分を抽出する
ための演算処理を行なう同期再生手段と、この同期再生
手段で抽出された同期信号に基づいて、該同期再生手段
に入力された画像データをデコード処理するデコード手
段と、同期再生手段にそれぞれ異なる方式の各画像デー
タに対して、同期信号成分抽出の演算処理を行なわせる
ための複数のプログラムが格納されたメモリと、同期再
生手段に入力される画像データとメモリから読み出して
同期再生手段に与えるプログラムとを対応させる制御手
段とを備えるようにしたものである。
処理装置は、それぞれ異なる方式の画像データが選択的
に供給され、外部から与えられるプログラムに基づい
て、入力された画像データから同期信号成分を抽出する
ための演算処理を行なう同期再生手段と、この同期再生
手段で抽出された同期信号に基づいて、該同期再生手段
に入力された画像データをデコード処理するデコード手
段と、同期再生手段にそれぞれ異なる方式の各画像デー
タに対して、同期信号成分抽出の演算処理を行なわせる
ための複数のプログラムが格納されたメモリと、同期再
生手段に入力される画像データとメモリから読み出して
同期再生手段に与えるプログラムとを対応させる制御手
段とを備えるようにしたものである。
【００１０】
【作用】上記のような構成によれば、同期再生手段に与
えるプログラムを切り換えることにより、それぞれ異な
る方式の各画像データに対して同期信号成分を抽出する
ことができるので、同一の同期再生手段をそれぞれ異な
る方式の各画像データのデコード処理に共用することが
できるため、各種の放送メディアの画像信号処理を簡易
な構成で実現することができ、経済的にも有利とするこ
とができる。
えるプログラムを切り換えることにより、それぞれ異な
る方式の各画像データに対して同期信号成分を抽出する
ことができるので、同一の同期再生手段をそれぞれ異な
る方式の各画像データのデコード処理に共用することが
できるため、各種の放送メディアの画像信号処理を簡易
な構成で実現することができ、経済的にも有利とするこ
とができる。
【００１１】
【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、入力端子２１に
供給されたアナログベースバンドの画像信号は、クラン
プ回路２２でレベル調整され、Ａ／Ｄ変換回路２３でデ
ジタル画像データに変換された後、同期再生回路２４，
ＮＴＳＣデコーダ２５及びＭＵＳＥデコーダ２６にそれ
ぞれ供給される。
照して詳細に説明する。図１において、入力端子２１に
供給されたアナログベースバンドの画像信号は、クラン
プ回路２２でレベル調整され、Ａ／Ｄ変換回路２３でデ
ジタル画像データに変換された後、同期再生回路２４，
ＮＴＳＣデコーダ２５及びＭＵＳＥデコーダ２６にそれ
ぞれ供給される。
【００１２】ここで、受信放送がＮＴＳＣ方式の場合に
は、同期再生回路２４がＮＴＳＣ方式に対応したクロッ
クや水平同期信号等を生成して、ＮＴＳＣデコーダ２５
に供給することにより、ＮＴＳＣデコーダ２５において
ＮＴＳＣ信号のデコード処理が行なわれる。また、放送
がＭＵＳＥ方式の場合には、同期再生回路２４がＭＵＳ
Ｅ方式に対応したクロックや水平同期信号等を生成し
て、ＭＵＳＥデコーダ２６に供給することにより、ＭＵ
ＳＥデコーダ２６においてＭＵＳＥ信号のデコード処理
が行なわれる。
は、同期再生回路２４がＮＴＳＣ方式に対応したクロッ
クや水平同期信号等を生成して、ＮＴＳＣデコーダ２５
に供給することにより、ＮＴＳＣデコーダ２５において
ＮＴＳＣ信号のデコード処理が行なわれる。また、放送
がＭＵＳＥ方式の場合には、同期再生回路２４がＭＵＳ
Ｅ方式に対応したクロックや水平同期信号等を生成し
て、ＭＵＳＥデコーダ２６に供給することにより、ＭＵ
ＳＥデコーダ２６においてＭＵＳＥ信号のデコード処理
が行なわれる。
【００１３】そして、ＮＴＳＣデコーダ２５及びＭＵＳ
Ｅデコーダ２６の出力は、受信放送がＮＴＳＣ方式かＭ
ＵＳＥ方式かに応じて切換制御されるスイッチ２７を介
して出力端子２８から取り出され、ここに、ＮＴＳＣ放
送とＭＵＳＥ放送とを受信することができる。なお、同
期再生回路２４では、それぞれの方式の信号に対応させ
てクランプ回路２２におけるレベル調整を制御してい
る。
Ｅデコーダ２６の出力は、受信放送がＮＴＳＣ方式かＭ
ＵＳＥ方式かに応じて切換制御されるスイッチ２７を介
して出力端子２８から取り出され、ここに、ＮＴＳＣ放
送とＭＵＳＥ放送とを受信することができる。なお、同
期再生回路２４では、それぞれの方式の信号に対応させ
てクランプ回路２２におけるレベル調整を制御してい
る。
【００１４】ここにおいて、上記同期再生回路２４は、
ＤＳＰアーキテクチャーを利用して構成されているもの
で、外部からプログラムを与えることによって、入力さ
れたデジタル画像データからのクロックや水平同期信号
等の生成を行なっている。この場合、同期再生回路２４
は、与えるプログラムを切り換えることにより、ＮＴＳ
Ｃ方式に対応したクロックや水平同期信号等の生成を行
なう処理と、ＭＵＳＥ方式に対応したクロックや水平同
期信号等の生成を行なう処理とをそれぞれ実行行するよ
うに、動作が切り換えられる。
ＤＳＰアーキテクチャーを利用して構成されているもの
で、外部からプログラムを与えることによって、入力さ
れたデジタル画像データからのクロックや水平同期信号
等の生成を行なっている。この場合、同期再生回路２４
は、与えるプログラムを切り換えることにより、ＮＴＳ
Ｃ方式に対応したクロックや水平同期信号等の生成を行
なう処理と、ＭＵＳＥ方式に対応したクロックや水平同
期信号等の生成を行なう処理とをそれぞれ実行行するよ
うに、動作が切り換えられる。
【００１５】そして、この同期再生回路２４に与えられ
る各プログラムは、プログラムメモリ２９に格納されて
おり、このプログラムメモリ２９からプログラムローダ
３０を介して読み出され、同期再生回路２４内の図示し
ないプログラムメモリに供給される。この場合、プログ
ラムローダ３０は、使用者による選局操作信号や図示し
ない方式判定回路の出力信号等が入力端子３１を介して
供給されることによって、ＮＴＳＣ方式に対応した処理
を行なうプログラムか、ＭＵＳＥ方式に対応した処理を
行なうプログラムかを選択して読み出し、同期再生回路
２４に与えるように動作される。
る各プログラムは、プログラムメモリ２９に格納されて
おり、このプログラムメモリ２９からプログラムローダ
３０を介して読み出され、同期再生回路２４内の図示し
ないプログラムメモリに供給される。この場合、プログ
ラムローダ３０は、使用者による選局操作信号や図示し
ない方式判定回路の出力信号等が入力端子３１を介して
供給されることによって、ＮＴＳＣ方式に対応した処理
を行なうプログラムか、ＭＵＳＥ方式に対応した処理を
行なうプログラムかを選択して読み出し、同期再生回路
２４に与えるように動作される。
【００１６】また、同期再生回路２４に各テレビジョン
方式に対応した処理を行なわせるためには、同期再生回
路２４内のプログラムメモリに各方式に対応した複数の
プログラムを予め格納しておき、使用者による選局操作
信号や図示しない方式判定回路の出力信号等が入力端子
３２を介して供給されることによって、プログラムメモ
リから必要なプログラムを選択して読み出し、クロック
や水平同期信号等の生成を行なう処理に供させるように
することも考えられる。
方式に対応した処理を行なわせるためには、同期再生回
路２４内のプログラムメモリに各方式に対応した複数の
プログラムを予め格納しておき、使用者による選局操作
信号や図示しない方式判定回路の出力信号等が入力端子
３２を介して供給されることによって、プログラムメモ
リから必要なプログラムを選択して読み出し、クロック
や水平同期信号等の生成を行なう処理に供させるように
することも考えられる。
【００１７】図２は、同期再生回路２４の詳細な構成を
示している。基本的には、メモリ３３，３４、命令メモ
リ３５、レジスタ３６，３７，３８、ＡＬＵ（アリスメ
ティック・ロジック・ユニット）３９及びＩ／Ｏ（入力
／出力）ポート４０，４１等と、同期処理に都合の良い
周辺回路からなるＤＳＰアーキテクチャーを利用して構
成されている。具体的に言えば、入力端子４２に供給さ
れたコンポジットデジタル画像データは、メモリ３３，
３４のいずれか一方に供給される。
示している。基本的には、メモリ３３，３４、命令メモ
リ３５、レジスタ３６，３７，３８、ＡＬＵ（アリスメ
ティック・ロジック・ユニット）３９及びＩ／Ｏ（入力
／出力）ポート４０，４１等と、同期処理に都合の良い
周辺回路からなるＤＳＰアーキテクチャーを利用して構
成されている。具体的に言えば、入力端子４２に供給さ
れたコンポジットデジタル画像データは、メモリ３３，
３４のいずれか一方に供給される。
【００１８】一方、発振回路４３から出力された固定周
波数の発振信号が供給されるＮＣＯ（デジタル的に発振
周波数の変えられる発振器）４４は、Ｉ／Ｏポート４０
からのデータに基づいた発振周波数で発振しており、こ
の発振出力が、Ｄ／Ａ（デジタル／アナログ）変換回路
４５でＤ／Ａ変換され、ＢＰＦ（バンド・パス・フィル
タ）４６で高調波成分が除去された後、スライサ４７で
２値化される。このようにして得られた信号は、水平周
波数ｆh のｎ倍のクロックｎｆh として、出力端子４８
を介して前記ＮＴＳＣデコーダ２５及びＭＵＳＥデコー
ダ２６に出力される。ｎの値としては、ＮＴＳＣの場合
には９１０が用いられる。これは、４倍のカラーサブキ
ャリア周波数が９１０ｆh と同じ周波数であるからであ
る。
波数の発振信号が供給されるＮＣＯ（デジタル的に発振
周波数の変えられる発振器）４４は、Ｉ／Ｏポート４０
からのデータに基づいた発振周波数で発振しており、こ
の発振出力が、Ｄ／Ａ（デジタル／アナログ）変換回路
４５でＤ／Ａ変換され、ＢＰＦ（バンド・パス・フィル
タ）４６で高調波成分が除去された後、スライサ４７で
２値化される。このようにして得られた信号は、水平周
波数ｆh のｎ倍のクロックｎｆh として、出力端子４８
を介して前記ＮＴＳＣデコーダ２５及びＭＵＳＥデコー
ダ２６に出力される。ｎの値としては、ＮＴＳＣの場合
には９１０が用いられる。これは、４倍のカラーサブキ
ャリア周波数が９１０ｆh と同じ周波数であるからであ
る。
【００１９】また、上記クロックｎｆh は、ＤＭＡ（ダ
イレクト・メモリ・アクセス）コントロール回路４９に
供給されて、コンポジットデジタル画像データをメモリ
３３または３４に取り込む動作の制御に供される。すな
わち、このＤＭＡコントロール回路４９は、その内部に
クロックｎｆh を分周（例えばｎが９１０の場合には９
１０分周）する回路を持っており、この分周出力の所定
の水平タイミングで、入力端子４２に供給されたコンポ
ジットデジタル画像データをメモリ３３または３４に取
り込む動作の制御を行なっている。この場合、分周回路
で分周した信号の位相が、コンポジットデジタル画像デ
ータと同期すると、常に一定の位置のコンポジットデジ
タル画像データ（同期信号部分）が、メモリ３３または
３４に取り込まれるようになる。
イレクト・メモリ・アクセス）コントロール回路４９に
供給されて、コンポジットデジタル画像データをメモリ
３３または３４に取り込む動作の制御に供される。すな
わち、このＤＭＡコントロール回路４９は、その内部に
クロックｎｆh を分周（例えばｎが９１０の場合には９
１０分周）する回路を持っており、この分周出力の所定
の水平タイミングで、入力端子４２に供給されたコンポ
ジットデジタル画像データをメモリ３３または３４に取
り込む動作の制御を行なっている。この場合、分周回路
で分周した信号の位相が、コンポジットデジタル画像デ
ータと同期すると、常に一定の位置のコンポジットデジ
タル画像データ（同期信号部分）が、メモリ３３または
３４に取り込まれるようになる。
【００２０】次に、命令メモリ３５には、入力端子５０
を介して前記プログラムローダ３０からプログラムが供
給されて格納される。すると、この命令メモリ３５から
は、格納されたプログラムに従ってデコードされた信号
が出力され、この信号によって、メモリ３３，３４、Ａ
ＬＵ３９、Ｉ／Ｏポート４０，４１及びレジスタ３６，
３７，３８がコントロールされることにより、プログラ
ムに応じた信号処理が実行される。
を介して前記プログラムローダ３０からプログラムが供
給されて格納される。すると、この命令メモリ３５から
は、格納されたプログラムに従ってデコードされた信号
が出力され、この信号によって、メモリ３３，３４、Ａ
ＬＵ３９、Ｉ／Ｏポート４０，４１及びレジスタ３６，
３７，３８がコントロールされることにより、プログラ
ムに応じた信号処理が実行される。
【００２１】また、Ｉ／Ｏポート４０の出力からＮＣＯ
５１及びＳＩＮ変換回路５２を介して、カラー信号の復
調に用いるカラーサブキャリアｆscが生成され、出力端
子５３を介して前記ＮＴＳＣデコーダ２５及びＭＵＳＥ
デコーダ２６に出力される。このカラーサブキャリアｆ
scは、ＮＣＯ５１により、入力されたコンポジットデジ
タル画像データに含まれるカラーバースト信号に同期す
るように制御される。さらに、Ｉ／Ｏポート４０から出
力端子５４，５５を介して水平同期信号Ｈ及び垂直同期
信号Ｖがそれぞれ出力され、前記ＮＴＳＣデコーダ２５
及びＭＵＳＥデコーダ２６に供給される。
５１及びＳＩＮ変換回路５２を介して、カラー信号の復
調に用いるカラーサブキャリアｆscが生成され、出力端
子５３を介して前記ＮＴＳＣデコーダ２５及びＭＵＳＥ
デコーダ２６に出力される。このカラーサブキャリアｆ
scは、ＮＣＯ５１により、入力されたコンポジットデジ
タル画像データに含まれるカラーバースト信号に同期す
るように制御される。さらに、Ｉ／Ｏポート４０から出
力端子５４，５５を介して水平同期信号Ｈ及び垂直同期
信号Ｖがそれぞれ出力され、前記ＮＴＳＣデコーダ２５
及びＭＵＳＥデコーダ２６に供給される。
【００２２】一方、Ｉ／Ｏポート４１からは、出力回路
５６を介して前記クランプ回路２２を制御するための制
御信号がＰＷＭ（パルス幅変調）信号の形で発生され、
出力端子５７を介して前記クランプ回路２２に供給され
る。また、入力端子５８，５９を介して、外部からカラ
ーマトリクス係数や、前述した使用者による選局操作信
号や方式判定回路の出力信号等が、Ｉ／Ｏポート４１に
供給される。
５６を介して前記クランプ回路２２を制御するための制
御信号がＰＷＭ（パルス幅変調）信号の形で発生され、
出力端子５７を介して前記クランプ回路２２に供給され
る。また、入力端子５８，５９を介して、外部からカラ
ーマトリクス係数や、前述した使用者による選局操作信
号や方式判定回路の出力信号等が、Ｉ／Ｏポート４１に
供給される。
【００２３】図３は、同期再生回路２４に与える命令の
一覧を示している。メモリ３３，３４及び命令メモリ３
５相互間におけるデータの移動、ＡＬＵ３９における演
算の実行、レジスタ３６，３７，３８への定数設定及び
プログラムフローの変更に関する命令等がある。なお、
図３において、 Ｉmm＝０：第１，第２オペランドは（Ｘ１）と（Ｘ２）
が用いられる。 Ｉmm＝１：第１オペランドは〈ｒｅｐ〉フィールドで指
定される定数値が用いられる。 ＩＮＣ：１とするとＸ１，Ｘ２，Ｘ３の各レジスタ３
６，３７，３８は、＋１される。 〈ｒｅｐ〉：繰り返す回数を指定する。０のときは１６
回とみなされる。 ＣＯＮＤＩＴＩＯＮ：Ｃ＝０，Ｃ＝１，Ｚ＝０，Ｚ＝
１，（Ｘ１）＝０，（Ｘ１）＝１，（Ｘ２）＝０，（Ｘ
２）＝１，（Ｘ３）＝０，（Ｘ３）＝１ ショートブランチ：プログラムカウンタの下位ビットに
アドレスＡＤＤＲがはいる。 ロングブランチ：プログラムカウンタの上位ビットにア
ドレスＡＤＤＲがはいる。
一覧を示している。メモリ３３，３４及び命令メモリ３
５相互間におけるデータの移動、ＡＬＵ３９における演
算の実行、レジスタ３６，３７，３８への定数設定及び
プログラムフローの変更に関する命令等がある。なお、
図３において、 Ｉmm＝０：第１，第２オペランドは（Ｘ１）と（Ｘ２）
が用いられる。 Ｉmm＝１：第１オペランドは〈ｒｅｐ〉フィールドで指
定される定数値が用いられる。 ＩＮＣ：１とするとＸ１，Ｘ２，Ｘ３の各レジスタ３
６，３７，３８は、＋１される。 〈ｒｅｐ〉：繰り返す回数を指定する。０のときは１６
回とみなされる。 ＣＯＮＤＩＴＩＯＮ：Ｃ＝０，Ｃ＝１，Ｚ＝０，Ｚ＝
１，（Ｘ１）＝０，（Ｘ１）＝１，（Ｘ２）＝０，（Ｘ
２）＝１，（Ｘ３）＝０，（Ｘ３）＝１ ショートブランチ：プログラムカウンタの下位ビットに
アドレスＡＤＤＲがはいる。 ロングブランチ：プログラムカウンタの上位ビットにア
ドレスＡＤＤＲがはいる。
【００２４】図４は、上記メモリ３３，３４及び命令メ
モリ３５の全メモリマップを示している。１つのアドレ
ス空間の中に、メモリ３３，３４、Ｉ／Ｏポート４０，
４１及び命令メモリ３５がマッピングされていて、アド
レスの値を適当に選ぶことで任意のデータ転送が可能と
なる。
モリ３５の全メモリマップを示している。１つのアドレ
ス空間の中に、メモリ３３，３４、Ｉ／Ｏポート４０，
４１及び命令メモリ３５がマッピングされていて、アド
レスの値を適当に選ぶことで任意のデータ転送が可能と
なる。
【００２５】次に、図５は、図２に示した同期再生回路
２４の同期処理動作を、信号の流れに沿った機能的な表
現に書き替えて示している。すなわち、入力端子６０に
は、メモリ３３，３４から読み出したコンポジットデジ
タル画像データが供給される。この入力端子６０に供給
されたデータは、ラッチ回路６１によって１画素遅延さ
れる。そして、ラッチ回路６１の入力データと出力デー
タとを加算回路６２で加算することにより、ＬＰＦ（ロ
ー・パス・フィルタ）処理が行なわれる。
２４の同期処理動作を、信号の流れに沿った機能的な表
現に書き替えて示している。すなわち、入力端子６０に
は、メモリ３３，３４から読み出したコンポジットデジ
タル画像データが供給される。この入力端子６０に供給
されたデータは、ラッチ回路６１によって１画素遅延さ
れる。そして、ラッチ回路６１の入力データと出力デー
タとを加算回路６２で加算することにより、ＬＰＦ（ロ
ー・パス・フィルタ）処理が行なわれる。
【００２６】ここで、メモリ３３，３４に格納されたデ
ータは、同期信号と画像信号とが複合されたものであ
り、このうち重要なものはこの場合同期信号であるの
で、加算回路６２の出力データを、非線形回路６３に通
して画像信号成分を圧縮する。そして、この非線形回路
６３の出力データを、加算回路６４とラッチ回路６５と
を用いて積分処理する。この場合、積分したデータは、
波形で表現すると、図６に示すように表わされる。すな
わち、図６中ａが積分前のデータ波形であり、ｂが積分
されたデータ波形である。
ータは、同期信号と画像信号とが複合されたものであ
り、このうち重要なものはこの場合同期信号であるの
で、加算回路６２の出力データを、非線形回路６３に通
して画像信号成分を圧縮する。そして、この非線形回路
６３の出力データを、加算回路６４とラッチ回路６５と
を用いて積分処理する。この場合、積分したデータは、
波形で表現すると、図６に示すように表わされる。すな
わち、図６中ａが積分前のデータ波形であり、ｂが積分
されたデータ波形である。
【００２７】まず、クランプ回路２２の制御を行なうた
めには、入力されたデータがどれだけＤＣ（直流）的に
基準データからずれているかを検出する必要がある。図
６中ｃは基準データを積分したデータである。積分期間
ＣからＢまでを考えると、基準データでの積分値ｄとｅ
との差が、入力データの積分値ｆとｇとの差と同一であ
れば、Ａ／Ｄ変換出力のＤＣレベルがあっていることに
なる。
めには、入力されたデータがどれだけＤＣ（直流）的に
基準データからずれているかを検出する必要がある。図
６中ｃは基準データを積分したデータである。積分期間
ＣからＢまでを考えると、基準データでの積分値ｄとｅ
との差が、入力データの積分値ｆとｇとの差と同一であ
れば、Ａ／Ｄ変換出力のＤＣレベルがあっていることに
なる。
【００２８】そこで、ラッチ回路６５の出力データを、
ラッチ回路６６，６７及び減算回路６８に供給し、積分
値の差ｆ−ｇを求める。なお、基準データの積分値の差
ｄ−ｅは定数として予めプログラム中に記憶させてお
き、減算回路６９で、ｆ−ｇとの差を求める。そして、
このように得られた誤差データが、乗算回路７０，７
１，ラッチ回路７２及び減算回路７３でフィルタリング
されて、出力端子７４から取り出される。
ラッチ回路６６，６７及び減算回路６８に供給し、積分
値の差ｆ−ｇを求める。なお、基準データの積分値の差
ｄ−ｅは定数として予めプログラム中に記憶させてお
き、減算回路６９で、ｆ−ｇとの差を求める。そして、
このように得られた誤差データが、乗算回路７０，７
１，ラッチ回路７２及び減算回路７３でフィルタリング
されて、出力端子７４から取り出される。
【００２９】一方、水平同期引き込みの制御を行なうた
めには、図６での区間ＡからＣにおいて、スライスレベ
ルｈと入力データとの差の積分値が０になるように、出
力端子４８（図２参照）に得られるクロックｎｆh を制
御する。つまり、基準データの積分値の差ｉ−ｊの値
が、入力データの積分値の差ｇ−ｋと等しくなればよい
ものである。
めには、図６での区間ＡからＣにおいて、スライスレベ
ルｈと入力データとの差の積分値が０になるように、出
力端子４８（図２参照）に得られるクロックｎｆh を制
御する。つまり、基準データの積分値の差ｉ−ｊの値
が、入力データの積分値の差ｇ−ｋと等しくなればよい
ものである。
【００３０】そこで、ラッチ回路６５の出力データを、
ラッチ回路７５，７６及び減算回路７７に供給して積分
値の差ｇ−ｋを求め、減算回路７８により、定数として
予めプログラム中に記憶された基準データの積分値の差
ｉ−ｊを減算することで誤差データを求める。そして、
この誤差データが、乗算回路７９，８０，加算回路８
１，８２及びラッチ回路８３よりなるループフィルタに
よりフィルタリングされて、出力端子８４を介してＮＣ
Ｏ４４（図２参照）の制御に供される。こうしてＮＣＯ
４４がｎｆh の周波数で発振され、メモリ３３，３４に
同期信号部分が所定の位置で取り込まれるように制御さ
れる。
ラッチ回路７５，７６及び減算回路７７に供給して積分
値の差ｇ−ｋを求め、減算回路７８により、定数として
予めプログラム中に記憶された基準データの積分値の差
ｉ−ｊを減算することで誤差データを求める。そして、
この誤差データが、乗算回路７９，８０，加算回路８
１，８２及びラッチ回路８３よりなるループフィルタに
よりフィルタリングされて、出力端子８４を介してＮＣ
Ｏ４４（図２参照）の制御に供される。こうしてＮＣＯ
４４がｎｆh の周波数で発振され、メモリ３３，３４に
同期信号部分が所定の位置で取り込まれるように制御さ
れる。
【００３１】また、ＮＴＳＣ方式の他、ＭＵＳＥ信号や
ＰＡＬ，ＳＥＣＡＭ方式の信号に対しても、図５に示し
た信号処理の内容を変更することでＮＴＳＣの場合と同
様に同期信号処理を実行することができる。
ＰＡＬ，ＳＥＣＡＭ方式の信号に対しても、図５に示し
た信号処理の内容を変更することでＮＴＳＣの場合と同
様に同期信号処理を実行することができる。
【００３２】したがって、上記実施例のような構成によ
れば、同期再生回路２４に与えるプログラムを切り換え
ることにより、ＮＴＳＣ方式に対応したクロックや水平
同期信号等の生成を行なう処理と、ＭＵＳＥ方式に対応
したクロックや水平同期信号等の生成を行なう処理とを
それぞれ実行できるので、同一の同期再生回路２４をＮ
ＴＳＣ方式の処理とＭＵＳＥ方式の処理とに共用するこ
とができるので、各種の放送メディアの画像信号処理を
簡易な構成で実現することができ、経済的にも有利とす
ることができる。なお、この発明は上記実施例に限定さ
れるものではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。
れば、同期再生回路２４に与えるプログラムを切り換え
ることにより、ＮＴＳＣ方式に対応したクロックや水平
同期信号等の生成を行なう処理と、ＭＵＳＥ方式に対応
したクロックや水平同期信号等の生成を行なう処理とを
それぞれ実行できるので、同一の同期再生回路２４をＮ
ＴＳＣ方式の処理とＭＵＳＥ方式の処理とに共用するこ
とができるので、各種の放送メディアの画像信号処理を
簡易な構成で実現することができ、経済的にも有利とす
ることができる。なお、この発明は上記実施例に限定さ
れるものではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。
【００３３】
【発明の効果】以上詳述したようにこの発明によれば、
各種の放送メディアの画像信号処理を簡易な構成で実現
することができ、経済的にも有利である極めて良好な画
像信号処理装置を提供することができる。
各種の放送メディアの画像信号処理を簡易な構成で実現
することができ、経済的にも有利である極めて良好な画
像信号処理装置を提供することができる。
【図１】この発明に係る画像信号処理装置の一実施例を
示すブロック構成図。
示すブロック構成図。
【図２】同実施例の同期再生回路の詳細を示すブロック
構成図。
構成図。
【図３】同同期再生回路に与える命令を示す図。
【図４】同同期再生回路のメモリマップを示す図。
【図５】同同期再生回路を信号の流れに沿った機能的な
表現で示すブロック構成図。
表現で示すブロック構成図。
【図６】同同期再生回路の動作を説明するために示す
図。
図。
【図７】従来のテレビジョン受信機を示すブロック構成
図。
図。
１１…入力端子、１２…クランプ回路、１３…Ａ／Ｄ変
換回路、１４…ＮＴＳＣ同期再生回路、１５…ＮＴＳＣ
デコーダ、１６…ＭＵＳＥ同期再生回路、１７…ＭＵＳ
Ｅデコーダ、１８…スイッチ、１９…出力端子、２０…
スイッチ、２１…入力端子、２２…クランプ回路、２３
…Ａ／Ｄ変換回路、２４…同期再生回路、２５…ＮＴＳ
Ｃデコーダ、２６…ＭＵＳＥデコーダ、２７…スイッ
チ、２８…出力端子、２９…プログラムメモリ、３０…
プログラムローダ、３１，３２…入力端子、３３，３４
…メモリ、３５…命令メモリ、３６〜３８…レジスタ、
３９…ＡＬＵ、４０，４１…Ｉ／Ｏポート、４２…入力
端子、４３…発振回路、４４…ＮＣＯ、４５…Ｄ／Ａ変
換回路、４６…ＢＰＦ、４７…スライサ、４８…出力端
子、４９…ＤＭＡコントロール回路、５０…入力端子、
５１…ＮＣＯ、５２…ＳＩＮ変換回路、５３〜５５…出
力端子、５６…出力回路、５７…出力端子、５８〜６０
…入力端子、６１…ラッチ回路、６２…加算回路、６３
…非線形回路、６４…加算回路、６５〜６７…ラッチ回
路、６８，６９…減算回路、７０，７１…乗算回路、７
２…ラッチ回路、７３…減算回路、７４…出力端子、７
５，７６…ラッチ回路、７７，７８…減算回路、７９，
８０…乗算回路、８１，８２…加算回路、８３…ラッチ
回路、８４…出力端子。
換回路、１４…ＮＴＳＣ同期再生回路、１５…ＮＴＳＣ
デコーダ、１６…ＭＵＳＥ同期再生回路、１７…ＭＵＳ
Ｅデコーダ、１８…スイッチ、１９…出力端子、２０…
スイッチ、２１…入力端子、２２…クランプ回路、２３
…Ａ／Ｄ変換回路、２４…同期再生回路、２５…ＮＴＳ
Ｃデコーダ、２６…ＭＵＳＥデコーダ、２７…スイッ
チ、２８…出力端子、２９…プログラムメモリ、３０…
プログラムローダ、３１，３２…入力端子、３３，３４
…メモリ、３５…命令メモリ、３６〜３８…レジスタ、
３９…ＡＬＵ、４０，４１…Ｉ／Ｏポート、４２…入力
端子、４３…発振回路、４４…ＮＣＯ、４５…Ｄ／Ａ変
換回路、４６…ＢＰＦ、４７…スライサ、４８…出力端
子、４９…ＤＭＡコントロール回路、５０…入力端子、
５１…ＮＣＯ、５２…ＳＩＮ変換回路、５３〜５５…出
力端子、５６…出力回路、５７…出力端子、５８〜６０
…入力端子、６１…ラッチ回路、６２…加算回路、６３
…非線形回路、６４…加算回路、６５〜６７…ラッチ回
路、６８，６９…減算回路、７０，７１…乗算回路、７
２…ラッチ回路、７３…減算回路、７４…出力端子、７
５，７６…ラッチ回路、７７，７８…減算回路、７９，
８０…乗算回路、８１，８２…加算回路、８３…ラッチ
回路、８４…出力端子。
Claims (1)
- 【請求項１】 それぞれ異なる方式の画像データが選択
的に供給され、外部から与えられるプログラムに基づい
て、入力された画像データから同期信号成分を抽出する
ための演算処理を行なう同期再生手段と、この同期再生
手段で抽出された同期信号に基づいて、該同期再生手段
に入力された画像データをデコード処理するデコード手
段と、前記同期再生手段にそれぞれ異なる方式の各画像
データに対して、同期信号成分抽出の演算処理を行なわ
せるための複数のプログラムが格納されたメモリと、前
記同期再生手段に入力される画像データとメモリから読
み出して前記同期再生手段に与えるプログラムとを対応
させる制御手段とを具備してなることを特徴とする画像
信号処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156990A JPH066809A (ja) | 1992-06-16 | 1992-06-16 | 画像信号処理装置 |
| EP9393109645A EP0574902A3 (en) | 1992-06-16 | 1993-06-16 | Image signal processing apparatus |
| US08/384,470 US5459526A (en) | 1992-06-16 | 1995-02-03 | Programmable sync reproducing circuit capable of processing multi-sync signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156990A JPH066809A (ja) | 1992-06-16 | 1992-06-16 | 画像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066809A true JPH066809A (ja) | 1994-01-14 |
Family
ID=15639768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4156990A Pending JPH066809A (ja) | 1992-06-16 | 1992-06-16 | 画像信号処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5459526A (ja) |
| EP (1) | EP0574902A3 (ja) |
| JP (1) | JPH066809A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2152400T3 (es) * | 1994-06-23 | 2001-02-01 | Koninkl Philips Electronics Nv | Un receptor de señales de television. |
| FR2737073B1 (fr) * | 1995-07-17 | 1997-09-26 | Comatlas | Procede et module de controle et de gestion de la reception de signaux numeriques a commandes independantes du canal de transmission |
| US5798802A (en) * | 1996-01-31 | 1998-08-25 | Deutsche Itt Industries Gmbh | Video signal clamping circuit |
| JP4153051B2 (ja) * | 1996-03-04 | 2008-09-17 | 松下電器産業株式会社 | テレビジョン受信機、及び映像信号処理装置 |
| TW376642B (en) * | 1996-05-07 | 1999-12-11 | Matsushita Electric Industrial Co Ltd | Video signal processing apparatus |
| JPH10145753A (ja) * | 1996-11-15 | 1998-05-29 | Sony Corp | 受信装置および方法 |
| JPH10257407A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Corp | 受信機 |
| US6243141B1 (en) * | 1997-05-06 | 2001-06-05 | Matsushita Electric Industrial Co., Ltd. | Video signal processing device |
| US8144250B2 (en) * | 2006-12-26 | 2012-03-27 | John Louis Kotos | Microcontroller-based multi-format video AGC/sync loop regulator |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532416B2 (ja) * | 1986-12-03 | 1996-09-11 | 松下電器産業株式会社 | リンギング軽減装置 |
| DE3744076C2 (de) * | 1987-12-24 | 1995-05-11 | Broadcast Television Syst | Verfahren und Schaltung zur Schwarzwertregelung eines Videosignals |
| US4872054A (en) * | 1988-06-30 | 1989-10-03 | Adaptive Video, Inc. | Video interface for capturing an incoming video signal and reformatting the video signal |
| JPH02237280A (ja) * | 1989-03-10 | 1990-09-19 | Hitachi Ltd | 標準／高品位テレビジョン受信装置 |
| US5285264A (en) * | 1990-03-30 | 1994-02-08 | Kabushiki Kaisha Toshiba | Image reproduction apparatus with plural program processing |
| GB2249236B (en) * | 1990-10-25 | 1994-10-12 | British Broadcasting Corp | Improved clamping technique for television |
| FR2669171A1 (fr) * | 1990-11-13 | 1992-05-15 | Thomson Csf | Base de temps multistandard autoadaptative pour moniteur tv. |
| JPH04256294A (ja) * | 1991-02-08 | 1992-09-10 | Toshiba Corp | テレビジョン受像機 |
| JPH0556372A (ja) * | 1991-08-27 | 1993-03-05 | Toshiba Corp | Ｄｓｐ使用テレビジヨン受像機 |
-
1992
- 1992-06-16 JP JP4156990A patent/JPH066809A/ja active Pending
-
1993
- 1993-06-16 EP EP9393109645A patent/EP0574902A3/en not_active Withdrawn
-
1995
- 1995-02-03 US US08/384,470 patent/US5459526A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5459526A (en) | 1995-10-17 |
| EP0574902A2 (en) | 1993-12-22 |
| EP0574902A3 (en) | 1994-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005601B1 (ko) | 다중 비동기 합성 비데오 신호 처리용 장치 | |
| KR950005603B1 (ko) | 디에스피(dsp)를 사용하는 텔레비젼 수상기 | |
| JPH066809A (ja) | 画像信号処理装置 | |
| JP4153051B2 (ja) | テレビジョン受信機、及び映像信号処理装置 | |
| US8264617B2 (en) | Analog TV broadcast signal receiving apparatus and analog TV broadcast signal demodulating apparatus | |
| JP2589631B2 (ja) | クロミナンス雑音低減装置 | |
| JP4652323B2 (ja) | 固定レートサンプリングモードにおいて同期サンプリング設計を使用する方法 | |
| JP2001218124A (ja) | 放送受信装置 | |
| JPH07177536A (ja) | ディジタルタイムベースコレクタ | |
| KR100357160B1 (ko) | 디지탈 위성방송수신기의 영상반복장치 | |
| EP0810797B1 (en) | Digital colour signal modulating apparatus | |
| JPS61251285A (ja) | デスクランブル装置 | |
| JPH09270971A (ja) | テレビジョン受信機 | |
| KR950006444B1 (ko) | 채널별 영상데이타 보정장치 | |
| JP2503684B2 (ja) | 映像縮小回路 | |
| TWI320291B (en) | Decimator and decimating method for multi-channel audio | |
| JPS5923690A (ja) | カラ−・テレビジヨン信号変換器 | |
| KR100703223B1 (ko) | 고주파 모듈레이터 패키지 | |
| KR0138576B1 (ko) | 화면 크기 변환장치 | |
| JP2001069414A (ja) | デジタル放送受信機 | |
| JPH04134976A (ja) | テレビジョン受像機 | |
| JPH09326974A (ja) | デジタル画像復調装置及びデジタル画像復調方法 | |
| JPH0213182A (ja) | チャンネルサーチ回路 | |
| JPH07177534A (ja) | ディジタルタイムベースコレクタ | |
| JPS63110894A (ja) | 再生装置 |