JPH0556823B2 - - Google Patents
Info
- Publication number
- JPH0556823B2 JPH0556823B2 JP5167586A JP5167586A JPH0556823B2 JP H0556823 B2 JPH0556823 B2 JP H0556823B2 JP 5167586 A JP5167586 A JP 5167586A JP 5167586 A JP5167586 A JP 5167586A JP H0556823 B2 JPH0556823 B2 JP H0556823B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- effective value
- low
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、実効値変換回路に関するもので、特
にそのフイルタ部分に改良を施したものである。
にそのフイルタ部分に改良を施したものである。
第５図に対数変換方式を用いた実効値変換回路
のブロツク図を示す。図において、１０は二乗・
対数変換回路で、ダイオード接続した２つのトラ
ンジスタにより下式(1)に示すように入力交流Vi
をその二乗値の対数に比例した電圧Ｖに変換す
る。
のブロツク図を示す。図において、１０は二乗・
対数変換回路で、ダイオード接続した２つのトラ
ンジスタにより下式(1)に示すように入力交流Vi
をその二乗値の対数に比例した電圧Ｖに変換す
る。
Ｖ＝Log Vi2 ……(1)
２０は演算回路で、その一方の入力端子に(1)式
で示す電圧Ｖが加えられる。３０は低域通過フイ
ルタで、これには１次の低域通過フイルタが用い
られている。フイルタ３０の出力電圧は直流分に
リツプルが重畳されたもので、この電圧をEoと
すると、電圧Eoは出力端子OUTより取り出され
ると共に、対数変換されて演算回路２０の他方の
入力端子に加えられる。演算回路２０は(1)式で示
す電圧Ｖから対数変換された電圧Eoを引算する
演算を行う。その結果、演算回路２０の出力は
（Vi2／Eo）となり、この電圧が低域通過フイル
タ３０を介して出力端子OUTより取出される。
従つて、出力電圧Eoは下式(2)で表される。
で示す電圧Ｖが加えられる。３０は低域通過フイ
ルタで、これには１次の低域通過フイルタが用い
られている。フイルタ３０の出力電圧は直流分に
リツプルが重畳されたもので、この電圧をEoと
すると、電圧Eoは出力端子OUTより取り出され
ると共に、対数変換されて演算回路２０の他方の
入力端子に加えられる。演算回路２０は(1)式で示
す電圧Ｖから対数変換された電圧Eoを引算する
演算を行う。その結果、演算回路２０の出力は
（Vi2／Eo）となり、この電圧が低域通過フイル
タ３０を介して出力端子OUTより取出される。
従つて、出力電圧Eoは下式(2)で表される。
Eo＝（2）
Eo2＝2
∴ Eo＝√2 ……(2)
(2)式から明らかなように、入力交流電圧Viは
その実効値に比例した直流電圧Eoに変換される。
その実効値に比例した直流電圧Eoに変換される。
このような実効値変換回路は公知のものであ
る。しかし、実効値の平均化時間を決めているフ
イルタ３０として１次の低域通過フイルタを用い
ているので、 出力電圧Eoのリツプルが大きい（低周波域
において）。
る。しかし、実効値の平均化時間を決めているフ
イルタ３０として１次の低域通過フイルタを用い
ているので、 出力電圧Eoのリツプルが大きい（低周波域
において）。
このようにリツプルの大きい直流電圧Eoが
演算回路２０に帰還されているので、特に低周
波域の入力に対して位相関係が好ましくなく、
その結果誤差が大きくなる。誤差を小さくしよ
うとする為にはコンデンサの容量を大きくし、
その時定数を大きくすれば良いが、そうすると
大きなセトリング・タイムが必要となる。
演算回路２０に帰還されているので、特に低周
波域の入力に対して位相関係が好ましくなく、
その結果誤差が大きくなる。誤差を小さくしよ
うとする為にはコンデンサの容量を大きくし、
その時定数を大きくすれば良いが、そうすると
大きなセトリング・タイムが必要となる。
等の問題点があつた。
本発明はこのような問題点を解決する為になさ
れたもので、その目的は低周波域においても誤差
が小さく、かつセトリング時間の短い対数変換方
式による実効値変換回路を提供することを目的と
したものである。
れたもので、その目的は低周波域においても誤差
が小さく、かつセトリング時間の短い対数変換方
式による実効値変換回路を提供することを目的と
したものである。
本発明は上記の目的を達成する為に低域通過フ
イルタをその伝達関数が２個の実数極及び１個の
ゼロ点を有し、このゼロ点の周波数は前記２個の
実数極のいずれの周波数よりも高く、かつ高い方
の実数極の周波数の５倍よりも低く設定するよう
に構成したものである。以下、実施例について説
明する。
イルタをその伝達関数が２個の実数極及び１個の
ゼロ点を有し、このゼロ点の周波数は前記２個の
実数極のいずれの周波数よりも高く、かつ高い方
の実数極の周波数の５倍よりも低く設定するよう
に構成したものである。以下、実施例について説
明する。
第１図は本発明に係わる実効値変換回路の一実
施例のブロツク図である。なお、第１図において
第５図と同一部分は第５図と同一符号を付してそ
の再説明を省略し、又入力電圧Viを実効値出力
Eoに変換する基本的な動作も同じであるので、
その説明も省略する。第１図において、４０は低
域通過フイルタである。このフイルタには第２図
の周波数特性図で示す如く、その伝達関数が２個
の実数極Ｐ１，Ｐ２及び１個のゼロ点Ｚを有する
２次のものが用いられている。
施例のブロツク図である。なお、第１図において
第５図と同一部分は第５図と同一符号を付してそ
の再説明を省略し、又入力電圧Viを実効値出力
Eoに変換する基本的な動作も同じであるので、
その説明も省略する。第１図において、４０は低
域通過フイルタである。このフイルタには第２図
の周波数特性図で示す如く、その伝達関数が２個
の実数極Ｐ１，Ｐ２及び１個のゼロ点Ｚを有する
２次のものが用いられている。
このように、２個の実数極Ｐ１，Ｐ２を持つた
２次の低域通過フイルタ４０においては、第５図
回路において用いられる１次の低域通過フイルタ
３０より、同一CR時定数でリツプルを減少させ
ることができる。よつて、このような２次のフイ
ルタ４０を持つた本発明の実効値変換回路におい
てはリツプル分が小さく、しかもセトリング・タ
イムの小さい実効値変換回路を得ることができ
る。
２次の低域通過フイルタ４０においては、第５図
回路において用いられる１次の低域通過フイルタ
３０より、同一CR時定数でリツプルを減少させ
ることができる。よつて、このような２次のフイ
ルタ４０を持つた本発明の実効値変換回路におい
てはリツプル分が小さく、しかもセトリング・タ
イムの小さい実効値変換回路を得ることができ
る。
この種の実効値変換回路においては、フイルタ
４０の出力Eoを演算回路２０に帰還するように
している。ここで、前記のように低域通過フイル
タ４０としてゼロ点Ｚが無く、単なる２次の低域
通過フイルタを実効値変換回路に用いたのではそ
の位相関係により、ピーキング（周波数特性上の
極大）が生じ、その結果出力Eoに誤差が生じる
ことになる。このピーキングは本発明においては
ゼロ点Ｚを設けることによりこれを押さえること
ができる。なお、このゼロ点は第２図の周波数特
性図で示す如く、２つの実数極Ｐ１，Ｐ２より高
い周波数に選ばれているが、これがあまり高すぎ
ると、本実効値変換回路に加えられる入力信号の
周波数により第３図の１で示す如くピーキングが
生じ、逆にゼロ点の周波数が低いと第３図の２の
如く低い周波数における誤差が大となる。実験の
結果によると、ゼロ点Ｚの周波数は高い方の周波
数の実数極Ｐ２より高く、更にこのＰ２の周波数
の５倍の周波数よりも低い値に選ぶことにより、
第３図の３で示すごとく低周波域での誤差を小さ
くすることができた。
４０の出力Eoを演算回路２０に帰還するように
している。ここで、前記のように低域通過フイル
タ４０としてゼロ点Ｚが無く、単なる２次の低域
通過フイルタを実効値変換回路に用いたのではそ
の位相関係により、ピーキング（周波数特性上の
極大）が生じ、その結果出力Eoに誤差が生じる
ことになる。このピーキングは本発明においては
ゼロ点Ｚを設けることによりこれを押さえること
ができる。なお、このゼロ点は第２図の周波数特
性図で示す如く、２つの実数極Ｐ１，Ｐ２より高
い周波数に選ばれているが、これがあまり高すぎ
ると、本実効値変換回路に加えられる入力信号の
周波数により第３図の１で示す如くピーキングが
生じ、逆にゼロ点の周波数が低いと第３図の２の
如く低い周波数における誤差が大となる。実験の
結果によると、ゼロ点Ｚの周波数は高い方の周波
数の実数極Ｐ２より高く、更にこのＰ２の周波数
の５倍の周波数よりも低い値に選ぶことにより、
第３図の３で示すごとく低周波域での誤差を小さ
くすることができた。
２つの実数極Ｐ１，Ｐ２と１つのゼロ点Ｚを持
つ２次のフイルタは種々の回路が考えられるが、
第４図にその一例を示す。第４図において、Ａは
演算増幅器、Ｒ１はその入力抵抗、Ｒ２は（−）
入力端子と出力端子の間に接続された抵抗素子、
Ｃ１は抵抗素子Ｒ１に並列に接続されたコンデン
サである。この構成により第１のフイルタFL１
が構成されている。FL２は抵抗素子Ｒ３とＲ４
及び抵抗素子Ｒ４に直列に接続されたコンデンサ
Ｃ２よりなる第２のフイルタで、このフイルタは
第１のフイルタFL１に従属的に接続されている。
BUはバツフア・アンプで、フイルタFL２の出力
側に接続されている。
つ２次のフイルタは種々の回路が考えられるが、
第４図にその一例を示す。第４図において、Ａは
演算増幅器、Ｒ１はその入力抵抗、Ｒ２は（−）
入力端子と出力端子の間に接続された抵抗素子、
Ｃ１は抵抗素子Ｒ１に並列に接続されたコンデン
サである。この構成により第１のフイルタFL１
が構成されている。FL２は抵抗素子Ｒ３とＲ４
及び抵抗素子Ｒ４に直列に接続されたコンデンサ
Ｃ２よりなる第２のフイルタで、このフイルタは
第１のフイルタFL１に従属的に接続されている。
BUはバツフア・アンプで、フイルタFL２の出力
側に接続されている。
このような構成において、第１、第２のフイル
タFL１，FL２のＣ・Ｒの値を適当に選定するこ
とにより、第２図に示す実数極Ｐ１の周波数は
１／（2πC1・R2）で決定することができ、実数
極Ｐ２の周波数は｛１／2π（R3＋R4）・C2｝で決
定することができる。又、ゼロ点Ｚの周波数Fz
は（１／2πC2・R4）で決定することができる。
タFL１，FL２のＣ・Ｒの値を適当に選定するこ
とにより、第２図に示す実数極Ｐ１の周波数は
１／（2πC1・R2）で決定することができ、実数
極Ｐ２の周波数は｛１／2π（R3＋R4）・C2｝で決
定することができる。又、ゼロ点Ｚの周波数Fz
は（１／2πC2・R4）で決定することができる。
なお、上述の実施例では本発明の実効値変換回
路を対数変換方式のものについて説明したが、対
数変換せず、入力の交流電圧を二乗しその二乗値
を変換された直流電圧で直接割算し、その割算し
た出力を濾波する低域通過フイルタを備えた実効
値変換回路であつても良い。
路を対数変換方式のものについて説明したが、対
数変換せず、入力の交流電圧を二乗しその二乗値
を変換された直流電圧で直接割算し、その割算し
た出力を濾波する低域通過フイルタを備えた実効
値変換回路であつても良い。
以上説明した如く、本発明の実効値変換回路に
よれば、低周波域における誤差が小さく、かつセ
トリングタイムの短い実効値変換回路を簡単な構
成によつて得ることができる。
よれば、低周波域における誤差が小さく、かつセ
トリングタイムの短い実効値変換回路を簡単な構
成によつて得ることができる。
第１図は本発明に係わる実効値変換回路の一実
施例のブロツク図、第２図は第１図回路に用いら
れるフイルタの特性を説明するための図、第３図
は第１図回路の入力周波数に対する誤差を説明す
るための図、第４図は第１図回路に用いられるフ
イルタの接続図、第５図は従来の実効値変換回路
の一例のブロツク図である。 １０……二乗回路、２０……演算回路、３０，
４０……低域通過フイルタ。
施例のブロツク図、第２図は第１図回路に用いら
れるフイルタの特性を説明するための図、第３図
は第１図回路の入力周波数に対する誤差を説明す
るための図、第４図は第１図回路に用いられるフ
イルタの接続図、第５図は従来の実効値変換回路
の一例のブロツク図である。 １０……二乗回路、２０……演算回路、３０，
４０……低域通過フイルタ。
Claims (1)
- １ 入力の交流電圧を二乗しその二乗値を変換さ
れた直流電圧で割算する演算回路、及びこの演算
回路の出力を濾波して前記直流電圧を得る低域通
過フイルタを備えた実効値変換回路において、前
記低域通過フイルタをその伝達関数が２個の実数
極及び１個のゼロ点を有し、このゼロ点の周波数
は前記２個の実数極のいずれの周波数よりも高
く、かつ高い方の実数極の周波数の５倍よりも低
く設定したことを特徴とした実効値変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5167586A JPS62207964A (ja) | 1986-03-10 | 1986-03-10 | 実効値変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5167586A JPS62207964A (ja) | 1986-03-10 | 1986-03-10 | 実効値変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62207964A JPS62207964A (ja) | 1987-09-12 |
| JPH0556823B2 true JPH0556823B2 (ja) | 1993-08-20 |
Family
ID=12893452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5167586A Granted JPS62207964A (ja) | 1986-03-10 | 1986-03-10 | 実効値変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62207964A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272982U (ja) * | 1988-11-22 | 1990-06-04 | ||
| CN102955061B (zh) * | 2011-08-22 | 2017-04-12 | 中国石油集团长城钻探工程有限公司 | 多频率交流信号测量方法 |
-
1986
- 1986-03-10 JP JP5167586A patent/JPS62207964A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62207964A (ja) | 1987-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4275453A (en) | Smoothing filter for digital to analog conversion | |
| JPH0556823B2 (ja) | ||
| EP0270192A2 (en) | Filter | |
| US4303889A (en) | Filter circuit | |
| US4523109A (en) | Differential amplifier filter circuit having equal RC products in the feedback and output loops | |
| US5097235A (en) | High-pass filter circuit | |
| JPS633484B2 (ja) | ||
| EP0680151B1 (en) | Analog-to-digital conversion device for low frequency low amplitude differential signals | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JPH0533059Y2 (ja) | ||
| JPH0468858B2 (ja) | ||
| JPS643044Y2 (ja) | ||
| JPS5822336Y2 (ja) | アクティブ・フィルタ−回路 | |
| JPH0453159Y2 (ja) | ||
| SU1171980A1 (ru) | Операционный усилитель | |
| JPH0441611Y2 (ja) | ||
| EP0522734B1 (en) | Circuit and method of signal differentiation | |
| JPS6117618Y2 (ja) | ||
| JP2536653B2 (ja) | 絶縁増幅器のコモンモ―ドノイズ防止回路 | |
| JPS6117619Y2 (ja) | ||
| JP2518098Y2 (ja) | 直流カット回路 | |
| SU1536473A1 (ru) | Блок формировани модул | |
| JPH0650045Y2 (ja) | 直流交流加算回路 | |
| JPH0424752Y2 (ja) | ||
| JPH0518707Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |