JPH0650045Y2 - 直流交流加算回路 - Google Patents
直流交流加算回路Info
- Publication number
- JPH0650045Y2 JPH0650045Y2 JP1988069684U JP6968488U JPH0650045Y2 JP H0650045 Y2 JPH0650045 Y2 JP H0650045Y2 JP 1988069684 U JP1988069684 U JP 1988069684U JP 6968488 U JP6968488 U JP 6968488U JP H0650045 Y2 JPH0650045 Y2 JP H0650045Y2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- input terminal
- inverting input
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】 (産業上の利用分野) 本考案は単一電源動作の演算増幅器を用いて直流入力電
圧と交流入力電圧とを加算する直流交流加算回路に関す
る。
圧と交流入力電圧とを加算する直流交流加算回路に関す
る。
(従来の技術) 第3図は、単一電源で動作する演算増幅器を用いた場合
の、直列キャパシタを第1の演算増幅器5と第2の演算
増幅器6との間に使用しないで(以下キャパシタレスと
いう)、直流入力電圧と交流入力電圧とを加算する、従
来の直流交流加算回路である。図において、1は直流電
圧入力端子、2は交流電圧入力端子、3は第1の演算増
幅器5の非反転入力端子、4は直流交流加算出力端子、
5は第1の演算増幅器、6は第2の演算増幅器である。
の、直列キャパシタを第1の演算増幅器5と第2の演算
増幅器6との間に使用しないで(以下キャパシタレスと
いう)、直流入力電圧と交流入力電圧とを加算する、従
来の直流交流加算回路である。図において、1は直流電
圧入力端子、2は交流電圧入力端子、3は第1の演算増
幅器5の非反転入力端子、4は直流交流加算出力端子、
5は第1の演算増幅器、6は第2の演算増幅器である。
この従来の直流交流加算回路において、次にその動作を
説明する。
説明する。
第1の演算増幅器5の出力電圧V3と直流入力電圧V1とを
加算した第2の演算増幅器6の出力電圧V0は、抵抗R3,
R4R5,R6をR3=R4=R5=R6とすれば、次式のようにな
る。
加算した第2の演算増幅器6の出力電圧V0は、抵抗R3,
R4R5,R6をR3=R4=R5=R6とすれば、次式のようにな
る。
V0=V1+V3 (1) また、インピーダンスZ1,Z2をZ1=Z2とし、第1の演算
増幅器5の非反転入力端子3にこの演算増幅器が単一電
源で動作するものにあるために印加される直流基準電圧
をVRとすれば、第1の演算増幅器5の交流入力端子2は
図示しないキャパシタで直流阻止して交流結合されるの
で、交流入力電圧V2が反転入力端子に入力される前記第
1の演算増幅器5の出力電圧V3は、次式のようになる。
増幅器5の非反転入力端子3にこの演算増幅器が単一電
源で動作するものにあるために印加される直流基準電圧
をVRとすれば、第1の演算増幅器5の交流入力端子2は
図示しないキャパシタで直流阻止して交流結合されるの
で、交流入力電圧V2が反転入力端子に入力される前記第
1の演算増幅器5の出力電圧V3は、次式のようになる。
V3=VR−v2 (2) なお、第1の演算増幅器5の非反転入力端子3は、接地
との間に大容量のキャパシタ(図示せず)が挿入されて
いて、交流的に充分に低いインピーダンスに保持され、
直流基準電圧VRが印加されている。この直流基準電圧VR
は、交流入力電圧v2に対して、VR>v2となるように設定
されるので、第1の演算増幅器の出力電圧V3は、直流基
準電圧VRに交流入力出電圧v2が重畳した信号となる。
との間に大容量のキャパシタ(図示せず)が挿入されて
いて、交流的に充分に低いインピーダンスに保持され、
直流基準電圧VRが印加されている。この直流基準電圧VR
は、交流入力電圧v2に対して、VR>v2となるように設定
されるので、第1の演算増幅器の出力電圧V3は、直流基
準電圧VRに交流入力出電圧v2が重畳した信号となる。
前記(2)式を(1)式に代入すれば、第2の演算増幅
器6の出力電圧V0は、次式のようになる。
器6の出力電圧V0は、次式のようになる。
V0=V1+(−v2)+VR (3) (3)式において、v2=0とした場合の、第2の演算増
幅器6の入出力特性を第4図に示す。ここで、VSATは第
2の演算増幅器6の出力飽和電圧である。
幅器6の入出力特性を第4図に示す。ここで、VSATは第
2の演算増幅器6の出力飽和電圧である。
(考案が解決しようとする課題) しかし、従来の直流交流加算回路は、次のような欠点を
有する。すなわち、(3)式から明らかなように、直流
基準電圧VRが余分に加算されているので、直流交流加算
電圧V0が直流入力電圧V1と交流入力電圧v2との正確な加
算になっていない。また、第4図からも明らかなよう
に、直流のダイナミックレンジが狭い。すなわち、第2
の演算増幅器6の出力電圧V0の直流領域が狭く、VR〜V
SATの範囲に限定される。同様に、交流のダイナミック
レンジも狭くなる。すなわち、VR>v2なる条件があるの
で、直流のダイナミックレンジによって制約された直流
基準電圧VRよりも大きな振幅の交流電圧は扱えない。
有する。すなわち、(3)式から明らかなように、直流
基準電圧VRが余分に加算されているので、直流交流加算
電圧V0が直流入力電圧V1と交流入力電圧v2との正確な加
算になっていない。また、第4図からも明らかなよう
に、直流のダイナミックレンジが狭い。すなわち、第2
の演算増幅器6の出力電圧V0の直流領域が狭く、VR〜V
SATの範囲に限定される。同様に、交流のダイナミック
レンジも狭くなる。すなわち、VR>v2なる条件があるの
で、直流のダイナミックレンジによって制約された直流
基準電圧VRよりも大きな振幅の交流電圧は扱えない。
従って、本考案の目的は、上記のような欠点を無くし、
正確な加算機能を有し、直流および交流ともに広いダイ
ナミックレンジを有し、単一電源で動作する直流交流加
算回路を提供することである。
正確な加算機能を有し、直流および交流ともに広いダイ
ナミックレンジを有し、単一電源で動作する直流交流加
算回路を提供することである。
(課題を解決するための手段) 本考案は、単一電源で動作する演算増幅器を用いて、キ
ャパシタレスで直流入力電圧に交流入力電圧を加算する
直流交流加算回路であり、第1の演算増幅器の非反転入
力端子に印加される直流基準電圧を、抵抗を通じて第2
の演算増幅器の反転入力端子に印加するようにしたもの
である。
ャパシタレスで直流入力電圧に交流入力電圧を加算する
直流交流加算回路であり、第1の演算増幅器の非反転入
力端子に印加される直流基準電圧を、抵抗を通じて第2
の演算増幅器の反転入力端子に印加するようにしたもの
である。
(実施例) 第1図は本考案の一実施例を示す回路図である。
図の添付符号は全て第3図と同一であり、同一のものを
示す。図において、第1の演算増幅器5の非反転入力端
子3は、接地との間に大容量のキャパシタ(図示せず)
で、交流的に充分に低いインピーダンスに保持されてい
る。第1図から明らかなように、抵抗R5の接続が第3図
と相違している。すなわち、第3図では抵抗R5の片端が
接地されているのに対して、第1図では抵抗R5の片端が
第1の演算増幅器5の非反転入力端子3に接続されてい
る。
示す。図において、第1の演算増幅器5の非反転入力端
子3は、接地との間に大容量のキャパシタ(図示せず)
で、交流的に充分に低いインピーダンスに保持されてい
る。第1図から明らかなように、抵抗R5の接続が第3図
と相違している。すなわち、第3図では抵抗R5の片端が
接地されているのに対して、第1図では抵抗R5の片端が
第1の演算増幅器5の非反転入力端子3に接続されてい
る。
(作用) 抵抗R3,R4,R5,R6をR3=R4=R5=R6とすれば、第2図
の演算増幅器6の出力電圧V0は、次式のようになる。
の演算増幅器6の出力電圧V0は、次式のようになる。
V0=V1+V3−VR (4) また、インピーダンスZ1,Z2をZ1=Z2とすれば、第1の
演算増幅器5の交流入力端子2は図示しないキャパシタ
で直流阻止して交流結合されるので、第1の演算増幅器
5の出力電圧V3は次のようになる。
演算増幅器5の交流入力端子2は図示しないキャパシタ
で直流阻止して交流結合されるので、第1の演算増幅器
5の出力電圧V3は次のようになる。
V3=VR−v2 (5) ここで(5)式を(4)式に代入すれば、第2の演算増
幅器6の出力電圧V0は次式のようになる。
幅器6の出力電圧V0は次式のようになる。
V0=V1+(−v2) (6) この(6)式が示すように、単一電源動作の演算増幅器
において、正負両極性になる交流電圧を扱うためには、
直流電圧に交流電圧を重畳する必要があり、そのため印
加される直流基準電圧VRが打ち消されていて、第2の演
算増幅器6の出力電圧V0は直流入力電圧V1と交流入力電
圧v2との正確な加算電圧となる。
において、正負両極性になる交流電圧を扱うためには、
直流電圧に交流電圧を重畳する必要があり、そのため印
加される直流基準電圧VRが打ち消されていて、第2の演
算増幅器6の出力電圧V0は直流入力電圧V1と交流入力電
圧v2との正確な加算電圧となる。
(6)式において、v2=0とした場合の、第2の演算増
幅器6の入出力特性を第2図に示す。ここで、VSATは第
2の演算増幅器6の出力飽和電圧である。図が示すよう
に、第2の演算増幅器6の出力電圧V0の直線領域が0〜
VSATの範囲になっており、直流のダイナミックレンジが
第4図の従来のものに比べて広くなっている。さらに、
(6)式において直流基準電圧VRが式に現われていない
ことは、直流のダイナミックレンジに制約されずに、こ
の直流基準電圧VRを任意の値に設定することができるこ
とを示している。従って、交流電圧の振幅を演算増幅器
で扱える最大限まで利用できるように直流基準電圧V
Rを、出力飽和電圧VSATの1/2の電圧に設定することがで
きることから、交流のダイナミックレンジも広くなる。
幅器6の入出力特性を第2図に示す。ここで、VSATは第
2の演算増幅器6の出力飽和電圧である。図が示すよう
に、第2の演算増幅器6の出力電圧V0の直線領域が0〜
VSATの範囲になっており、直流のダイナミックレンジが
第4図の従来のものに比べて広くなっている。さらに、
(6)式において直流基準電圧VRが式に現われていない
ことは、直流のダイナミックレンジに制約されずに、こ
の直流基準電圧VRを任意の値に設定することができるこ
とを示している。従って、交流電圧の振幅を演算増幅器
で扱える最大限まで利用できるように直流基準電圧V
Rを、出力飽和電圧VSATの1/2の電圧に設定することがで
きることから、交流のダイナミックレンジも広くなる。
(考案の効果) 以上説明したように、本考案によれば、単一電源動作の
演算増幅器においても、直流入力電圧と交流入力電圧と
の正確な加算ができ、また、直流および交流のダイナミ
ックレンジが広くとれる等の利点がある。また、キャパ
シタレス加算であるので、直流に非常に近い周波数成分
を有する交流信号、例えばデジタル信号も取り扱うこと
ができる利点がある。このことは、例えば、PLLシンセ
サイザのループにデジタル信号で変調を掛けるために、
本考案による加算回路を使用することができる。
演算増幅器においても、直流入力電圧と交流入力電圧と
の正確な加算ができ、また、直流および交流のダイナミ
ックレンジが広くとれる等の利点がある。また、キャパ
シタレス加算であるので、直流に非常に近い周波数成分
を有する交流信号、例えばデジタル信号も取り扱うこと
ができる利点がある。このことは、例えば、PLLシンセ
サイザのループにデジタル信号で変調を掛けるために、
本考案による加算回路を使用することができる。
【図面の簡単な説明】 第1図は本考案の一実施例を示す回路図、第2図は本考
案による直流交流加算回路の入出力特性を示す図、第3
図は従来の直流交流加算回路の回路図、第4図は従来の
直流交流加算回路の入出力特性を示す図である。 1……直流電圧入力端子、2……交流電圧入力端子、3
……非反転入力端子、4……直流交流加算出力端子、5
……第1の演算増幅器、6……第2の演算増幅器、R3〜
R6……抵抗、Z1,Z2……インピーダンス、V0……直流交
流加算出力電圧、V1……直流入力電圧、v2……交流入力
電圧、V3……出力電圧、VR……直流基準電圧、Vcc……
電源電圧、VSAT……出力飽和電圧。
案による直流交流加算回路の入出力特性を示す図、第3
図は従来の直流交流加算回路の回路図、第4図は従来の
直流交流加算回路の入出力特性を示す図である。 1……直流電圧入力端子、2……交流電圧入力端子、3
……非反転入力端子、4……直流交流加算出力端子、5
……第1の演算増幅器、6……第2の演算増幅器、R3〜
R6……抵抗、Z1,Z2……インピーダンス、V0……直流交
流加算出力電圧、V1……直流入力電圧、v2……交流入力
電圧、V3……出力電圧、VR……直流基準電圧、Vcc……
電源電圧、VSAT……出力飽和電圧。
Claims (1)
- 【請求項1】反転入力端子に交流入力電圧を入力し非反
転入力端子に直流基準電圧を印加する単一電源動作の第
1の演算増幅器と、該第1の演算増幅器の出力電圧と直
流入力電圧とを抵抗接続加算して非反転入力端子に入力
する単一電源動作の第2の演算増幅器とから成る直流交
流加算回路において、前記第1の演算増幅器の非反転入
力端子と前記第2の演算増幅器の反転入力端子とを抵抗
接続して前記直流基準電圧を前記第2の演算増幅器の反
転入力端子に印加して前記第2の演算増幅器の非反転入
力端子の電圧から前記直流基準電圧を減算したことを特
徴とする直流交流加算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988069684U JPH0650045Y2 (ja) | 1988-05-26 | 1988-05-26 | 直流交流加算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988069684U JPH0650045Y2 (ja) | 1988-05-26 | 1988-05-26 | 直流交流加算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175353U JPH01175353U (ja) | 1989-12-13 |
| JPH0650045Y2 true JPH0650045Y2 (ja) | 1994-12-14 |
Family
ID=31294958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988069684U Expired - Lifetime JPH0650045Y2 (ja) | 1988-05-26 | 1988-05-26 | 直流交流加算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650045Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55107306A (en) * | 1979-02-08 | 1980-08-18 | Matsushita Electric Ind Co Ltd | Operational amplifier |
| JPS5988756U (ja) * | 1982-12-06 | 1984-06-15 | パイオニア株式会社 | 逆相加算増幅器 |
| JPS61195470A (ja) * | 1985-02-25 | 1986-08-29 | Matsushita Electric Works Ltd | 加算回路 |
-
1988
- 1988-05-26 JP JP1988069684U patent/JPH0650045Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01175353U (ja) | 1989-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0650045Y2 (ja) | 直流交流加算回路 | |
| JPS585594B2 (ja) | 整流回路 | |
| US4736152A (en) | Load current interference reducing apparatus | |
| JPH0230912Y2 (ja) | ||
| JPS5916835Y2 (ja) | 電子機器の入力回路 | |
| JPS5821211Y2 (ja) | リニアicの耐ノイズ回路 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JPS61104246A (ja) | 湿度検出回路 | |
| JPS622547Y2 (ja) | ||
| JPS587736Y2 (ja) | 帰還増幅回路 | |
| JP2529354B2 (ja) | 電圧変換回路 | |
| JP3123581B2 (ja) | 高速複合反転増幅器 | |
| JPH055501Y2 (ja) | ||
| JP2957796B2 (ja) | 移相回路 | |
| JPH0321054Y2 (ja) | ||
| JPS5830321Y2 (ja) | 検波回路 | |
| JPS5912803Y2 (ja) | 温度補償付検波装置 | |
| JPS602349A (ja) | 検波回路 | |
| JPS6323509B2 (ja) | ||
| JPH08125445A (ja) | 高周波検波回路 | |
| JPS6016144Y2 (ja) | 信号の分圧回路 | |
| JPH0535922B2 (ja) | ||
| JPH0522971Y2 (ja) | ||
| JPS6336747Y2 (ja) | ||
| JPS62154912A (ja) | フイルタ回路 |