JPH0558569B2 - - Google Patents

Info

Publication number
JPH0558569B2
JPH0558569B2 JP61159212A JP15921286A JPH0558569B2 JP H0558569 B2 JPH0558569 B2 JP H0558569B2 JP 61159212 A JP61159212 A JP 61159212A JP 15921286 A JP15921286 A JP 15921286A JP H0558569 B2 JPH0558569 B2 JP H0558569B2
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor
metal plate
substrate
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61159212A
Other languages
English (en)
Other versions
JPS6315430A (ja
Inventor
Susumu Kobayashi
Atsushi Maruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP61159212A priority Critical patent/JPS6315430A/ja
Publication of JPS6315430A publication Critical patent/JPS6315430A/ja
Publication of JPH0558569B2 publication Critical patent/JPH0558569B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 【発明の属する技術分野】
本発明は、複数の半導体ペレツトがそれぞれヒ
ートシンクとしての金属板を介して絶縁基板上に
固定され、その絶縁基板上に支持される端子導体
と半導体ペレツト上の電極とが接続され、また絶
縁基板が金属基板上に固着され、半導体ペレツト
が樹脂層により被覆される半導体装置の製造方法
に関する。
【従来技術とその問題点】 複数の半導体ペレツトから構成される半導体装
置は、ペレツト間の絶縁のために絶縁基板上にペ
レツトを固定する。その場合、ペレツトに発生す
るヒートシヨツクを避けるためにペレツトをヒー
トシンクを介して固定し、さらに絶縁基板を介し
ての放熱のために絶縁基板の反ペレツト側に金属
基板を固着する。第3図はそのような半導体装置
を示し、複数の半導体ペレツト1がヒートシンク
としての銅板2を介してセラミツク基板3の上に
固定される。ペレツト1上の電極は絶縁基板3に
固定された端子導体4と導線5により接続され、
絶縁基板3の下面は放熱板としての銅基板6に固
着されている。セラミツク基板3と銅板2および
放熱銅基板6との接着は、セラミツク基板3に予
めメタライジングを施し、メタライズ金属層と銅
板とをはんだ付けすることにより行う。しかしこ
の場合、絶縁基板3と放熱基板6とは全面で接着
されるので、セラミツクと鋼との熱膨張係数の差
に基づく湾曲あるいはセラミツク板の割れを避け
るために放熱基板6には数mmと厚く、また封止樹
脂層7よりも大きい面積のものを用い、熱膨張係
数の差による応力がうちかつて平坦な状態が維持
されるようにしていた。しかし、この結果半導体
装置は大型になり、重くなるという欠点があつ
た。
【発明の目的】
本発明は、上記の欠点を除いてセラミツクと銅
との熱膨張係数の差に基づく湾曲あるいはセラミ
ツク板の割れを生ずることなく小形で軽量化され
る半導体装置の製造方法を提供することを目的と
する。
【発明の要点】
本発明は、絶縁基板の一面の所定の領域と他面
のほぼ全面に同じ厚さの金属板を同時に固着し、
その絶縁基板の一面の金属板上に半導体ペレツト
を固着し、半導体ペレツトの電極と端子導体とを
接続したのち、絶縁基板の他面側の金属板の反絶
縁基板側面を露出させ、金属板の側面に接触する
樹脂層によつて半導体ペレツトを覆うもので、絶
縁基板の両面に同じ厚さの金属板を同時に固着す
ることにより絶縁基板が湾曲あるいは割れること
がなく、また他面側の金属板を外部放熱体に密着
させることにより従来と同様の放熱効果が得ら
れ、厚く大きい放熱金属基板を用いる必要がない
ので上述の目的が達成される。
【発明の実施例】
第1図は本発明の一実施例による半導体装置を
示し、第2図と共通の部分には同一の符号が付さ
れている。この場合は、予め厚さ約0.5mmのセラ
ミツク基板の両面にメタライジングを施し、厚さ
約1mmの銅板2および8をろう付けする。両面の
ろう付けを同時に行うことによりセラミツク基板
の両面に熱膨張係数差に基づく応力が等しく加わ
りセラミツク基板は湾曲することがない。次いで
上面側の銅板2およびその下のメタライズ層を選
択的にエツチングして除去し、半導体ペレツト1
および端子導体4を支持する領域のみが残るよう
に銅板2のパターニングを行う。この残された銅
板上に複数の半導体ペレツト1および端子導体4
をはんだ付けし、ペレツト1上の電極と端子導体
4とを導線5のボンデイングにより接続する。こ
のあと、図に示すように銅板8の下面を露出させ
それと同一平面を形成する樹脂層7により半導体
ペレツト1を封止することによつて半導体装置が
でき上がる。 第2図は本発明の別の実施例による半導体装置
を示し、絶縁基板3の下面側の銅板8が樹脂層7
より突出するように樹脂成形したもので、この半
導体装置を冷却体へ直接ろう付けして効率の良い
放熱性を得るのに好都合な構造である。
【発明の効果】
本発明によれば、予め両面に同じ厚さの金属板
を同時に固着した絶縁基板を用い、一方の金属板
を半導体ペレツトとの間のヒートシンクに、他方
の金属板を封止樹脂層と同一面に露出させて外部
放熱体との熱伝導のための接触に利用することに
よつて、絶縁基板の湾曲あるいは割れをなくすと
共に厚く、大きい放熱基板が不必要になり、小形
で軽量の樹脂封止半導体装置を得ることができ
る。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置の
断面図、第3図は従来の半導体装置の断面図、第
2図は本発明の別の実施例による半導体装置の断
面図である。 1:半導体ペレツト、2,8:銅板、3:絶縁
基板、4:端子導体、5:導線、7:樹脂層。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の半導体ペレツトがそれぞれ金属板を介
    して絶縁基板上に固定され、絶縁基板上に支持さ
    れる端子導体と半導体ペレツト上の電極とが接続
    され、かつ絶縁基板が金属基板上に固着され、半
    導体ペレツトが樹脂層により被覆されるものを製
    造するに際し、絶縁基板の一面の所定の領域と他
    面のほぼ全面に同じ厚さの金属板を同時に固着
    し、絶縁基板の一面の金属板上に半導体ペレツト
    を固着し、半導体ペレツトの電極と端子導体とを
    接続したのち、絶縁基板の他面側の前記金属板の
    反絶縁基板側の面を露出させ、前記金属板の側面
    に接触する樹脂層によつて半導体ペレツトを覆う
    ことを特徴とする半導体装置の製造方法。
JP61159212A 1986-07-07 1986-07-07 半導体装置の製造方法 Granted JPS6315430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61159212A JPS6315430A (ja) 1986-07-07 1986-07-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61159212A JPS6315430A (ja) 1986-07-07 1986-07-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6315430A JPS6315430A (ja) 1988-01-22
JPH0558569B2 true JPH0558569B2 (ja) 1993-08-26

Family

ID=15688773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61159212A Granted JPS6315430A (ja) 1986-07-07 1986-07-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6315430A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2883787B2 (ja) * 1993-07-20 1999-04-19 富士電機株式会社 パワー半導体装置用基板
US5675181A (en) * 1995-01-19 1997-10-07 Fuji Electric Co., Ltd. Zirconia-added alumina substrate with direct bonding of copper
KR100765604B1 (ko) 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
JP5061717B2 (ja) * 2007-05-18 2012-10-31 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Also Published As

Publication number Publication date
JPS6315430A (ja) 1988-01-22

Similar Documents

Publication Publication Date Title
KR100902766B1 (ko) 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
KR950000203B1 (ko) 전력용 반도체 장치
JPS59141249A (ja) 電力チツプ・パツケ−ジ
JPH0476212B2 (ja)
JP2002299495A (ja) 半導体回路基板
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
JP2004014599A (ja) 半導体装置およびその製造方法
US5866951A (en) Hybrid circuit with an electrically conductive adhesive
JPH0558569B2 (ja)
JP3193142B2 (ja) 基 板
JP3522975B2 (ja) 半導体装置
JPS6159660B2 (ja)
JPS63284831A (ja) 混成集積回路の製造方法
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
JPH05315467A (ja) 混成集積回路装置
JPH04287952A (ja) 複合絶縁基板およびそれを用いた半導体装置
JPS63224242A (ja) 熱伝達装置
JP2558574B2 (ja) 半導体装置
JPH02132847A (ja) セラミックス放熱フィン付半導体装置
JP2619155B2 (ja) 混成集積回路装置
JP2661230B2 (ja) 混成集積回路装置
JP3036484B2 (ja) 半導体装置とその製造方法
JPH0515439U (ja) 半導体装置
TWM667717U (zh) 半導體裝置
JPH0131689B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term