JPH0558581B2 - - Google Patents
Info
- Publication number
- JPH0558581B2 JPH0558581B2 JP60030662A JP3066285A JPH0558581B2 JP H0558581 B2 JPH0558581 B2 JP H0558581B2 JP 60030662 A JP60030662 A JP 60030662A JP 3066285 A JP3066285 A JP 3066285A JP H0558581 B2 JPH0558581 B2 JP H0558581B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- resistive element
- germanium
- elements
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に於ける抵抗素子の
形成に係る。
形成に係る。
本発明は、例えばゲルマニウム又はシリコンで
ある、族半導体の抵抗素子を用いることによつ
て、シート抵抗がより自由に調節可能な抵抗素子
を有する、例えばGaAsである、−族金属間
化合物半導体集積回路を提供する。上記抵抗素子
は、例えば錫である、抵抗率を制御するドーパン
トとともに同時に付着され、又は上記族半導体
に上記ドーパントが注入又は拡散されてもよい。
ある、族半導体の抵抗素子を用いることによつ
て、シート抵抗がより自由に調節可能な抵抗素子
を有する、例えばGaAsである、−族金属間
化合物半導体集積回路を提供する。上記抵抗素子
は、例えば錫である、抵抗率を制御するドーパン
トとともに同時に付着され、又は上記族半導体
に上記ドーパントが注入又は拡散されてもよい。
半導体集積回路に於ける素子の密度が増加する
とともに、抵抗素子に用い得る物理的領域は益々
小さくなり、GaAs及びその合金の如き金属間化
合物半導体を含む集積回路の場合には、半導体結
晶の元素が、抵抗素子と反応し、抵抗素子に関す
る特性を変化させることがあり、これは抵抗素子
の抵抗値の調節及び物理的寸法に制約を与える。
とともに、抵抗素子に用い得る物理的領域は益々
小さくなり、GaAs及びその合金の如き金属間化
合物半導体を含む集積回路の場合には、半導体結
晶の元素が、抵抗素子と反応し、抵抗素子に関す
る特性を変化させることがあり、これは抵抗素子
の抵抗値の調節及び物理的寸法に制約を与える。
米国特許第3248677号明細書は、半導体に影響
を与える不純物が半導体の抵抗素子に与える影響
について記載しており、温度の変動を補償するた
めに異なる種類の不純物を用いている。
を与える不純物が半導体の抵抗素子に与える影響
について記載しており、温度の変動を補償するた
めに異なる種類の不純物を用いている。
従来、金属間化合物半導体集積回路技術に於
て、抵抗素子は、Thin Solid Films８、（1971）
81〜100の文献に記載されている如く、付着され
たTaN及びTiNの如き耐熱材料から形成されて
いる。しかしながら、それらの材料は、極めて小
さなシート抵抗を有するので回路設計を限定し、
又過度の応力により亀裂及びひびを生じる。
て、抵抗素子は、Thin Solid Films８、（1971）
81〜100の文献に記載されている如く、付着され
たTaN及びTiNの如き耐熱材料から形成されて
いる。しかしながら、それらの材料は、極めて小
さなシート抵抗を有するので回路設計を限定し、
又過度の応力により亀裂及びひびを生じる。
本発明は、改良された抵抗素子を有する金属間
化合物半導体集積回路を提供することである。
化合物半導体集積回路を提供することである。
本発明は、改良された抵抗素子を有する金属間
化合物半導体集積回路を提供する。本発明によ
り、少くとも１つの相互接続された能動素子と抵
抗素子とを有する−族金属間化合物半導体集
積回路に於て、上記抵抗素子が、ドープされた
族半導体の領域である、金属間化合物半導体集積
回路が得られる。
化合物半導体集積回路を提供する。本発明によ
り、少くとも１つの相互接続された能動素子と抵
抗素子とを有する−族金属間化合物半導体集
積回路に於て、上記抵抗素子が、ドープされた
族半導体の領域である、金属間化合物半導体集積
回路が得られる。
上記抵抗素子は、上記金属間化合物半導体集積
回路がさらされる処理条件及び使用条件に適合す
る、族の元素より成る。今日の技術レベルに於
て、そのような元素には、例えばゲルマニウム及
びシリコンがあり、又ダイアモンド同素体の形の
炭素及び“灰色錫”として知られる形の錫があ
る。現時点では、ダイアモンド同素体の形の炭素
及び灰色錫の形の錫はコスト及び温度に関して問
題があり、従つて今日の集積回路にはゲルマニウ
ム及びシリコンがより有用である。
回路がさらされる処理条件及び使用条件に適合す
る、族の元素より成る。今日の技術レベルに於
て、そのような元素には、例えばゲルマニウム及
びシリコンがあり、又ダイアモンド同素体の形の
炭素及び“灰色錫”として知られる形の錫があ
る。現時点では、ダイアモンド同素体の形の炭素
及び灰色錫の形の錫はコスト及び温度に関して問
題があり、従つて今日の集積回路にはゲルマニウ
ム及びシリコンがより有用である。
集積回路に抵抗素子を設ける場合には、抵抗素
子の領域及び厚さが制限され、それらは集積回路
の密度及び配線により決定されるので、抵抗素子
に用いられる材料の抵抗率を調節し得ることが極
めて重要となる。更に、既に配置された抵抗素子
は、集積回路の形成に於ける処理工程の影響に耐
えねばならない。拡散、化学的気相着、及びアニ
ーリングの如き処理工程は、しばしば、抵抗素子
の中に又は外へ元素を移動させて、抵抗値を変化
させ、又基板中の隣接する元素に影響を与える可
能性があり、化学反応が生じる場合には、寸法の
変化をも生ぜしめることがある。金属間化合物半
導体が、GaAs、又はGaAlAsの如きその合金の
場合のように、揮発性又は高拡散性の如き特性を
１つの元素が有している化合物である場合には、
すべての問題を解決する抵抗素子を得ることは困
難である。
子の領域及び厚さが制限され、それらは集積回路
の密度及び配線により決定されるので、抵抗素子
に用いられる材料の抵抗率を調節し得ることが極
めて重要となる。更に、既に配置された抵抗素子
は、集積回路の形成に於ける処理工程の影響に耐
えねばならない。拡散、化学的気相着、及びアニ
ーリングの如き処理工程は、しばしば、抵抗素子
の中に又は外へ元素を移動させて、抵抗値を変化
させ、又基板中の隣接する元素に影響を与える可
能性があり、化学反応が生じる場合には、寸法の
変化をも生ぜしめることがある。金属間化合物半
導体が、GaAs、又はGaAlAsの如きその合金の
場合のように、揮発性又は高拡散性の如き特性を
１つの元素が有している化合物である場合には、
すべての問題を解決する抵抗素子を得ることは困
難である。
族の元素、即ちゲルマニウム及びシリコン
は、所望の抵抗率ρを生じるようにドープするこ
とができ、使用条件及び処理条件による抵抗率の
調節はドーピングにより行われ、砒化ガリウム又
はその合金からの元素は抵抗素子に於てドーパン
として働くにすぎないことが解つた。抵抗素子を
−族金属間化合物半導体内に直接設けること
ができるが、同一のドーパントは族の元素に対
してより大きな固溶解度を有しており、従つて
Ge又はSiを用いることにより、抵抗率をより自
由に調節することができる。
は、所望の抵抗率ρを生じるようにドープするこ
とができ、使用条件及び処理条件による抵抗率の
調節はドーピングにより行われ、砒化ガリウム又
はその合金からの元素は抵抗素子に於てドーパン
として働くにすぎないことが解つた。抵抗素子を
−族金属間化合物半導体内に直接設けること
ができるが、同一のドーパントは族の元素に対
してより大きな固溶解度を有しており、従つて
Ge又はSiを用いることにより、抵抗率をより自
由に調節することができる。
本発明による抵抗素子の形成に於て、ゲルマニ
ウム又はシリコンを抵抗率を制御するドーパント
とともに同時に付着することができるが、又は別
個に付着したゲルマニウム又はシリコンにドーパ
ントを注入又は拡散してもよい。ゲルマニウム及
びシリコンの格子間隔はGaAsの如き−族金
属間化合物半導体の格子間隔と余り異なつていな
いので、歪み及び亀裂が最小限になり、ゲルマニ
ウム又はシリコンに於ける、硼素の如き、導電型
に影響を与える不純物は、概してGaAsに対する
絶縁特性を与える。
ウム又はシリコンを抵抗率を制御するドーパント
とともに同時に付着することができるが、又は別
個に付着したゲルマニウム又はシリコンにドーパ
ントを注入又は拡散してもよい。ゲルマニウム及
びシリコンの格子間隔はGaAsの如き−族金
属間化合物半導体の格子間隔と余り異なつていな
いので、歪み及び亀裂が最小限になり、ゲルマニ
ウム又はシリコンに於ける、硼素の如き、導電型
に影響を与える不純物は、概してGaAsに対する
絶縁特性を与える。
ゲルマニウム及びシリコンに於ける、−族
金属間化合物半導体の成分、特に砒素の固溶解度
は、GaAsに於ける殆どのＮ型ドーパントよりも
高い。従つて、シート抵抗をより自由に調節する
ことが可能になり、より小さな回路素子の形成が
可能になる。砒素はGaAsの元素成分であるの
で、砒素をドープされたゲルマニウム又はシリコ
ンを付着しても、又はGaAs上のゲルマニウム又
はシリコン中に砒素をイオン注入しても、GaAs
は何ら悪影響を受けない。ゲルマニウム又はシリ
コン中に、硼素の如き他のドーパントを用いるこ
ともできる。ｐ型抵抗素子の形成とともにGaAs
集積回路の素子分離を同時に行う場合には、ゲル
マニウム又はシリコンは、GaAsをエツチングし
ない溶液又は気体により容易にエツチングされ
る。従つて、抵抗素子の湿式の化学的エツチング
又はプラズマ・エツチングに於て、高い選択性が
得られる。又、高濃度にドープされたゲルマニウ
ム又はシリコンの元素は、GaAsの元素よりも光
の影響を受けず、又ゲルマニウム又はシリコンが
極めて狭い禁止帯の幅を有することにより、ゲル
マニウム又はシリコン中及びその界面の両方に於
ける深いレベルのトラツプの影響を余り受けな
い。抵抗素子が多結晶の場合、光の影響は更に減
少する。
金属間化合物半導体の成分、特に砒素の固溶解度
は、GaAsに於ける殆どのＮ型ドーパントよりも
高い。従つて、シート抵抗をより自由に調節する
ことが可能になり、より小さな回路素子の形成が
可能になる。砒素はGaAsの元素成分であるの
で、砒素をドープされたゲルマニウム又はシリコ
ンを付着しても、又はGaAs上のゲルマニウム又
はシリコン中に砒素をイオン注入しても、GaAs
は何ら悪影響を受けない。ゲルマニウム又はシリ
コン中に、硼素の如き他のドーパントを用いるこ
ともできる。ｐ型抵抗素子の形成とともにGaAs
集積回路の素子分離を同時に行う場合には、ゲル
マニウム又はシリコンは、GaAsをエツチングし
ない溶液又は気体により容易にエツチングされ
る。従つて、抵抗素子の湿式の化学的エツチング
又はプラズマ・エツチングに於て、高い選択性が
得られる。又、高濃度にドープされたゲルマニウ
ム又はシリコンの元素は、GaAsの元素よりも光
の影響を受けず、又ゲルマニウム又はシリコンが
極めて狭い禁止帯の幅を有することにより、ゲル
マニウム又はシリコン中及びその界面の両方に於
ける深いレベルのトラツプの影響を余り受けな
い。抵抗素子が多結晶の場合、光の影響は更に減
少する。
第１図に於て、上面に能動領域２及び３を有す
るGaAs基板１、並びにそれらの能動領域の外部
オーム接点４及び６が部分的に示されている。基
板１の表面７上に、２つの能動領域２及び３を接
続している抵抗素子６が示されている。
るGaAs基板１、並びにそれらの能動領域の外部
オーム接点４及び６が部分的に示されている。基
板１の表面７上に、２つの能動領域２及び３を接
続している抵抗素子６が示されている。
本発明に於て、抵抗素子６は族半導体より成
り、基板１は−族金属間化合物半導体より成
る。領域２及び３は、例えば、FETのソース及
びドレイン電極、又はバイポーラ型素子のエミツ
タ、ベース又はコレクタである。
り、基板１は−族金属間化合物半導体より成
る。領域２及び３は、例えば、FETのソース及
びドレイン電極、又はバイポーラ型素子のエミツ
タ、ベース又はコレクタである。
第２図の構造体は、金属間化合物半導体の基板
１上に於ける抵抗素子６の形成を示している。基
板１の表面７上に、該表面を露出させる開孔９を
有するレジスト・パターン８を付着する。Si又は
Geの層即ち抵抗素子６を、矢印の方向に、開孔
９内に付着する。抵抗素子の周囲の輪郭はレジス
ト・パターン８中の開孔９により限定され、厚さ
は概して付着条件によつて限定される。勿論、レ
ジスト・パターン８上にも、同じ厚さのGe又は
Siの層１０が付着されるが、この層１０は後にレ
ジスト・パターン８とともに除去する。レジス
ト・パターン８の代りに、SiO2の如きレジスト
以外の材料の層を用いた場合には、その層は抵抗
素子６だけを残すように除去する。
１上に於ける抵抗素子６の形成を示している。基
板１の表面７上に、該表面を露出させる開孔９を
有するレジスト・パターン８を付着する。Si又は
Geの層即ち抵抗素子６を、矢印の方向に、開孔
９内に付着する。抵抗素子の周囲の輪郭はレジス
ト・パターン８中の開孔９により限定され、厚さ
は概して付着条件によつて限定される。勿論、レ
ジスト・パターン８上にも、同じ厚さのGe又は
Siの層１０が付着されるが、この層１０は後にレ
ジスト・パターン８とともに除去する。レジス
ト・パターン８の代りに、SiO2の如きレジスト
以外の材料の層を用いた場合には、その層は抵抗
素子６だけを残すように除去する。
矢印１１により示されている抵抗素子６の付着
に於て、抵抗素子６のための元素と、抵抗率を制
御するための適当なドーパントとを、同時に付着
することができる。
に於て、抵抗素子６のための元素と、抵抗率を制
御するための適当なドーパントとを、同時に付着
することができる。
次に、第３図を参照して、抵抗素子を形成した
後の抵抗率の変更について説明する。第３図に於
て、抵抗素子６を、通常は他の処理工程の一部と
して、表面７上に形成し、それから例えばSn、
As、Ｂ、Ｐ、In、Ga、又はAlの元素の１つを用
いて、イオン注入又は拡散によるドーピングの如
き技術により、適当な抵抗率に変更する。抵抗素
子６は、単結晶又は多結晶のいずれでもよい。イ
オン注入又はドーパントの導入が隣接領域に望ま
しくない影響を与えないように、マスク（図示せ
ず）が用いられる。
後の抵抗率の変更について説明する。第３図に於
て、抵抗素子６を、通常は他の処理工程の一部と
して、表面７上に形成し、それから例えばSn、
As、Ｂ、Ｐ、In、Ga、又はAlの元素の１つを用
いて、イオン注入又は拡散によるドーピングの如
き技術により、適当な抵抗率に変更する。抵抗素
子６は、単結晶又は多結晶のいずれでもよい。イ
オン注入又はドーパントの導入が隣接領域に望ま
しくない影響を与えないように、マスク（図示せ
ず）が用いられる。
砒素をイオン注入又は拡散によりドープするこ
とによつて、族半導体の抵抗素子６はＮ型にな
るが、その砒素はGaAsの基板に何ら著しい影響
を与えない。同様に、硼素がイオン注入される場
合には、抵抗素子６はＰ型になり、その硼素は
GaAsの基板１のマスクされていない部分に絶縁
特性を与える。
とによつて、族半導体の抵抗素子６はＮ型にな
るが、その砒素はGaAsの基板に何ら著しい影響
を与えない。同様に、硼素がイオン注入される場
合には、抵抗素子６はＰ型になり、その硼素は
GaAsの基板１のマスクされていない部分に絶縁
特性を与える。
本発明の一実施例について、第１図を参照して
説明すると、基板１はGaAsであり、抵抗素子６
は錫をドープされたGeである。ゲルマニウムを、
抵抗加熱又は電子ビームを用いて、基板の表面７
上に蒸着する。錫の蒸気圧はゲルマニウムの蒸気
圧と実質的に同一であり、又錫はゲルマニウムに
対して極めて高い固溶解度を有しているので、ド
ープされていないゲルマニウムを測定された量の
錫と混合し、矢印１１により示す如く、同一のボ
ードから同時にそれらを蒸着することによつて、
制御された量の錫を有するゲルマニウムの抵抗素
子６を形成することができる。出発混合物に比例
する再現性を最終的な抵抗素子の組成物に与える
ためには、蒸着が最後迄行われる。粒度を修正す
ることにより、抵抗素子の特性及び再現性を更に
調節するために、基板温度を用いることができ
る。
説明すると、基板１はGaAsであり、抵抗素子６
は錫をドープされたGeである。ゲルマニウムを、
抵抗加熱又は電子ビームを用いて、基板の表面７
上に蒸着する。錫の蒸気圧はゲルマニウムの蒸気
圧と実質的に同一であり、又錫はゲルマニウムに
対して極めて高い固溶解度を有しているので、ド
ープされていないゲルマニウムを測定された量の
錫と混合し、矢印１１により示す如く、同一のボ
ードから同時にそれらを蒸着することによつて、
制御された量の錫を有するゲルマニウムの抵抗素
子６を形成することができる。出発混合物に比例
する再現性を最終的な抵抗素子の組成物に与える
ためには、蒸着が最後迄行われる。粒度を修正す
ることにより、抵抗素子の特性及び再現性を更に
調節するために、基板温度を用いることができ
る。
本発明により、改良された抵抗素子を有する金
属間化合物半導体集積回路が得られる。
属間化合物半導体集積回路が得られる。
第１図は基板に於ける２つの能動領域を接続し
ている本発明の一実施例に於ける抵抗素子を示す
断面図、第２図は本発明に於ける抵抗素子の付着
を示す断面図、第３図は本発明に於ける抵抗素子
の抵抗率の変更を示す断面図である。 １……−族金属間化合物半導体（GaAs）
の基板、２，３……能動領域、４，５……オーム
接点、６……抵抗素子（Ge又はSiの層）、７……
基板の表面、８……レジスト・パターン、９……
開孔、１０……Ge又はSiの層、１１……抵抗素
子の付着。
ている本発明の一実施例に於ける抵抗素子を示す
断面図、第２図は本発明に於ける抵抗素子の付着
を示す断面図、第３図は本発明に於ける抵抗素子
の抵抗率の変更を示す断面図である。 １……−族金属間化合物半導体（GaAs）
の基板、２，３……能動領域、４，５……オーム
接点、６……抵抗素子（Ge又はSiの層）、７……
基板の表面、８……レジスト・パターン、９……
開孔、１０……Ge又はSiの層、１１……抵抗素
子の付着。
Claims (1)
- 【特許請求の範囲】 １ −族金属間化合物半導体の基板と、少く
とも１つの相互接続された能動素子と、抵抗素子
と、を有する−族金属間化合物半導体集積回
路に於て、上記抵抗素子が、上記基板上に直接積
層され且つドープされた族半導体の領域であ
る、金属間化合物半導体集積回路。 ２ 上記族半導体領域のためのドーパントが
Sn、As、Ｂ、Ｐ、In、Ga、及びAlより成る群か
ら選択されている、特許請求の範囲第１項に記載
の金属間化合物半導体集積回路。 ３ 上記−族金属間化合物半導体がGaAsで
あり、上記族半導体がGe及びSiより成る群か
ら選択され、上記族半導体領域のためのドーパ
ントが錫である、特許請求の範囲第１項に記載の
金属間化合物半導体集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62382084A | 1984-06-22 | 1984-06-22 | |
| US623820 | 1984-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS618966A JPS618966A (ja) | 1986-01-16 |
| JPH0558581B2 true JPH0558581B2 (ja) | 1993-08-26 |
Family
ID=24499525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60030662A Granted JPS618966A (ja) | 1984-06-22 | 1985-02-20 | 金属間化合物半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0165538B1 (ja) |
| JP (1) | JPS618966A (ja) |
| DE (1) | DE3583970D1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2186116B (en) * | 1986-02-03 | 1989-11-22 | Intel Corp | Plasma enhanced chemical vapor deposited vertical resistor |
| US4755480A (en) * | 1986-02-03 | 1988-07-05 | Intel Corporation | Method of making a silicon nitride resistor using plasma enhanced chemical vapor deposition |
| US4690728A (en) * | 1986-10-23 | 1987-09-01 | Intel Corporation | Pattern delineation of vertical load resistor |
| JPH01308063A (ja) * | 1988-06-07 | 1989-12-12 | Oki Electric Ind Co Ltd | 半導体抵抗素子及びその形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4467519A (en) * | 1982-04-01 | 1984-08-28 | International Business Machines Corporation | Process for fabricating polycrystalline silicon film resistors |
| US4489104A (en) * | 1983-06-03 | 1984-12-18 | Industrial Technology Research Institute | Polycrystalline silicon resistor having limited lateral diffusion |
-
1985
- 1985-02-20 JP JP60030662A patent/JPS618966A/ja active Granted
- 1985-06-11 EP EP85107135A patent/EP0165538B1/en not_active Expired
- 1985-06-11 DE DE8585107135T patent/DE3583970D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0165538A3 (en) | 1987-11-25 |
| JPS618966A (ja) | 1986-01-16 |
| EP0165538A2 (en) | 1985-12-27 |
| EP0165538B1 (en) | 1991-09-04 |
| DE3583970D1 (de) | 1991-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524924B1 (en) | Semiconductor device and process of producing the same | |
| US5057439A (en) | Method of fabricating polysilicon emitters for solar cells | |
| US5061644A (en) | Method for fabricating self-aligned semiconductor devices | |
| KR100296211B1 (ko) | 좁은밴드갭특성을갖는탄소도프접합실리콘반도체디바이스및그형성방법 | |
| CA2116746C (en) | Ohmic contact structure of high integrated semiconductor device and method for making the same | |
| US4290830A (en) | Method of selectively diffusing aluminium into a silicon semiconductor substrate | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| JPH0550144B2 (ja) | ||
| JPS6063961A (ja) | 半導体装置の製造方法 | |
| US5146304A (en) | Self-aligned semiconductor device | |
| JPH04233236A (ja) | バイポーラトランジスタの製法 | |
| JPH0558581B2 (ja) | ||
| US4851359A (en) | Method of producing an electrical resistor by implanting a semiconductor material with rare gas | |
| GB2035682A (en) | Semiconductor device contacts | |
| US6184098B1 (en) | Field effect transistor device and method of manufacturing the same | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| GB1572819A (en) | Semiconductor device | |
| US4968635A (en) | Method of forming emitter of a bipolar transistor in monocrystallized film | |
| US4954454A (en) | Method for fabricating a polycrystalline silicon resistor | |
| JPH05175536A (ja) | 半導体素子作製方法 | |
| KR970704246A (ko) | 반도체 기판의 준비방법 및 그 방법에 따른 반도체 디바이스 | |
| KR930010675B1 (ko) | Mbe를 이용한 반도체 소자 제조방법 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same | |
| KR800000888B1 (ko) | 반도체 장치 |