JPS6063961A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6063961A
JPS6063961A JP58159949A JP15994983A JPS6063961A JP S6063961 A JPS6063961 A JP S6063961A JP 58159949 A JP58159949 A JP 58159949A JP 15994983 A JP15994983 A JP 15994983A JP S6063961 A JPS6063961 A JP S6063961A
Authority
JP
Japan
Prior art keywords
arsenic
phosphorus
silicon film
film
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58159949A
Other languages
English (en)
Inventor
Katsunobu Ueno
上野　勝信
Osamu Hataishi
畑石　治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58159949A priority Critical patent/JPS6063961A/ja
Priority to US06/640,577 priority patent/US4629520A/en
Priority to EP84305531A priority patent/EP0137645B1/en
Priority to DE8484305531T priority patent/DE3484814D1/de
Priority to KR8405080A priority patent/KR890003381B1/ko
Publication of JPS6063961A publication Critical patent/JPS6063961A/ja
Priority to US07/195,468 priority patent/US4875085A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material

Landscapes

  • Bipolar Transistors (AREA)
  • Photovoltaic Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ＋ａ＋　発明の技術分野 本発明は半導体装置の製造方法にががり、特にＮＰＮ形
バイポーラトランジスタのエミッタ形成力法に関する。
（ｂｌ　従来技術と問題点 周知のように、半導体集積回路（ＩＣ）においては高密
度、高集積化の方向に技術検討が指向しており、個々の
トランジスタの課題も微細化する方向にある。しかし、
何れも高速動作１周波数特性の向上にその主目的がある
ことは云うまでもない。
バイポーラトランジスタにおいても同じく微細化のため
に鋭意努力が払われているが、バイポーラ形において浅
い接合を形成し、ベース・エミッタ間隔を狭くすること
が更に重要な問題である。
浅い接合は高速動作、高周波特性の改善に最も効果が大
きいからである。
従って、このような浅い接合の形成のために、現在まで
種々の方策が採られてきたが、最近に良（使用される有
効な形成方法の一例を次に説明する。第１図はその製造
方法の途中工程の一断面図を示しており、同図はＮ型コ
レクタ領域１にＰ型ベース領域２を形成した後、その」
二面に膜厚０．２〜０．３μｍのシリコン膜３を被着し
て、そのシリコン膜３に砒素（Ａｓ）イオンと燐（ｐ）
イオンを注入している工程図である。４はレジス日臭マ
スり、５はフィールド酸化シリコン膜を示しているが、
このようにシリコン膜３を介在させる理由は注入による
損傷を基板に与えないためである。また、Ｎ型不純物と
して砒素と燐との２種を注入するわけは、原子半径がシ
リコン（Ｓｔ）原子と比べて砒素は大きく、燐は小さい
から、両者を混合することによって結晶格子歪を少なく
して、結晶歪による異品拡散、それに伴うベース・エミ
ッタ短絡不良を防止するためである。
次に、レジスト膜４を除去した後、１０００’Ｃ前後で
熱処理すると、第２図に示すようにＮ型エミッタ領域６
が画定されて、ベース幅が決定される。ところが、燐は
拡散係数が大きいから熱処理によってベース領域に深く
拡散しやすく、燐の拡散深さによってこのベース幅が定
められる。しかし、燐の拡散深さの制御は砒素に比べて
困難であり、そのためエミッタ深さの開整は上記方法で
は大変難しい問題がある。一方、燐イオンの注入加速エ
ネルギを砒素のそれより低くすると燐は浅く注入される
が、燐の浅い注入は注入装置の面がら至難な問題でもあ
る。
第３図は縦軸に不純物濃度、横軸にシリコン表面からベ
ース領域内へのの深さを示しており、点線はイオン注入
後、実線は熱処理後の砒素と燐との濃度分布を表してい
る図表で、燐の拡散深さによってエミッタ領域が決めら
れていることを図示している。
従って、エミッタ深さ制御を容易にするために、燐イオ
ンを注入せずに、砒素のみイオン注入して上記と同様の
工程によって浅い接合を形成する方法が他方で使用され
ており、最も汎用されている。
しかし、格子歪が大きい欠点があることは前記した通り
である。
（Ｃ）　発明の目的 本発明はこのような問題点を除去して、砒素によってベ
ース幅が決定され、且つ結晶歪の少ないエミッタ形成方
法を提案するものである。
ｌｄｌ　発明の構成 その目的は、Ｐ型ベース領域上に第１シリコン嘆を形成
して該第１シリコン膜中に砒素イオンまたはアンチモン
イオンを注入し、次いで該第１シリコン膜上に第２シリ
コン膜を形成して該第２シリコン膜中に燐イオンを注入
した後、加熱処理して前記砒素またはアンチモンと前記
燐とを前記ベース領域中へ拡散することによりエミッタ
領域を形成する工程が含まれる半導体装置の製造方法に
よって達成される。
ｔｅｌ　発明の実施例 以下１図面を参照して実施例によって詳細に説明する。
第４図ないし第６図は本発明にかかる製造方法の工程順
断面図である。
先ず、第４図に示すようにＮ型コレクタ領域１１に硼素
を拡散して深さ０．４μｍのＰ型ベース領域１２を形成
した後、その上面に気相成長法により膜厚０．１μ■１
の多結晶シリコン膜１３を被着し、そのシリコン膜３に
砒素（Ａｓ）イオンを注入する。イオン注入条件は加速
電圧５０ＫｅＶ　、ドーズ量８Ｘ１０”’／ｃｍ２程度
である。図中、１４は膜厚数μｍのレジスト膜マスク、
１５は膜厚０．５μｍのフィールド酸化シリコン膜を示
し、これらは注入イオンを阻止する膜となる。
次いで、第５図に示すように更にその上面に気相成長法
により膜厚０．２μｍの多結晶シリコン膜１６を被着し
、そのシリコン膜３に燐（ｐ）イオンを注入する。イオ
ン注入条件は加速電圧５０Ｋｅν。
ドーズ量８ＸＩＯ’ゝ／ｃ、ｍ２程度にする。この場合
、メ０ル 上記工程と同様に膜厚数神（ロ）項のレジスト膜マスク
１７を形成して、注入阻止膜にする。
次いで、第６図に示すようにレジスト膜マスク１７を除
去した後、不活性ガス雰囲気中で１０００℃。
１５分間位熱処理して、Ｎ型エミッタ領域１８を画定す
る。エミッタ領域の深さは０．３μｍ、ベース幅は１０
００人程度になり、しかも砒素が基板（ベース領域１２
）に近い位置から拡散するため、砒素が深くまで拡散し
てベース幅が砒素の拡散によって決定される。且つ、こ
のように形成すれば、不純物濃度が高くて結晶歪の多く
なり易い基板表面近くには燐が多くなり、歪を打ち消す
効果も大きくなる。
第７図は第３図と同様に縦軸に不純物濃度、横軸にシリ
コン膜と表面からベース領域内への深さを示しており、
点線はイオン注入後、実線は熱処理後の砒素と燐との濃
度分布を表わす図表で、熱処理後は砒素の拡散深さによ
ってエミンタ領域深さが決定されていることを示してい
る。
以降の工程は従来どおりでよく、例えばシリコン膜１３
．１６を残したままその上に電極金属を被着し、パター
ンニングしてシリコンＩＪ１３．１６の露出部分をエッ
チオフすることにより電極形成を完了する。
以上の実施例における砒素はアンチモンに置き換えるこ
とができる。即ち、アンチモンも拡散係数と原子半径の
点でシリコン基板と燐との対比において砒素と同等の傾
向を有し、ベース幅制御と歪打ち消しの作用において砒
素と同等の効果を奏するものである。
尚、上記実施例ではシリコン膜１３．１６は基板上全面
に被着した状態でエミッタ形成を行なったが、エミッタ
形成窓内のみにシリコン膜を形成するようにしてもよい
。また、シリコン膜は多結晶に限らず、低温成長のアモ
ルファス状のものでも良い。
（ｆｌ　発明の効果 以上の実施例の説明から明らかなように、本発明によれ
ばベース幅が砒素またはアンチモンによって決定される
から、その浅い接合の制御が容易になってバイポーラト
ランジスタの高性能化、高品質化、即ち動作の高速化と
その安定化に著しく貢献するものである。
【図面の簡単な説明】
第１図および第２図は従来の形成方法の工程順断面図、
第３図はその濃度分布図表、第４図〜第６図は本発明に
かかる形成方法の工程順断面図、第７図はその濃度分布
図表である。 図中、１．１１はＮ型コレクタ領域、２．１２はＰ型ベ
ース領域、３．１３．１６はシリコン膜、４．１４゜１
７はレジスト膜マスク、５．１５はフィールド酸化膜、
６．１８はＮ型エミッタ領域を示している。 第１図 第２図 ｆｓ３図 シリつＪヌ１　べ°−ス今貢ジに 第　４　図 第５図 Ｐ＋

Claims (1)

    【特許請求の範囲】
  1. Ｐ型ベース領域上に第１シリコン膜を形成して該第１シ
    リコン膜中に砒素イオンまたはアンチモンイオンを注入
    し、次いで該第１シリコン膜上に第２シリコン膜を形成
    して該第２シリコン膜中に燐イオンを注入した後、加熱
    処理して前記砒素またはアンチモンと前記燐とを前記ベ
    ース領域中へ拡散することによりエミッタ領域を形成す
    る工程が含まれてなることを特徴とする半導体装置の製
    造方法。
JP58159949A 1983-08-30 1983-08-30 半導体装置の製造方法 Pending JPS6063961A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP58159949A JPS6063961A (ja) 1983-08-30 1983-08-30 半導体装置の製造方法
US06/640,577 US4629520A (en) 1983-08-30 1984-08-14 Method of forming shallow n-type region with arsenic or antimony and phosphorus
EP84305531A EP0137645B1 (en) 1983-08-30 1984-08-14 Method of forming a shallow n-type region
DE8484305531T DE3484814D1 (de) 1983-08-30 1984-08-14 Verfahren zur bildung eines seichten gebietes des n-typs.
KR8405080A KR890003381B1 (en) 1983-08-30 1984-08-22 Forming method of thin n-type area
US07/195,468 US4875085A (en) 1983-08-30 1988-05-17 Semiconductor device with shallow n-type region with arsenic or antimony and phosphorus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58159949A JPS6063961A (ja) 1983-08-30 1983-08-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6063961A true JPS6063961A (ja) 1985-04-12

Family

ID=15704675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58159949A Pending JPS6063961A (ja) 1983-08-30 1983-08-30 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US4629520A (ja)
EP (1) EP0137645B1 (ja)
JP (1) JPS6063961A (ja)
KR (1) KR890003381B1 (ja)
DE (1) DE3484814D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047357A (en) * 1989-02-03 1991-09-10 Texas Instruments Incorporated Method for forming emitters in a BiCMOS process

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682404A (en) * 1986-10-23 1987-07-28 Ncr Corporation MOSFET process using implantation through silicon
IT1197523B (it) * 1986-10-30 1988-11-30 Sgs Microelettronica Spa Processo per la fabbricazione di transistori ad effetto di campo a "gate" isolata con giunzioni aventi profondita' estremamente ridotta
US4740478A (en) * 1987-01-30 1988-04-26 Motorola Inc. Integrated circuit method using double implant doping
JPH01123417A (ja) * 1987-11-07 1989-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01147829A (ja) * 1987-12-04 1989-06-09 Toshiba Corp 半導体装置の製造方法
US4927773A (en) * 1989-06-05 1990-05-22 Santa Barbara Research Center Method of minimizing implant-related damage to a group II-VI semiconductor material
US5296388A (en) * 1990-07-13 1994-03-22 Matsushita Electric Industrial Co., Ltd. Fabrication method for semiconductor devices
SG71664A1 (en) * 1992-04-29 2000-04-18 Siemens Ag Method for the production of a contact hole to a doped region
US5345104A (en) * 1992-05-15 1994-09-06 Micron Technology, Inc. Flash memory cell having antimony drain for reduced drain voltage during programming
IT1256362B (it) * 1992-08-19 1995-12-04 St Microelectronics Srl Processo di realizzazione su semiconduttori di regioni impiantate a basso rischio di channeling
JP3133667B2 (ja) * 1995-02-23 2001-02-13 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
DE19511251A1 (de) * 1995-03-27 1996-10-02 Siemens Ag Bipolarer Siliziumtransistor
US5994182A (en) * 1996-01-18 1999-11-30 Micron Technology, Inc. Method of reducing outdiffusion from a doped three-dimensional polysilicon film into substrate by using angled implants
JP3075204B2 (ja) * 1997-02-28 2000-08-14 日本電気株式会社 半導体装置の製造方法
US5937299A (en) * 1997-04-21 1999-08-10 Advanced Micro Devices, Inc. Method for forming an IGFET with silicide source/drain contacts in close proximity to a gate with sloped sidewalls
US6011272A (en) * 1997-12-06 2000-01-04 Advanced Micro Devices, Inc. Silicided shallow junction formation and structure with high and low breakdown voltages
US6576521B1 (en) * 1998-04-07 2003-06-10 Agere Systems Inc. Method of forming semiconductor device with LDD structure
US6331468B1 (en) * 1998-05-11 2001-12-18 Lsi Logic Corporation Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers
DE10058031B4 (de) * 2000-11-23 2007-11-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
US6682992B2 (en) * 2002-05-15 2004-01-27 International Business Machines Corporation Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures
US20040121524A1 (en) * 2002-12-20 2004-06-24 Micron Technology, Inc. Apparatus and method for controlling diffusion
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
US20060234484A1 (en) * 2005-04-14 2006-10-19 International Business Machines Corporation Method and structure for ion implantation by ion scattering
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US10164043B2 (en) * 2012-01-11 2018-12-25 Infineon Technologies Ag Semiconductor diode and method for forming a semiconductor diode
US9306010B2 (en) 2012-03-14 2016-04-05 Infineon Technologies Ag Semiconductor arrangement
DE102018111213B4 (de) 2018-05-09 2026-03-19 Infineon Technologies Ag Halbleitervorrichtung und Herstellungsverfahren

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364166A (en) * 1979-03-01 1982-12-21 International Business Machines Corporation Semiconductor integrated circuit interconnections
JPS55153365A (en) * 1979-05-17 1980-11-29 Toshiba Corp Manufacturing method of semiconductor device
JPS6043656B2 (ja) * 1979-06-06 1985-09-30 株式会社東芝 半導体装置の製造方法
DE2946963A1 (de) * 1979-11-21 1981-06-04 Siemens AG, 1000 Berlin und 8000 München Schnelle bipolare transistoren
NL8006827A (nl) * 1980-12-17 1982-07-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
JPS5919354A (ja) * 1982-07-24 1984-01-31 Fujitsu Ltd 半導体装置
JPS5946065A (ja) * 1982-09-09 1984-03-15 Toshiba Corp 半導体装置の製造方法
US4542580A (en) * 1983-02-14 1985-09-24 Prime Computer, Inc. Method of fabricating n-type silicon regions and associated contacts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047357A (en) * 1989-02-03 1991-09-10 Texas Instruments Incorporated Method for forming emitters in a BiCMOS process

Also Published As

Publication number Publication date
KR890003381B1 (en) 1989-09-19
EP0137645A3 (en) 1987-10-07
EP0137645B1 (en) 1991-07-17
KR850002177A (ko) 1985-05-06
US4629520A (en) 1986-12-16
US4875085A (en) 1989-10-17
EP0137645A2 (en) 1985-04-17
DE3484814D1 (de) 1991-08-22

Similar Documents

Publication Publication Date Title
JPS6063961A (ja) 半導体装置の製造方法
CA1082373A (en) Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps
JP3199452B2 (ja) Ｐｎｐ装置用ｐ埋め込み層の製造方法
JPH0521448A (ja) 半導体装置の製造方法
JPS60211877A (ja) 半導体装置の製造方法
JPS60113472A (ja) 半導体装置の製造方法
US4814290A (en) Method for providing increased dopant concentration in selected regions of semiconductor devices
JP3125789B2 (ja) 半導体装置の製造方法
US5556793A (en) Method of making a structure for top surface gettering of metallic impurities
JPH04233737A (ja) トランジスタの製造方法
JP3035941B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法
JPH0477459B2 (ja)
JPS6386565A (ja) 半導体装置の製造方法
JPS60137072A (ja) 接合型電界効果トランジスタの製造方法
JPS58154266A (ja) 半導体装置の製造方法
JPH01246871A (ja) バイポーラトランジスタの製造方法
JPS61129824A (ja) 半導体装置の製造方法
JPS5972765A (ja) 半導体装置の製造方法
JPH0745630A (ja) 半導体装置の製造方法
JPH04192338A (ja) 絶縁ゲート電界効果トランジスタ
JPH0244731A (ja) バイポーラ型トランジスタの製造方法
JPS616853A (ja) 半導体装置の製造方法
JPS61224355A (ja) 半導体装置及びその製造方法
JPS6149469A (ja) 半導体装置の製造方法
JPH0132669B2 (ja)