JPH0559849U - 半導体素子の実装構造 - Google Patents

半導体素子の実装構造

Info

Publication number
JPH0559849U
JPH0559849U JP001282U JP128292U JPH0559849U JP H0559849 U JPH0559849 U JP H0559849U JP 001282 U JP001282 U JP 001282U JP 128292 U JP128292 U JP 128292U JP H0559849 U JPH0559849 U JP H0559849U
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
mounting structure
metal fitting
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP001282U
Other languages
English (en)
Inventor
亮一 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP001282U priority Critical patent/JPH0559849U/ja
Publication of JPH0559849U publication Critical patent/JPH0559849U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Abstract

(57)【要約】 【目的】 半導体素子を回路基板に実装する場合に、電
気的接続距離を最短にし且つ熱的に安定な実装構造を提
供する。 【構成】 半導体素子１の外部接続用電極に半田バンプ
２を形成してフェイスダウンにて回路基板３に実装し、
中央片５ａの中央部に複数の穴６をメッシュ状に形成し
且つ全体の形状を略コ字状に形成した金属金具５を半導
体素子１の上から回路基板３に固定し、半導体素子１と
金属金具５の中央片５ａとの間に良好な熱伝導性を有す
るペースト８を介在させる。これにより半導体素子１で
発生する熱を金属金具５に逃がし熱抵抗の低減をはか
る。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は半導体素子の実装構造に関する。
【０００２】
【従来の技術】
従来、半導体素子を裸の状態で回路基板に実装する構造としては、図３に示す ように半導体素子５１の回路面を上にして回路基板５２に取り付け、半導体素子 ５１の外部接続用電極５３と回路基板５２に設けられたパターン５４との間に金 ワイヤ５５により接続する方法等のワイヤボンディングにより行う構造（フェイ スアップ）と、図４に示すように、半導体素子５１の外部接続用電極５３に半田 バンプ５６を設け、半導体素子５１の回路面を下にして回路基板５２に取り付け ると同時にパターン５４と半田バンプ５６が接続される構造（フェイスダウン） が一般的に用いられている。
【０００３】
【考案が解決しようとする課題】
図３に示すフェイスアップの実装構造では、半導体素子が回路基板に直に接続 されているため、回路基板の材質を熱伝導性の良好なものを選択することで、半 導体素子の発熱を回路基板に逃がすことができ熱的に安定である。しかし、半導 体素子の外部接続用電極と回路パターンとの接続距離が長くなるため、使用周波 数が高くなると特性劣化を招き好ましくない。
【０００４】 図４に示すフェイスダウンの実装構造では、半導体素子の外部接続用電極と回 路基板のパターンとの接続距離を最短にすることができるため、高周波帯域での 使用が可能である。しかし、半導体素子の発熱を逃がす経路が接続用半田バンプ のみであるため熱抵抗が高く、消費電力の制約があるという欠点があった。
【０００５】 本考案の目的は、電気的接続距離を最短にすると共に熱的に安定な半導体素子 の実装構造を提供することにある。
【０００６】
【課題を解決するための手段】
本考案の半導体素子の実装構造は、外部接続用電極に半田バンプを形成した半 導体素子をフェイスダウンにて回路基板に実装し、略コ字状に形成され且つ中央 部をメッシュ状に形成した金属金具を半導体素子の上部から取り付けて回路基板 に固定し、金属金具の中央部と半導体素子との間に良好な熱伝導性を有するペー ストを介在させている。
【０００７】
【実施例】
次に本考案の実装例について図面を参照して説明する。
【０００８】 図１は本考案の一実施例の半導体素子の実装構造の斜視図、図２は図１の縦断 面図である。
【０００９】 図において、半導体素子１の外部接続用電極には半田バンプ２が形成されてい る。この半導体素子１を回路面を下にしたフェイスダウンにて回路基板３上に搭 載し、加熱することで回路基板３に形成されたパターン４と電気的に且つ機械的 に接続されている。
【００１０】 金属金具５は略コ字状に形成され、中央片５ａの中央部には複数の穴６がメッ シュ状に形成されている。金属金具５の高さは半導体素子１の高さよりも僅かに 高く形成されており、中央片５ａが半導体素子１と接触することのないように形 成されている。
【００１１】 金属金具５の側片５ｂは回路基板１に設けたパターン７に半田付け等によって 固着されている。
【００１２】 回路基板３に実装された半導体素子１の上部に金属金具５を取り付けると共に この金属金具５を回路基板３に固定した後、金属金具５の中央片５ａの中央部に 形成したメッシュ状の穴６から、この中央片５ａと半導体素子１の裏面（図にお ける上面）との間隙に良好な熱伝導性を有するペースト８を押し込んで充填する 。
【００１３】 上記構造において、半導体素子１から発生する熱は半導体素子１の半田バンプ ２から回路基板３への経路と、半導体素子１の裏面からペースト８を介して金属 金具５への経路を経て放熱される。
【００１４】
【考案の効果】
以上説明したように本考案の半導体素子の実装構造では、半導体素子と回路基 板との接続が最短距離で行え、且つ半導体素子の発熱を逃がす経路を設けたため 半導体素子からの熱抵抗が低く、消費電力の大きな半導体素子を実装することが でき、また高周波帯域での特性劣化を少なくすることができるという効果を有す る。
【図面の簡単な説明】
【図１】本考案の一実施例の半導体素子の実装構造の斜
視図である。
【図２】図１の縦断面図である。
【図３】従来の半導体素子の実装構造（フェイスアッ
プ）の斜視図である。
【図４】従来の半導体素子の実装構造（フェイスダウ
ン）の斜視図である。
【符号の説明】
１ 半導体素子 ２ 半田バンプ ３ 回路基板 ４，７ パターン ５ 金属金具 ５ａ 中央片 ５ｂ 側片 ６ 穴 ８ ペースト

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】外部接続用電極に半田バンプを形成した半
    導体素子をフェイスダウンにて回路基板に実装する半導
    体素子の実装構造において、略コ字状に形成され且つ中
    央部をメッシュ状に形成した金属金具を回路基板に実装
    した半導体素子の上部から取り付けると共に回路基板上
    に固定し、金属金具のメッシュ状部分と半導体素子との
    間に良好な熱伝導性を有するペーストを介在させたこと
    を特徴とする半導体素子の実装構造。
JP001282U 1992-01-17 1992-01-17 半導体素子の実装構造 Pending JPH0559849U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP001282U JPH0559849U (ja) 1992-01-17 1992-01-17 半導体素子の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP001282U JPH0559849U (ja) 1992-01-17 1992-01-17 半導体素子の実装構造

Publications (1)

Publication Number Publication Date
JPH0559849U true JPH0559849U (ja) 1993-08-06

Family

ID=11497099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP001282U Pending JPH0559849U (ja) 1992-01-17 1992-01-17 半導体素子の実装構造

Country Status (1)

Country Link
JP (1) JPH0559849U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112348A (ja) * 2015-12-17 2017-06-22 ▲き▼邦科技股▲分▼有限公司 放熱式パッケージ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112348A (ja) * 2015-12-17 2017-06-22 ▲き▼邦科技股▲分▼有限公司 放熱式パッケージ装置

Similar Documents

Publication Publication Date Title
US5902959A (en) Lead frame with waffled front and rear surfaces
JP3627158B2 (ja) 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法
JP2009124176A (ja) 半導体デバイス用非モールドパッケージ
JP4226200B2 (ja) 半導体装置およびその製造方法
JP2009302564A (ja) 直付リード線を備えるｉｃチップパッケージ
JP2504610B2 (ja) 電力用半導体装置
JPS59141249A (ja) 電力チツプ・パツケ−ジ
JP2001274177A (ja) 半導体装置及びその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2992873B2 (ja) 半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
JPS627145A (ja) 電力半導体装置
JP7322467B2 (ja) 半導体装置
JPH0559850U (ja) 半導体素子の実装構造
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JPS629722Y2 (ja)
JP2629653B2 (ja) 半導体装置
KR100861509B1 (ko) 전기적 및 열적으로 향상된 반도체 패키지
JPH0325965A (ja) 半導体装置
JPS5915386B2 (ja) 半導体装置用ヘッダの製造方法
JP2800605B2 (ja) 半導体装置
JPH0770558B2 (ja) 半導体装置
JP2004119670A (ja) パワー素子を用いた半導体装置
JPH09283887A (ja) 半導体装置及びこの装置に用いる金属絶縁基板
JPH08274250A (ja) 半導体装置