JPH0561439A - Ｌｅｄダイナミツク点灯方式 - Google Patents
Ｌｅｄダイナミツク点灯方式Info
- Publication number
- JPH0561439A JPH0561439A JP3244194A JP24419491A JPH0561439A JP H0561439 A JPH0561439 A JP H0561439A JP 3244194 A JP3244194 A JP 3244194A JP 24419491 A JP24419491 A JP 24419491A JP H0561439 A JPH0561439 A JP H0561439A
- Authority
- JP
- Japan
- Prior art keywords
- led
- dma
- circuit
- control
- dynamic lighting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータでＬＥＤマトリクスを
制御する方法において、ハードウェアの追加を最小限に
した上で、ＣＰＵの処理能力上の負担を小さくする。 【構成】 ＬＥＤマトリクス１０５を制御するロウアド
レスラッチ回路１０６、コラムデータラッチ回路１０７
に設定すべきデータをＬＥＤ制御情報メモリ１０２にセ
ットしておき、それをＤＭＡタイミング生成回路１０４
が作り出すタイミングでＤＭＡ制御回路１０１により転
送することによって、ダイナミック点灯を実現する。こ
のとき、ひとつのロウについてのロウアドレス、コラム
データは、短時間の内に転送し、ロウとロウの間にはＤ
ＭＡタイミング生成回路１０４が時間間隔をとることよ
って、ＬＥＤの点灯時間を確保する。
制御する方法において、ハードウェアの追加を最小限に
した上で、ＣＰＵの処理能力上の負担を小さくする。 【構成】 ＬＥＤマトリクス１０５を制御するロウアド
レスラッチ回路１０６、コラムデータラッチ回路１０７
に設定すべきデータをＬＥＤ制御情報メモリ１０２にセ
ットしておき、それをＤＭＡタイミング生成回路１０４
が作り出すタイミングでＤＭＡ制御回路１０１により転
送することによって、ダイナミック点灯を実現する。こ
のとき、ひとつのロウについてのロウアドレス、コラム
データは、短時間の内に転送し、ロウとロウの間にはＤ
ＭＡタイミング生成回路１０４が時間間隔をとることよ
って、ＬＥＤの点灯時間を確保する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
制御によって、多数のＬＥＤをダイナミック点灯するＬ
ＥＤダイナミック点灯方式に関する。
制御によって、多数のＬＥＤをダイナミック点灯するＬ
ＥＤダイナミック点灯方式に関する。
【０００２】
【従来の技術】従来、この種のＬＥＤダイナミック点灯
方式においては、マイクロコンピュータが、一定時間毎
にロウアドレス、コラムデータを更新してＬＥＤマトリ
クスを制御し、あるいは、ＬＥＤダイナミック点灯専用
のハードウェアを使用してＬＥＤマトリクスを制御して
いた。
方式においては、マイクロコンピュータが、一定時間毎
にロウアドレス、コラムデータを更新してＬＥＤマトリ
クスを制御し、あるいは、ＬＥＤダイナミック点灯専用
のハードウェアを使用してＬＥＤマトリクスを制御して
いた。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の方式のうち、マイクロコンピュータが一定時間毎に
ロウアドレス、コラムデータを書き込む前者の方式で
は、マイクロコンピュータの処理時間が大きくなるとい
う欠点があった。一方、専用のハードウェエアを使用す
る後者の方式では、価格および実装スペースが増加する
欠点があった。
来の方式のうち、マイクロコンピュータが一定時間毎に
ロウアドレス、コラムデータを書き込む前者の方式で
は、マイクロコンピュータの処理時間が大きくなるとい
う欠点があった。一方、専用のハードウェエアを使用す
る後者の方式では、価格および実装スペースが増加する
欠点があった。
【０００４】本発明は、上記の問題点にかんがみてなさ
れたもので、専用のハードウェエアを使用することな
く、マイクロコンピュータの処理時間を小さくすること
ができるようにしたＬＥＤダイナミック点灯方式の提供
を目的とする。
れたもので、専用のハードウェエアを使用することな
く、マイクロコンピュータの処理時間を小さくすること
ができるようにしたＬＥＤダイナミック点灯方式の提供
を目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明のＬＥＤダイナミック点灯方式は、多数のＬ
ＥＤで構成されるＬＥＤマトリクスと、ＬＥＤをダイナ
ミック点灯するためのロウアドレスを出力するラッチ回
路と、コラムデータを保持する複数のラッチ回路と、マ
イクロコンピュータによって制御されダイナミック点灯
の情報を記憶するＬＥＤ制御メモリと、マイクロコンピ
ュータによって制御されロウアドレスおよびコラムデー
タのラッチ回路に上記ＬＥＤ制御メモリの情報を転送す
るＤＭＡ制御回路と、該ＤＭＡ制御回路の上記ＬＥＤの
点灯時間に対応する所定の間隔を有した転送タイミング
を生成するＤＭＡタイミング生成回路とを備えた構成と
してある。
め、本発明のＬＥＤダイナミック点灯方式は、多数のＬ
ＥＤで構成されるＬＥＤマトリクスと、ＬＥＤをダイナ
ミック点灯するためのロウアドレスを出力するラッチ回
路と、コラムデータを保持する複数のラッチ回路と、マ
イクロコンピュータによって制御されダイナミック点灯
の情報を記憶するＬＥＤ制御メモリと、マイクロコンピ
ュータによって制御されロウアドレスおよびコラムデー
タのラッチ回路に上記ＬＥＤ制御メモリの情報を転送す
るＤＭＡ制御回路と、該ＤＭＡ制御回路の上記ＬＥＤの
点灯時間に対応する所定の間隔を有した転送タイミング
を生成するＤＭＡタイミング生成回路とを備えた構成と
してある。
【０００６】
【作用】上記構成からなるＬＥＤダイナミック点灯方式
によれば、ＤＭＡタイミング生成回路で生成されるタイ
ミングにしたがって、ＤＭＡ制御回路によってロウアド
レス、コラムデータのラッチ回路に、マイクロコンピュ
ータによって制御されるＬＥＤ制御メモリ上に記憶した
ダイナミック点灯の情報が転送され、これによってＬＥ
Ｄマトリクスが制御され、ＬＥＤが点灯される。
によれば、ＤＭＡタイミング生成回路で生成されるタイ
ミングにしたがって、ＤＭＡ制御回路によってロウアド
レス、コラムデータのラッチ回路に、マイクロコンピュ
ータによって制御されるＬＥＤ制御メモリ上に記憶した
ダイナミック点灯の情報が転送され、これによってＬＥ
Ｄマトリクスが制御され、ＬＥＤが点灯される。
【０００７】
【実施例】以下、本発明の実施例について図面を用いて
説明する。図１は本発明の実施例に係るＬＥＤダイナミ
ック点灯システムの構成図である。
説明する。図１は本発明の実施例に係るＬＥＤダイナミ
ック点灯システムの構成図である。
【０００８】図において、１００はＣＰＵであり、ＤＭ
Ａ制御回路１０１および、ＬＥＤ制御メモリ１０２を制
御する。ＬＥＤ制御メモリ１０２にはＬＥＤの制御情報
が設定され、その制御情報がＤＭＡ制御回路１０１によ
って定期的に繰り返しＬＥＤ制御ボード１０３に転送さ
れる。このＤＭＡのタイミングはＤＭＡタイミング生成
回路１０４によって生成される。この転送タイミングは
ＬＥＤの点灯時間に対応する所定の間隔を有している。
１０５は多数のＬＥＤで構成されるＬＥＤマトリクスで
ある。
Ａ制御回路１０１および、ＬＥＤ制御メモリ１０２を制
御する。ＬＥＤ制御メモリ１０２にはＬＥＤの制御情報
が設定され、その制御情報がＤＭＡ制御回路１０１によ
って定期的に繰り返しＬＥＤ制御ボード１０３に転送さ
れる。このＤＭＡのタイミングはＤＭＡタイミング生成
回路１０４によって生成される。この転送タイミングは
ＬＥＤの点灯時間に対応する所定の間隔を有している。
１０５は多数のＬＥＤで構成されるＬＥＤマトリクスで
ある。
【０００９】ＬＥＤ制御ポート１０３には、ＬＥＤマト
リクス１０５のロウアドレスラッチ１０６とコラムデー
タラッチ１０７とが接続されており、転送情報の上位に
よってどのラッチが選択されるか決定される。ここで
は、上位が１１１１のときロウアドレスラッチ１０６が
選択され、００００、０００１、００１０のときコラム
データラッチが選択されるものとし、転送情報の下位
が、そのラッチに設定される。ここで、ＬＥＤマトリク
ス１０５では、ロウアドレスラッチ１０６が０、コラム
データラッチ１０７が１のマトリクスに位置するＬＥＤ
１０８が点灯するものとする。
リクス１０５のロウアドレスラッチ１０６とコラムデー
タラッチ１０７とが接続されており、転送情報の上位に
よってどのラッチが選択されるか決定される。ここで
は、上位が１１１１のときロウアドレスラッチ１０６が
選択され、００００、０００１、００１０のときコラム
データラッチが選択されるものとし、転送情報の下位
が、そのラッチに設定される。ここで、ＬＥＤマトリク
ス１０５では、ロウアドレスラッチ１０６が０、コラム
データラッチ１０７が１のマトリクスに位置するＬＥＤ
１０８が点灯するものとする。
【００１０】図２は、ＬＥＤ制御メモリ１０２上に設定
される制御情報のフォーマット図である。ここでロウブ
ロック２００は、一つのロウの制御情報であり、ロウの
数と同じ個数がある。個々のロウブロック２００では、
最初の１バイトの上位にロウアドレスラッチ１０６指定
のデータ、下位にロウアドレスラッチ１０６に設定され
るデータが固定的に設定されており、これによってその
ロウブロック２００で制御するロウが決定される。２バ
イト目以降は各コラムデータラッチ１０７のデータであ
り、上位でコラムデータラッチ１０７指定、下位でコラ
ムデータラッチ１０７に設定されるデータが設定され
る。ここで、１を設定されている場合、対応するＬＥＤ
が点灯、０の時滅灯となる。
される制御情報のフォーマット図である。ここでロウブ
ロック２００は、一つのロウの制御情報であり、ロウの
数と同じ個数がある。個々のロウブロック２００では、
最初の１バイトの上位にロウアドレスラッチ１０６指定
のデータ、下位にロウアドレスラッチ１０６に設定され
るデータが固定的に設定されており、これによってその
ロウブロック２００で制御するロウが決定される。２バ
イト目以降は各コラムデータラッチ１０７のデータであ
り、上位でコラムデータラッチ１０７指定、下位でコラ
ムデータラッチ１０７に設定されるデータが設定され
る。ここで、１を設定されている場合、対応するＬＥＤ
が点灯、０の時滅灯となる。
【００１１】したがって、この実施例によれば、ＤＭＡ
タイミング生成回路１０４で生成されるタイミングにし
たがって、ＤＭＡ制御回路１０１によってロウアドレ
ス、コラムデータのラッチ回路１０６，１０７に、マイ
クロコンピュータ１００によって制御されるＬＥＤ制御
メモリ１０２上に記憶したダイナミック点灯の情報が転
送され、これによってＬＥＤマトリクス１０５が制御さ
れ、ＬＥＤが点灯される。
タイミング生成回路１０４で生成されるタイミングにし
たがって、ＤＭＡ制御回路１０１によってロウアドレ
ス、コラムデータのラッチ回路１０６，１０７に、マイ
クロコンピュータ１００によって制御されるＬＥＤ制御
メモリ１０２上に記憶したダイナミック点灯の情報が転
送され、これによってＬＥＤマトリクス１０５が制御さ
れ、ＬＥＤが点灯される。
【００１２】図３は図１のＤＭＡタイミング生成回路１
０４で生成される、ＤＭＡの実行タイミングである。こ
こで示されるように、一つのロウブロック２００に含ま
れるデータはロウブロック転送時間３００の間に送出さ
れ、ロウブロック転送時間３００とロウブロック転送時
間３００の間に時間間隔３０１が長くとられる。この時
間間隔３０１が、直前のロウブロック転送時間３００で
設定されたロウの点灯期間となる。
０４で生成される、ＤＭＡの実行タイミングである。こ
こで示されるように、一つのロウブロック２００に含ま
れるデータはロウブロック転送時間３００の間に送出さ
れ、ロウブロック転送時間３００とロウブロック転送時
間３００の間に時間間隔３０１が長くとられる。この時
間間隔３０１が、直前のロウブロック転送時間３００で
設定されたロウの点灯期間となる。
【００１３】
【発明の効果】以上説明したように本発明のＬＥＤダイ
ナミック点灯方式によれば、ＤＭＡによってＬＥＤマト
リクスを制御し、ダイナミック点灯を行なうので、マイ
クロコンピュータの処理時間が小さくて済み、また専用
のハードウェアを必要としないので、安価かつ小さな実
装スペースですむという効果を有する。
ナミック点灯方式によれば、ＤＭＡによってＬＥＤマト
リクスを制御し、ダイナミック点灯を行なうので、マイ
クロコンピュータの処理時間が小さくて済み、また専用
のハードウェアを必要としないので、安価かつ小さな実
装スペースですむという効果を有する。
【図１】本発明の実施例に係るＬＥＤダイナミック点灯
システムの構成を示すブロック図である。
システムの構成を示すブロック図である。
【図２】ＬＥＤ制御メモリのフォーマットの一例を示す
図である。
図である。
【図３】ＤＭＡの実行タイミング図である。
１００ ＣＰＵ １０１ ＤＭＡ制御回路 １０２ ＬＥＤ制御メモリ １０３ ＬＥＤ制御ポート １０４ ＤＭＡタイミング生成回路 １０５ ＬＥＤマトリクス １０６ ロウアドレスラッチ １０７ コラムデータラッチ ２００ ロウブロック ３００ ロウブロック転送時間 ３０１ 時間間隔
Claims (1)
- 【請求項１】 多数のＬＥＤで構成されるＬＥＤマトリ
クスと、ＬＥＤをダイナミック点灯するためのロウアド
レスを出力するラッチ回路と、コラムデータを保持する
複数のラッチ回路と、マイクロコンピュータによって制
御されダイナミック点灯の情報を記憶するＬＥＤ制御メ
モリと、マイクロコンピュータによって制御されロウア
ドレスおよびコラムデータのラッチ回路に上記ＬＥＤ制
御メモリの情報を転送するＤＭＡ制御回路と、該ＤＭＡ
制御回路の上記ＬＥＤの点灯時間に対応する所定の間隔
を有した転送タイミングを生成するＤＭＡタイミング生
成回路とを備えたことを特徴とするＬＥＤダイナミック
点灯方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3244194A JPH0561439A (ja) | 1991-08-30 | 1991-08-30 | Ｌｅｄダイナミツク点灯方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3244194A JPH0561439A (ja) | 1991-08-30 | 1991-08-30 | Ｌｅｄダイナミツク点灯方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561439A true JPH0561439A (ja) | 1993-03-12 |
Family
ID=17115177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3244194A Pending JPH0561439A (ja) | 1991-08-30 | 1991-08-30 | Ｌｅｄダイナミツク点灯方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100789549B1 (ko) * | 2006-06-14 | 2007-12-28 | 이동옥 | 엘이디의 제어 방법 |
-
1991
- 1991-08-30 JP JP3244194A patent/JPH0561439A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100789549B1 (ko) * | 2006-06-14 | 2007-12-28 | 이동옥 | 엘이디의 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839856A (en) | Memory access control circuit | |
| CA2050129A1 (en) | Dynamic bus arbitration with grant sharing each cycle | |
| US5526513A (en) | Memory addressing device | |
| JPH0561439A (ja) | Ｌｅｄダイナミツク点灯方式 | |
| KR920005283B1 (ko) | Dram콘트롤러 | |
| JPH0561438A (ja) | Ｌｅｄダイナミツク点灯方式 | |
| JPH0550489U (ja) | 発光装置 | |
| JPS6242306B2 (ja) | ||
| US4422070A (en) | Circuit for controlling character attributes in a word processing system having a display | |
| JPS54130841A (en) | Address generator | |
| JPH03177953A (ja) | データ転送方式 | |
| EP0766181B1 (en) | Bust mode data transfer in a data processing system | |
| JP2552287B2 (ja) | システムバス方式 | |
| JPS59189432A (ja) | ダイレクトメモリアクセスによるメモリ格納方式 | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPS62171065A (ja) | デ−タ転送方式 | |
| JPS63311553A (ja) | 同期制御方式のマイクロプロセツサ周辺回路 | |
| JPH0581217A (ja) | マルチプロセツサ制御システムのプログラム供給方法 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPH0375944A (ja) | 情報処理装置 | |
| JPH0279290A (ja) | メモリリフレッシュ回路 | |
| JPS60174947U (ja) | 入出力制御装置 | |
| JPH0358737U (ja) | ||
| JPS6015757A (ja) | メモリ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090313 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100313 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110313 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |