JPS62171065A - デ−タ転送方式 - Google Patents

デ−タ転送方式

Info

Publication number
JPS62171065A
JPS62171065A JP1281786A JP1281786A JPS62171065A JP S62171065 A JPS62171065 A JP S62171065A JP 1281786 A JP1281786 A JP 1281786A JP 1281786 A JP1281786 A JP 1281786A JP S62171065 A JPS62171065 A JP S62171065A
Authority
JP
Japan
Prior art keywords
data
code
transfer
bus
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1281786A
Other languages
English (en)
Inventor
Tsuneo Misaki
三崎 恒夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1281786A priority Critical patent/JPS62171065A/ja
Publication of JPS62171065A publication Critical patent/JPS62171065A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデータ転送方式に関し、特にバスラインにおけ
るデータ転送時の無駄を無くし、データ処理の高速化を
可能とするデータ転送方式に関するものである。
従来技術 従来の、一般的なバスラインにおいては、データの転送
は1デバイス対1デバイスで行われるものあり、複数の
デバイスにデータを転送するためには、多くのサイクル
を費やすものであった。また、データの転送においては
、リードサイクルとライトサイクルとが別々のサイクル
でなければならず、無駄が多いという問題もあった。
第4図は、従来の一般的なバスラインの構成を°示すも
のである。従来は、図に示す複数のデバイス中に、アド
レスバス信号に値を供給するバスマスターと呼ばれるデ
バイスが任意に指定され、これがすべてを指定していた
。この場合、データの転送は1対1に限られ、複数のデ
バイスへの転送は不可能であった。
目     的 本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のデータ転送方式における上述の如
き問題を解消し、データ転送時における無駄をなくし、
データ処理の高速化を可能とするデータ転送方式を提供
することにある。
構   成 本発明の上記目的は、複数のデバイスが接続されるバス
ラインにおいて、前記複数のデバイス中の任意のデバイ
スが転送元の指定コードを付加したアドレスをアドレス
バスに、転送先コードを付加したデータをデータバスに
送出し、前記転送元指定コードにより指定されたデバイ
スがデータを送出し、前記転送先指定コードにより指定
されたデバイスが前記送出データを取込む如く構成した
ことを特徴とするデータ転送方式によって達成される。
すなわち1本発明は、アドレスバスに転送元の指定コー
ドを付加し、データバスに転送先コードを付加すること
により、複数のデバイスへのデータ転送、および、同一
サイクル内でのデータのリード・ライトを可能としたこ
とを特徴とするものである。
以下、実施例に基づいて本発明の構成を、より詳細に説
明する。
第1図は本発明の一実施例を示すバスライン方式の構成
図である。図において、1〜4は、それぞれ、データ転
送機能を有するデバイス、5はアドレスバス、6はデー
タバス、また、7はBUSY信号、8はコントロール信
号、9はアクノリッジ信号を示している。
本実施例においては、アドレスの供給デバイスと、デー
タの供給デバイスとの指定を独立して行うことを可能に
して、データの転送方法の自由度を拡大している。
第1図に示した例では、アドレスを供給するのはデバイ
ス#2であり、このアドレスによりデバイス#1のデー
タが読出されて、デバイス#3゜#4に書込まれる。
上記バスライン信号のコントロール方法を第2図に示す
。
アドレスを供給することができるデバイスは。
1つであり、そのコントロールは上記BUSY信号7に
よって行われる。第2図の場合、デバイス#2はコント
ロール信号8の立下りにデータの転送元を示すコードを
発生した後、アドレスを発生する。また、同時にデータ
の転送先を示すコードをデータバス上に乗せる。
第3図(A)に、デバイス#2が送出する上記データの
転送元を示すコード(データソースコード)の−例を、
また、同(B)に、上記データの転送先を示すコード(
データデスティネーションコード)の−例を示した。第
3図(A)、(B)に示した両コードは、転送元、転送
先に該当するデバイス対応するビットを0”にセットし
、他のビットは1111jとしたものである。
この例では、データの転送元がデバイス#1であり、該
データの転送先がデバイス#3.#4であることを示し
ている。
この後、上記データ転送元コードと一致したデバイスは
データバス6上に、指定されたアドレスのデータを乗せ
る。上記データ転送先コードと一致したデバイスは上記
データを内部に取込む。
すべてのデータが安定した後、各デバイスはアクノリッ
ジ信号9をHighにすることによって、転送が完了す
る。従って、データの取込みタイミングは、上記アクノ
リッジ信号9の立上りが適当である。
このように、本実施例によれば、読出し、書込みが同一
サイクル内で可能で、また、複数のデバイスへの書込み
も可能となる。
上記実施例においては、データの転送先として2つのデ
バイスを指定する例を示したが、転送先として指定でき
るデバイス数は、1個以上任意の数として良いことは前
述の通りである。
また、データ転送の指定を行うデバイスは、特定のデバ
イスに限定されるものではなく、任意のデバイスからの
指定が可能である。
効   果 以上述べた如く、本発明によれば、アドレスバスに転送
元の指定コードを付加し、データバスに転送先コードを
付加することにより、複数のデバイスへのデータ転送が
1サイクルで完了するようになり、デバイスへのリード
、ライト動作が同一サ・イクルによって完了し無駄なサ
イクルを作らないという効果がある。特に、ダイレクト
メモリアクセス(DMA)によって連続なアドレスのデ
ータを転送する場合に有効である。
【図面の簡単な説明】
第1図は本発明の一実施例を示すバスライン方式の構成
図、第2図はバスライン信号のコントロール方法を示す
タイミングチャート、第3図はコードの構成を示す図、
第4図は従来の一般的なバスラインの構成を示す図であ
る。 1〜4:デバイス、5ニアドレスバス、6:データバス
、7 : BUSY信号、8:コントロール信号、9ニ
アクツリッジ信号。 第     1     図 第     2     図

Claims (1)

    【特許請求の範囲】
  1. (1)複数のデバイスが接続されるバスラインにおいて
    、前記複数のデバイス中の任意のデバイスが転送元の指
    定コードを付加したアドレスをアドレスバスに、転送先
    コードを付加したデータをデータバスに送出し、前記転
    送元指定コードにより指定されたデバイスがデータを送
    出し、前記転送先指定コードにより指定されたデバイス
    が前記送出データを取込む如く構成したことを特徴とす
    るデータ転送方式。
JP1281786A 1986-01-22 1986-01-22 デ−タ転送方式 Pending JPS62171065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1281786A JPS62171065A (ja) 1986-01-22 1986-01-22 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1281786A JPS62171065A (ja) 1986-01-22 1986-01-22 デ−タ転送方式

Publications (1)

Publication Number Publication Date
JPS62171065A true JPS62171065A (ja) 1987-07-28

Family

ID=11815936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1281786A Pending JPS62171065A (ja) 1986-01-22 1986-01-22 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS62171065A (ja)

Similar Documents

Publication Publication Date Title
JPH03189843A (ja) データ処理システムおよび方法
JPH03204753A (ja) Dma制御装置
JPS59214977A (ja) デ−タ処理装置
JPS55154623A (en) Input and output control system
JPS5999522A (ja) 入出力制御方式
JPS6143367A (ja) レジスタ制御方式
JPS6217879Y2 (ja)
JP3207329B2 (ja) バスコントローラおよびバス転送方法
JP2581144B2 (ja) バス制御装置
JPS6269347A (ja) ダイレクトメモリアクセスコントロ−ラ
JPS61262870A (ja) バス制御方式
JPS62196729A (ja) マイクロプログラムロ−ド方式
JPS63244255A (ja) マルチプロセツサシステム
JPS6325717A (ja) デ−タ転送回路
JPS59132481A (ja) 変換索引バツフア制御方式
JPH039453A (ja) データ転送制御装置
JPS62174844A (ja) メモリ優先切替方式
JPS6113267B2 (ja)
JPH06161945A (ja) メモリデータ転送装置
JPH04346150A (ja) データ転送処理システム
JPH0236011B2 (ja)
JPH01195563A (ja) バス制御装置
JPH02228755A (ja) 直接メモリアクセス転送システム
JPS59160357U (ja) マルチcpuシステム
JPH07262127A (ja) Ic試験装置