JPH056151B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は波形サンプリング方法及び装置、特に
サンプリングしたい波形が所定レベルに達したと
きを検出する方法及び装置に関する。 〔従来技術とその問題点〕 波形サンプリング装置を使用するオシロスコー
プは20年以上も前に開発され、帯域幅及び立上り
時間特性等の限界により従来のオシロスコープが
応答し得ない微小且つ高速信号に応答できるよう
になつた。今ではサンプリングは、信号路を極め
て短時間のみゲートして、その期間に対応する入
力信号の略瞬時値（電圧サンプル）を得る技法と
して周知である。このようにして取込んだ各電圧
サンプルをデジタイズ（デジタル変換）してメモ
リ内に振幅データとしてストアする。サンプリン
グオシロスコープでは、各サンプルの振幅データ
は通常陰極線管（CRT）スクリーン上のドツト
の垂直表示位置を制御し、その水平表示位置はサ
ンプリング時点（タイミング）により定まる。波
形の極めて近接した時点で十分多くの波形サンプ
ルをとると、得られたドツト表示は入力波形自体
を正確に表示する。サンプリング装置は、それに
使用するサンプリングタイミングにより分類でき
る。順次（シーケンシヤル）サンプリング装置は
一定間隔で波形をサンプリングし、サンプルデー
タのドツトを一定水平間隔でプロツトし波形を再
現表示する。ランダムサンプリング装置はランダ
ム時点で波形をサンプリングするが、各サンプリ
ング時点はサンプリング中に測定し、サンプリン
グ時点データを使用して波形再生時のドツトの水
平位置を正しく調節する。 波形サンプリング装置は入力波形の立上り時間
の測定に使用可能である。ここで「立上り時間」
とは波形電圧が最大値の10％から90％に上昇する
に要する時間で定義するのが一般的である。立上
り時間を決定する１つの方法は、波形サンプリン
グ後のサンプリング装置のメモリ内の全振幅デー
タから最大振幅の10％と90％に最も近いサンプル
点を求める。立上り時間は、これら10％と90％デ
ータに関連するサンプリング時間の間隔で求めら
れる。しかし、ランダム及びシーケンシヤルサン
プリング装置では、波形が10％及び90％点に十分
近い点でサンプルがとられたことを保証するのは
困難である。従来のシーケンシヤルサンプリング
装置のサンプリング周波数は正確に制御可能であ
るが、波形のトリガ点（例えば０交差点）を基準
にして相対サンプリング時点を正確に制御するこ
とができない。従つて、ランダム又はシーケンシ
ヤルサンプリング装置において、波形振幅が10％
及び90％レベル点に十分近い時点でサンプリング
されるのを保証するには、関心ある波形期間中に
十分高速で波形サンプリングを行なわなければな
らない。しかし、サンプルデータのストアに要す
るメモリ容量は、取込むサンプル数に応じて増加
するので、サンプリング周期を増加することによ
る精度改善には実用上の限界がある。 〔発明の目的〕 従つて、本発明の目的の１つは、波形の振幅が
予定レベルに到達する時点を、その波形のトリガ
現象を基準にして迅速且つ正確に決定できる新規
なレベル検知波形デジタイザ用波形サンプリング
方法及び装置を提供することである。 本発明の他の目的は波形振幅が、波形のトリガ
現象に対して選択された期間内に予定レベルに到
達したか否かを迅速に決定する改良された波形サ
ンプリング装置を提供することである。 〔発明の概要〕 本発明の波形サンプリング装置は、アナログ波
形を周期的にサンプリングして得たアナログサン
プルを対応するデジタルデータに変換するもので
あつて、サンプル時点を制御する予測時間軸回路
と、取込んだサンプルを計数するカウンタと、デ
ジタルデータが表わす波形サンプルの大きさが予
定レベルを超す時点を示す比較器とを具えてい
る。この予測時間軸回路は周期的波形のサンプリ
ング周波数を正確に制御するのみならず、波形の
ゼロ交差点の如きトリガ現象後に始まるサンプリ
ング時点も正確に制御する。 この波形サンプリング装置はインタラクテイブ
（対話）手法を採用し、トリガ現象と周期的アナ
ログ波形に沿い波形が予定レベルに達する関心あ
る２点間の時間間隔を決定する。最初のサンプリ
ング期間中に、時間軸回路はトリガ現象の直後に
低周波でサンプリングを開始し、カウンタが取ら
れたサンプル数を計数するように調製される。サ
ンプルデータの振幅が予定レベルを超したことを
比較器が支持すると、サンプリングが停止する。
この時点で、関心ある波形点は最後のサンプリン
グ時点とその次のサンプリング時点との間で起
り、これはサンプリング計数で決まることが判
る。しかし、サンプリング周波数は低いので、関
心ある時点のタイミングは概略しか判らない。そ
こで、時間軸回路を調整してサンプリング周波数
を上昇させ、且つサンプリング時点を最後のサン
プリングの１つ前のサンプリング時点までトリガ
現象に対してサンプリング時点を遅延させる。次
のサンプリング期間中に、より高周波で波形サン
プリングを行い、再度波形レベルが所定限界を超
えると停止する。関心ある波形点のタイミング
は、今回は高周波でサンプリングしているので、
前回より高精度で知ることができる。必要に応じ
て更に高周波で且つサンプリング時点を関心ある
波形上の点に近付けてサンプリングを行うと、サ
ンプリング装置の機能上制約される最高サンプリ
ング周波数で決る短い時間になるようトリガ現象
から波形の関心ある時点までのタイミングが調整
できる。 本発明を別の観点から見れば、この波形サンプ
リング装置は第２比較器を含み、サンプルデータ
の記憶に使用するメモリのアドレスとして使用可
能なサンプル係数値が所定限界に到達する時点を
指示する。この第２比較器は、第１比較器及び予
測時間軸回路と協働して、入力波形が所定レベル
に対して、波形中のトリガ現象を基準にして所定
期間内に達したか否かを実時間で決定できるよう
にする。 〔実施例〕 第１図は本発明によるレベル検出型波形サンプ
リング装置のブロツク図を示す。この波形サンプ
リング装置（又はデジタイザ）は入力波形V_ioを
サンプリング及びデジタイズするよう構成され、
サンプリングゲート（又はブリツジ）１０を含
む。このサンプリングゲート１０は入力波形V_io
を反復的にサンプリングし、サンプル出力電圧
V₁のシーケンスを得る。各電圧V₁は入力波形V_io
の瞬時振幅と略同じである。サンプリングゲート
１０の出力である各サンプル電圧V₁は増幅器１
２の非反転入力端に印加され、その反転入力端に
は調節可能なオフセツト電圧V_pffが印加される。
増幅器１２の利得は利得制御電圧V_gにより調節
して設定される。増幅器１２の出力は第２電圧シ
ーケンスV₂を生じ、各電圧V₂は利得及びオフセ
ツト調整され第１電圧シーケンスV₁と対応する
振幅を有する。第２電圧シーケンスの各電圧V₂
は、フラツシユ（並列比較）型アナログデジタル
変換器（ADC）１６に入力され、第２電圧シー
ケンスV₂を順次第３のデジタルデータシーケン
スD₃に変換する。各データD₃は10ビツトのデジ
タル値であり、第２電圧シーケンスV₂の各電圧
の振幅を表わす。ADC１６の各データD₃は先ず
レジスタ１８内にストアされ、次に入力データ
D₄としてランダムアクセス型取込メモリ
（RAM）２８に入力される。 主にADC１６の入力に到るアナログ信号部分
に不可避的に存するオフセツトと損失によるデジ
タイザの精度の問題は、較正により排除可能であ
る。デジタイザは最初増幅器１２への入力電圧オ
フセツトV_pffを所望値にセツトし、デジタイザの
入力電圧V_ioとしてゼロ基準電圧をデジタイザに
入力する。このゼロ基準電圧をサンプリング及び
デジタイズして、得られたデジタルデータD₄を
メモリ２８内にストアする。基準電圧のデジタル
値D₄がゼロより大きいと、V_pffを増加し、逆にゼ
ロ以下であればV_pffを減少する。このサンプリン
グ及び調節プロセスを、V_gの増加により増幅器
１２の利得を増加して反復し、データD₄をゼロ
にするに必要なV_pffの値を正確に調整する。次
に、ゼロ以外の基準電圧を入力電圧V_ioとしてデ
ジタイザに印加し、この基準電圧を再度サンプリ
ングしデジケタイズして、その出力データD₄を
メモリ２８にストアする。もしストアされたサン
プリング基準電圧のデジタル値が入力した基準電
圧以上の電圧であれば、利得制御電圧V_gを下げ
て増幅器１２の利得を低下し、反対に基準電圧の
サンプル値のデジタル値が基準電圧以下であれ
ば、V_gを上げて増幅器１２の利得を増加する。
このサンプリング及び調整プロセスを必要に応じ
て反復してゼロ以外の基準電圧のサンプル値が正
しい値になる迄、利得調整電圧を細かく調節して
もよい。デジタイザは略線形の応答をするので、
ゼロ入力電圧に対する増幅器のオフセツトと、ゼ
ロ以外の１つの基準電圧に対する増幅器の利得較
正をすれば、デジタイザの線形応答全範囲での入
力電圧に対するデジタイザの較正として実用上十
分である。 サンプリングゲート１０のサンプリング時点は
予測時間軸制御回路４４からの周期的ストローブ
制御信号C₁により制御される。また、制御回路
４４は信号C₂でADC１６のタイミングを、信号
C₃でレジスタ１８の入力イネーブルを、そして
書込イネーブル信号C₄でメモリ２８の書込イネ
ーブルを夫々制御する。時間軸制御回路４４の各
種動作パラメータは、サンプリング制御信号C₁
のタイミングを含め、マイクロプロセツサ（μP）
４６からの制御データで決定される。メモリアド
レス制御回路５０は好ましくはプログラマブルカ
ウンタで構成され、メモリ２８のアドレス選択用
アドレスデータD₅を作る。アドレスデータD₅の
初期振幅はμP４６のデータで制御される。波形
サンプリング中に、メモリアドレス制御回路５０
は、時間軸制御回路４４から制御信号C₅を受け
る毎にアドレスD₅をインクリメントし、制御信
号C₅は書込みイネーブル信号C₄から得て、メモ
リ２８に新しいデータD₄がストアされる毎にメ
モリアドレスをインクリメントし、サンプルデー
タD₄のシーケンスをメモリ２８の順次アドレス
にストアするようにする。入力波形V_ioはメモリ
２８にストアされたデータを等間隔でプロツトす
ることにより表示される。この間隔はサンプリン
グゲート１０に印加されるサンプリング制御信号
C₁の周期を表わす。 波形振幅が選択されたレベルに達する相対時間
に関心がある場合がある。例えば、増幅器の応答
に関する一般的な目安は、増幅器の方形波出力の
立上り時間、即ち方形波がそのピーク値の10％か
ら90％に上昇するに要する時間である。波形振幅
レベルの相対タイミングを決定する為、本発明の
デジタイザはメモリ２８への入力デジタルデータ
D₄で示される波形サンプル振幅がレジスタ３４
にストアされたデジタルデータD₆で示す予定レ
ベルを超す（又はそれ以下になる）時点を指示す
る比較器３２を含んでいる。比較器３２はサンプ
ルデータD₄を受ける入力Ａと、限界データD₆を
受ける入力Ｂと、Ａ入力データがＢ入力を超す時
点を示すバイナリ信号B₁を発生する出力Ａ＜＞
Ｂ端子を有する。第１動作モードでは、比較器３
２はＡ入力がＢ入力より上昇するとき高出力B₁
を出し、第２動作モードではＡ入力がＢ入力以下
となるとき比較器３２が高出力B₁を出す。μP４
６からの制御信号C₆で比較器３２の動作モード
を決定する。またμP４６はレジスタ３４への入
力として限界データD₇を発生して、レジスタ３
４はデジタイザの動作に先立つてデータD₆とし
て記憶する。 デジタイザは入力波形V_ioのトリガ現象と、波
形振幅が限界データD₆により示す予定レベルに
到達するアナログ波形に沿つた関心ある波形点と
の時間間隔を決めるのに反復技法を使用する。予
測時間軸制御回路４４はサンプリング周波数のみ
ならず、トリガ現象後の反復サンプリング開始時
点をも正確に制御する。第１サンプリング期間
中、時間軸制御回路４４は入力波形V_ioのトリガ
現象（例えばゼロ交差）直後に、正確に決めた低
周波の周期的サンプリング制御信号C₁でサンプ
リングをするよう調節される。入力波形V_ioは入
力として時間軸制御回路４４に印加されると共
に、サンプリングゲート１０にも印加される。
μP４６はアドレス制御回路５０に、最初のサン
プルデータがメモリ２８にストアされる最初のメ
モリアドレスを示すデータを予ぬロードする。ア
ドレス制御回路５０はデータがメモリ２８にスト
アされる毎に現在のメモリアドレスをインクリメ
ントする。比較器３２の出力B₁がμP４６に対し
て、サンプルデータがレジスタ３４からのデータ
D₆で決まるレベル以上（又は以下）になること
を示すと、μP４６はアドレス制御回路５０の現
在のアドレスデータD₅出力を読む。この時点で、
μP４６は関心ある波形点が最後のサンプルとそ
の前のサンプル間に起つたことを知り、μP４６
は最初のサンプル点のメモリアドレスを最後のデ
ータD₅アドレスから差引き、その結果に既知の
サンプリング制御信号C₁の周期を掛ける。上述
したその前のサンプル点のサンプリング時点は最
後のサンプル点として計算したサンプリング時間
から信号C₁の１周期を差引くことにより決まる。
しかし、サンプリング周波数は低いので、最後と
その前のサンプル時間間隔は大きく、波形上の関
心ある点の概略値が判るのみである。 第２サンプリング期間前に、μP４６は時間軸
制御回路４４を調節して、トリガ現象に対してそ
の前のサンプリング点が前のサンプリング期間中
にとられた時点にサンプリング制御信号を生じる
ようにする。また、μP４６は時間軸制御回路４
４に指令を与えて、波形サンプルを一層高頻度で
行うよう信号C₁の周波数を増加する。次に、第
２サンプリング動作を行い。比較器３２の出力
B₁により、入力波形V_ioの振幅がデータD₆で決め
られた限界に達したことを検出したとき、μP４
６は再度現在のアドレスデータD₅を読む。μP４
６は再度データD₆と信号C₁の周期から関心点の
境界間隔を決定する。しかし、今回のサンプリン
グ速度は高（早）いので、関心点の境界間隔は短
く、その相対タイミングは最初のサンプリング動
作の場合よりも高精度に決定できる。μP４６は
更に次のサンプリング動作を一層高周波で実行し
てもよい。この場合、最初のサンプルは順次関心
点に近づくように調整し、最後にはサンプリング
装置が動作できる最高サンプリング周波数に対応
する期間になるので、波形の関心点とトリガ点と
のタイミング高精度で決定できる。 従つて、比較器３２は、本発明のデジタイザが
波形上のトリガ現象と、波形が予定の高又は低レ
ベルに達する瞬間までの期間を、メモリ２８内に
ストアしたデータを捜すことなく高精度で決める
ことができる。入力電圧V_ioの立上り時間を決定
するには、最初波形振幅の10％点を示し、次に波
形ピーク値の90％点を示すデータをレジスタ３４
に入れて２度レベル検出技法を採用して、両レベ
ル検出動作中に測定した（トリガ現象からの）時
間間隔の差をコンピユータで計算する。 入力波形のトリガ現象を基準にして、特定の関
心期間中に入力波形V_ioが所定の高及び低振幅レ
ベルに達したか否かを予め知りたいことがあろ
う。従つて、本発明のテジタイザには更に第２比
較器３６が設けられ、比較器３６の入力端Ａに印
加したアドレスデータD₅と、その入力端Ｂに印
加したアドレス限界データD₈とを比較して、バ
イナリ表示信号をμP４６に送り、入力端Ａの振
幅が入力端Ｂの振幅を超した時点を指示する。
D₈の限界データはμP４６からのデータD₉でプレ
ロードされた別のレジスタ３８の内容で与えられ
る。 波形V_ioが入力波形のトリガ現象に対して特定
の関心ある期間中に所定の高又は低振幅レベルに
達したか否かを決定する為、μP４６は最初に時
間軸制御回路４４を制御して、関心ある期間の始
め（即ち、波形のトリガ現象の後予定期間後）に
周期的サンプリング制御信号を出すようにする。
また、μP４６はレジスタ３８内のデータD₈がサ
ンプリング期間の終りに生じるアドレスD₅と一
致するよう設定し、且つレジスタ３４のデータ
D₆が関心ある振幅を示すよう設定する。サンプ
リングが始つた後、μP４６は指示信号B₁及びB₂
をモニタする。もしB₁がB₂前に起ると、μP４６
は入力波形V_ioが関心ある期間中に所定レベルに
達したと判断する。 上述した反復レベル検出手法はサンプリングさ
れる波形の反復トリガ現象に対してサンプリング
時間をμP４６が正確に制御できることを要する。
このサンプリング時間制御は時間軸制御回路４４
により行われ、その詳細ブロツク図を第２図に示
す。デジタイザのサンプリングゲート１０は、そ
れがストローブ発生器５２からの短いパルスC₁
によりストローブされたとき入力信号V_ioをサン
プリングする。ストローブ発生器５２はトリガさ
れプログラム可能なスキユ発振器５４からの矩形
サンプリング制御出力信号S_cに応じてストローブ
パルスを発生する。この矩形波サンプリング制御
信号の周波数は第１図のμP４６からのデータで
決まる。発振器５４の出力信号は、入力信号V_io
をモニタし、そのトリガ現象（例えばゼロ交差
点）を検出すると発振器５４へトリガ信号を送る
トリガ発生器５５からのトリガ信号TRIGにより
トリガされる。トリガ現象の性質（レベル、極性
等）はμP４６からのデータで決まる。 発振器５４の出力信号S_cはトリガ信号で始動す
るが、トリガ信号の後、第１図のμP４６から発
振器５４に与えられるタイミングデータにより遅
延時間間隔が決められる。よつて、信号V_ioの各
反復波形部に沿う最初のサンプリング点はトリガ
現象の後、プログラム可能に決定される時間幅の
終りに発生する。発振器５４の出力信号は周期的
であるので、波形部は最初のサンプルをとつた後
周期的にサンプリングされる。また、発振器５４
の出力信号は、多タツプ遅延線５９で遅延され
る。この遅延線の順次のタツプはデジタイザのフ
ラツシユADC１６、レジスタ１８、メモリ２８
及びアドレス制御回路５０へイネーブル信号を与
える。 時間軸制御回路４４の構成素子は（発振回路５
４の素子と異なり）従来デバイスであり、当業者
には周知であるので、ここで詳述しない。第３図
は発振回路５４の詳細ブロツク図であり、トリガ
される発振器７２、プログラム可能なスキユ発生
器７４及びプログラム可能な分周器７６を含む。
第２図のトリガ発生器５５からのトリガ信号を発
振器７２に印加し、トリガ信号を受けると例えば
100MHz矩形基準出力信号CLK1を発振する。発
振器７２の出力信号CLK1はスキユ発生器７４に
印加されて、トリガ信号を受けた後μP４６から
のタイミングデータで決まる遅延時間後例えば
20MHzの出力信号CLK4を発生する。この20MHz
のスキユ発生器出力信号CLK4は第２図のストロ
ーブ発生器５２へ入力されるストローブ制御信号
S_cを発生する分周器７６に入力される。ストロー
ブ制御出力信号の周波数は分周器７６により選択
され、スキユ発生器７４からの20MHz入力信号を
第１図のμP４６で決定される値で分周する。ト
リガ発振器７４及び分周器７６の機能を果すデバ
イスは周知であるので、ここでは詳細しない。 第４図は第３図のプログラム可能なスキユ発生
器７４の好適実施例のブロツク図であり、スキユ
回路８０、タイミング回路８２、÷Ｎ（Ｎ分周）カ
ウンタ８４及びANDゲート８６より成る。スキ
ユ回路８０は第５図のトリガ発振器７２の出力信
号CLK1と同じ100MHzの矩形波出力信号CLK2を
発生し、CLK1がこの回路に基準クロツクとして
印加される。CLK1とCLK2とは同じ周波数であ
り、スキユ回路出力信号CLK2はCLK1に対し第
１図のμP４６から印加される位相角データD₁に
より決まる０〜360℃の位相だけ遅延する。 基準信号CLK1はCLK2信号及び基準クロツク
信号CLK1を発生させCLK1信号の最初のパルス
の前縁と一致するトリガ信号TRIGと共にタイミ
ング回路８２にも入力される。タイミング回路８
２はトリガ信号に続く所定期間の終了後発生する
最初のCLK2パルスの前縁でイネーブル信号S₁を
発生する。この時間幅は第１図のμP４６からタ
イミング回路８２へ入力されたタイミングデータ
D₂と、スキユ回路８０により発生したバイナリ
制御信号X₂の状態とにより決定される。データ
D₂は基準クロツクCLK1の周期Ｔに整数Ｊを掛け
た（Ｊ×Ｔ）時間を示す。ここでＴはCLK1が
100MHzの信号の場合には10nSである。バイナリ
制御信号X₂の状態はCLK1とCLK2間の位相シフ
トの大きさで決まる。タイミング回路８２は信号
S₁の時間をＪ×Ｔ秒又はＪ×Ｔ＋Ｔ／２秒に切換
える。Ｔ／２秒は信号X₂が信号CLK1とCLK2間
の位相差が180℃を超すとき付加される。 計数イネーブル信号S₁はスキユ回路８０からの
クロツク信号CLK2のパルスを計数する÷Ｎカウ
ンタ８４をイネーブルする。カウンタ８４は計数
イネーブルされたとき及びその後クロツク信号
CLK2の継続するＮ個のパルスを計数する毎に出
力パルスを発生する。ここで、ＮはμP４６の制
御データD₃により決定される。本発明で、クロ
ツク信号CLK2が100MHzの周波数を有し、20M
Hzのスキユ発生器出力信号が必要な場合には、Ｎ
の値を５に設定して÷Ｎカウンタ８４の出力信号
CLK3を20MHzとする。信号CLK2及びCLK3は
ANDゲート８６に入力して、スキユ発生器８０
の20MHzクロツク出力信号CLK4を得る。 信号CLK1，CLK2，CLK3及びCLK4の時間関
係は、信号CLK1とCLK2間の位相差Ｐが180°未
満の場合につき第５Ａ図に示す。信号CLK1と
CLK2との位相差Ｐが180°未満であると、X₂はト
リガ信号TRIGの後の期間Ｉ中に付加Ｔ／２秒が
含まれない状態である。イネーブル信号S₁は期間
Ｉの後のCLK2パルス（パルス９２）の前縁で起
るので、信号TRIGとS₁間の期間はＪ×ＴとＰ×
Ｔ／360の付加時間の和であり、この付加時間は
Ｊ番目のCLK1パルス９０の前縁と対応する
CLK2パルス９２間の位相差である。CLK2パル
ス９２がＮ分周回路８４から最初のCLK3パルス
９４を生じさせる。次に、第４図のANDゲート
８６はこのCLK2パルス９２と最初のCLK3パル
ス９４と論理積を求めて最初のCLK4パルス９６
を発生する。次のCLK4パルス９８はCLK2信号
のＮサイクル後に次のCLK3パルス１００と同時
に発生する。よつて、最初のCLK4パルス９６は
トリガ信号TRIG後Ｊ×Ｔ＋Ｐ×Ｔ／360秒遅れ
て起り、次のCLK4パルスはその後Ｎ×Ｔ秒毎に
起る。 信号CLK1，CLK2，CLK3及びCLK4の時間関
係は、信号CLK1とCLK2間の位相差Ｐが180°よ
り大きい場合について、第５Ｂ図に示す。CLK1
とCLK2間の位相差Ｐが180°以上であれば、信号
Ｘの状態はトリガ信号TRIG後の期間ＩがＴ×Ｊ
＋Ｔ／２秒になるようセツトされる。イネーブル
信号S₁は次のCLK2パルス１０４の前縁又は期間
Ｉの終了後Ｐ×Ｔ／360−Ｔ／２秒に起る。この
CLK2パルス１０４はＮ分周回路８４から最初の
CLK3パルス１０６を発生させ、ANDゲート８
６がCLK2パルス１０４と組合せて最初のCLK4
パルス１０８を作る。次のCLK4パルス１１０は
Ｎ×Ｔ秒後に発生する。よつて、Ｐが180°未満の
場合と同様に、最初のCLK4パルス１０８はトリ
ガ信号Ｔの後Ｊ×Ｔ＋Ｐ×Ｔ／360秒遅れて発生
し、後続CLK4パルスはその後Ｎ×Ｔ秒毎に発生
する。信号CLK1とCLK2間の位相差が180°以上
の場合には、期間Ｉ中に半サイクル（Ｔ／２）が
付加される。その理由はこの付加半サイクル遅延
がないと、パルス１０４に先行するCLK2パルス
１１２が早くCLK3パルス１１４をトリガしすぎ
（図中点線で示す）と、その結果ANDゲート８６
がCLK4パルス１１６を早く発生しすぎる（図中
点線で示す）。また、後続のCLK3とCLK4クロツ
クパルス１０７及び１０９もまた早く発生し過ぎ
るので、これを阻止する為である。 第５Ａ図、第５Ｂ図より、CLK1とCLK2間の
位相差Ｐの大きさに関係なく、トリガ信号TRIG
と最初のCLK4パルス間の遅延時間はＪ×Ｔ＋Ｐ
×Ｔ／360秒であり、各後続CLK4パルス間の間
隔はＮ×Ｔ秒である。Ｐ，Ｊ及びＮの大きさは
夫々第１図のμP４６から供給されるデータD₁，
D₂，及びD₃の関数であるので、最初のCLK4パル
スのタイミングと、その後の各CLK4パルス発生
周波数（頻度）は完全に予測でき且つ主にスキユ
回路８０の性能により決まる精度で制御でき、
CLK1とCLK2間の位相差を正しく調節する。 第６図は第４図のスキユ回路８０の詳細ブロツ
ク図であり、位相角データD₁でアドレスされる
メモリ１２０を含む。データD₁が信号CLK1と
CLK2間の位相差（0°〜360°）を表わすよう設定
されると、メモリ１２０はアドレスされた記憶位
置に、データD_cps，D_sio及びバイナリビツトX₁，
X₂を含むデータを出力する。データD_cpsの大きさ
は、希望位相角の余弦絶対値に、またデータD_sio
の大きさは位相角の正弦絶対値に比例する。ビツ
トX₁とX₂は希望位相角の象限に依り高又は低で
あるバイナリ制御信号であり、表−に示すとお
りである。

〔発明の効果〕

以上の説明から十分把握できる如く、本発明に
よる波形サンプリング方法及び装置によると、サ
ンプリング周波数を不当に上昇し大きなメモリ容
量を必要とすることなく、入力信号波形が所定レ
ベルに達する時点を予め定めて、その部分で高速
度の波形サンプリングを行う。その結果、少ない
メモリ容量で波形が所定レベルを超す時点が迅速
且つ高精度で求めることができるので、高速パル
スの立上り時間、立下り時間等を測定する場合に
極めて実用価値が高い。

【図面の簡単な説明】

第１図は本発明による波形サンプリング装置の
概要ブロツク図、第２図、第３図、第４図、第６
図及び第８図は夫々本発明の重要部分の詳細ブロ
ツク図、第５Ａ図、第５Ｂ図、第７Ａ図乃至第７
Ｃ図は本発明の主要部分の動作説明用波形図であ
る。 １０，１４はサンプリング手段、３２，３６は
レベル検出手段、４６はサンプリング制御手段で
ある。

Claims (1)

1. 【特許請求の範囲】 １ 反復入力信号波形を第１速度で周期的にサン
   プリングして上記入力信号波形が予定レベルを超
   す時点を求めることと、 上記入力信号波形を上記予定レベルを超した時
   点の１つ前の時点から上記第１速度より速い第２
   速度で周期的にサンプリングして上記入力信号波
   形が再度上記予定レベルを超す時点を求めること
   と、 上記第１及び第２速度のサンプリング結果から
   上記入力信号波形が上記予定レベルを超す時点を
   高精度で求めることと より成る波形サンプリング方法。 ２ トリガ信号を基準にして選択し得る時点から
   選択し得る周期のストローブパルスを用いて入力
   信号波形をサンプリングするサンプリング手段
   と、 該サンプリング手段の出力サンプルが予定レベ
   ルを超す時点を求める計時手段と、 該計時手段により上記トリガ信号に対し上記入
   力信号波形が上記予定レベルを超した１つ前のス
   トローブパルスに対応する時点から上記サンプリ
   ング手段を上記ストローブパルスより高周波に切
   換えて動作させるサンプリング制御手段と を備える波形サンプリング装置。