JPH0561764A - メモリ制御方法 - Google Patents

Abstract

(57)【要約】 【目的】ソフトウエア的又はハードウエア的に分割され
た複数の記憶領域の分割された入出力領域を、あたかも
連続した領域としてアクセス可能な、一つのメモリアク
セス空間として取り扱うことができ、アクセス制御の簡
素化が図れるメモリ制御方法を提供するにある。 【構成】ソフトウエア的又はハードウエア的に分割され
た複数の記憶領域（１２，１３など）を連続した一つの
メモリアドレス空間に割当てるためアドレスデータの上
位側アドレス信号を、アドレスデコーダ１デコードして
前記複数の記憶領域の１つを指定可能とする。メモリ１
３にはＯＲ回路２で割当てられたメモリ空間全てに選択
信号が出力するようにする。そして、メモリ１３への下
位側アドレス信号はセレクタ３で所定の分割領域指定ア
ドレス信号入力時に所定の領域をアクセスするように構
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は少なくとも２つ以上にソ
フトウエア的又はハードウエア的に分割された記憶領域
を有する記憶手段の分割領域を連続した空間としてアク
セス可能とするメモリ制御方法に関するものである。

【０００２】

【従来の技術】図４はカラープリンタにおけるメモリマ
ツプの一例を示す図である。図におけるメモリＲＡＭ領
域は、アドレス「００００」ｈ〜「ＦＦＦＦ」ｈであ
り、この領域を各々Ｙ（イエロー）、Ｍ（マゼンタ）、
Ｃ（シアン）、Ｋ（ブラク）の各出力すべき色情報に対
応した印刷データが格納されている。

【０００３】また図における斜線の領域は、前記Ｙ、
Ｍ、Ｃ、Ｋの各色情報印刷領域外に相当し、各々ＣＰＵ
のワーク用メモリ、ダウンロード用メモリ等に利用され
る領域である。

【０００４】

【発明が解決しようとしている課題】しかしながら、従
来のカラープリンタにおいては、これらのワーク用メモ
リ、ダウンロード用メモリ領域は、ＹＭＣＫの各印刷領
域のいわば、“余り”の部分を使用しているため、４つ
の分割されたアドレス空間であり、ソフトウエア的には
非常に使いづらく、全く使用されていない例が多い。ま
た、かかる領域を使用しようとしても、メモリのアクセ
ス制御が複雑になり、処理速度が低下する欠点があっ
た。

【０００５】

【課題を解決するための手段】本発明は上述の課題を解
決することを目的として成されたもので、上述の課題を
解決する一手段として以下の構成を備える。即ち、ソフ
トウエア的又はハードウエア的に分割された複数の記憶
領域を有する記憶手段と、複数の記憶領域を連続した一
つのメモリアドレス空間に割当て、連続したアドレス信
号により前記記憶手段とのデータの授受を可能とする手
段とを備える。

【０００６】

【作用】以上の構成において、複数の領域にソフトウエ
ア的或いはハードウエア的つまり個別の素子により分割
された記憶領域をあたかも連続した領域としてアクセス
可能な一つのメモリアクセス空間として取り扱うことが
でき、アクセス制御の簡素化が図れるとともに、さらに
処理速度が向上する。

【０００７】

【実施例】以下、添付図面を参照して本発明に係る好適
な一実施例を詳細に説明する。図１は本発明に係る一実
施例のプリンタの概略構成を示す図である。図中、１１
はプログラムメモリ１２（ＲＯＭ）に格納されている制
御プログラムやデータ等に従って本実施例装置の全体制
御を行なうとともに、各種演算等を実行し、各種制御信
号を入出力する、例えばマイクロプロセツサ等のＣＰＵ
である。１２は上述したプログラムの格納されているプ
ログラムメモリ（ＲＯＭ）、１３はＣＰＵ１１のワーク
領域として使用され、ＲＡＭなどで構成されたメモリで
ある。

【０００８】１４は外部機器であるホストコンピユー
タ、１５はホストコンピユータ１４とのインタフエース
を司るインタフエースであり、ホストコンピユータ１４
より送られてくるプリントデータはインターフエース１
５を介してバス３３に入力され、メモリ１３に格納され
る。１６は記録用紙の有無の検知や、インクジエツトプ
リンタ等におけるインクカートリツジ内のインク残量の
検知等を行うセンサ、１７はセンサ１６よりのデータを
入力するための入力ポートであり、センサ１６の出力は
入力ポート１７、バス３３を介してＣＰＵ１１に入力さ
れ、ＣＰＵ１１による各種制御に用いられる。１８は用
紙フイード（ＬＦ）や開口（トツプオブフイード、ＴＯ
Ｆ）、オンライン及びテストプリント等の指示を行うパ
ネル上に設けられた操作キー、１９は該操作キー１８よ
りの入力データを取り込むための入力ポートである。２
０は印刷ピツチの指定や１頁の行数等の指示を行うデイ
ツプスイツチ（ＤＩＰＳＷ）、２１は該デイツプスイツ
チ２０よりの入力データを取り込むための入力ポートで
ある。

【０００９】２２は本実施例プリンタ装置全体への電源
供給を行う電源回路、２３はイメージメモリ３２より送
られてきたパラレルのプリントデータをシリアルデータ
に変換するパラレル−シリアル（Ｐ／Ｓ）変換器で、シ
リアル変換されたプリントデータは順次印刷ヘツド２４
に送られて記録される。印刷ヘツド２４は印刷方向に対
し垂直に設けられた複数のドツトを有し、インクジエツ
トヘツドであり、左右方向に走査してドツトマトリクス
でプリントを行う印刷ヘツドである。

【００１０】２７は印刷ヘツド２４を搭載したキャリツ
ジの左右方向の移動を行うキャリツジモータ、２８は記
録媒体のフイードを行うフイードモータであり、これら
のモータ２７，２８は出力ポート２５及びドライバ２６
よりのモータ駆動信号により回転駆動される。ランプ３
０は用紙の有無、あるいはオンラインモード等に対応し
て点灯あるいは消灯するインジケータランプである。

【００１１】ホスト１４から送られたイメージデータ或
いはキャラクタコードから展開されたビツトマツプデー
タは、メモリ１３内部の印刷データ格納領域に格納され
る。３１は本実施例装置に特有の主要部であるアドレス
変換回路であり、アドレス変換回路３１によりメモリ１
３内部を印刷データ領域とワーク領域に分割し、かつワ
ーク領域を連続空間としてアクセス可能な制御を行う。
図２は本実施例におけるＣＰＵ１１の制御下におけるデ
ータ入出力のための、プログラムメモリ１２、メモリ１
３及び後述するＩ／Ｏのためのメモリマツプを表わす図
であり、メモリ１３のためのメモリアドレス空間として アドレス 「００００」ｈ〜「１ＦＦＦ」ｈ …Ｙメモリ領域 「２０００」ｈ〜「３ＦＦＦ」ｈ …Ｍメモリ領域 「４０００」ｈ〜「５ＦＦＦ」ｈ …Ｃメモリ領域 「６０００」ｈ〜「８ＦＦＦ」ｈ …Ｋメモリ領域 を表わし、各領域斜線部ｙ，ｍ，ｃ，ｋは各々のメモリ
領域における印刷データ領域確保後の余った部分であ
り、先に述べたワークメモリとして利用される。

【００１２】即ち、アドレス「８０００」ｈ〜「８ＦＦ
Ｆ」ｈのメモリアドレス空間が本実施例におけるｙ，
ｍ，ｃ，ｋのワークメモリ領域を連続した空間としてア
クセス可能としたメモリアドレス空間である。一方、
「Ａ０００」ｈ〜のＩ／Ｏで示すメモリアドレス空間
は、インターフエース１５や、入力ポート１７，１９，
２１等の入出力ポート群のために割付けられたメモリＩ
／Ｏで示す空間である。

【００１３】また、「Ｅ０００」ｈ〜「ＦＦＦＦ」ｈの
ＲＯＭで示すメモリアドレス空間は、プログラムメモリ
１２に割付けられたメモリアドレス空間である。以上の
メモリ空間のアドレス制御を行なうアドレス変換回路３
１の詳細を図３に示す。図３において、Ａ０〜Ａ１５は
ＣＰＵ１１からプログラムメモリ１２、メモリ１３及び
入出力ポート群をアクセスするためのアドレス信号であ
る。１はアドレスデコーダであり、アドレス信号のうち
の上位アドレスＡ１５〜Ａ１２をデコードし、プログラ
ムメモリ１２、メモリ１３、及び入出力ポート群の各構
成に割当てられたメモリアドレス空間のアドレス入力時
に各構成宛の選択信号を出力する。２はＯＲ回路であ
り、「００００」ｈ〜「８ＦＦＦ」ｈまでのアドレス信
号すべての入力時にメモリ１３が選択される様に、メモ
リセレクト信号を出力する。３はメモリ１３の上位側ア
ドレスであるａ１４〜ａ１０を切換えるためのセレクタ
である。

【００１４】なお、メモリ１３は本実施例では、３２Ｋ
バイトのＲＡＭチツプであり、ＯＲ回路２からのセレク
ト信号がチツプセレクト端子に入力されて該信号出力時
に選択状態となる。また、ａ１４〜ａ１０はセレクタ３
よりの上位側アドレス、ａ９〜ａ０はＣＰＵ１１のアド
レス信号Ａ９〜Ａ０が直接入力されている下位側アドレ
スである。以上の構成を備える本実施例のメモリ空間ア
クセス動作手順をＹメモリアクセスを例に詳細に説明す
る。 １．ＣＰＵ１１がメモリ１３のＹ印刷データ領域をアク
セスした場合 ａ．アドレスが「００００」ｈ〜「０ＦＦＦ」ｈのとき
には、アドレスデコーダ１の出力０に“Ｈ”が出力さ
れ、ＯＲ回路２が満足されてメモリ１３が選択される。
この状態ではアドレスデコーダ１の出力８は出力されて
おらず、“Ｌ”状態である。このため、セレクタ３は０
側の信号を選択してメモリ１３に入力する。

【００１５】ｂ．ワークメモリ領域ｙである「１ｃ０
０」ｈ〜「１ＦＦＦ」ｈをアクセスした場合には、アド
レスデコーダ１の出力１に“Ｈ”が出力され、ＯＲ回路
２が満足されてメモリ１３が選択される。この時、メモ
リ１３の上位側アドレスの状態は、ａ１０＝“Ｈ”，ａ
１１＝“Ｈ”，ａ１３＝“Ｌ”，ａ１４＝“Ｌ”であ
る。 ２．連続空間である「８０００」ｈ〜「８３ＦＦ」ｈを
アクセスした場合には、アドレスデコーダ１の出力８が
“Ｈ”となり、ＯＲ回路２が満足されてメモリ１３が選
択される。またセレクタ３は１側の信号に切換えられ
る。このため、メモリ１３にはａ１０＝“Ｈ”，ａ１１
＝“Ｈ”，ａ１２＝“Ｈ”，ａ１３＝Ａ１０＝“Ｌ”，
ａ１４＝Ａ１１＝“Ｌ”が入力される。

【００１６】このときメモリ１３の上位アドレスａ１４
〜ａ１０は、前記１ｂと同じ状態となり、メモリ１３内
の同じエリアが選択されたことになる。 ３．前記２と同様にＭＣＫメモリに関しても同様な動作
が行われる。即ち、 ａ．アドレス信号が「８４００」ｈ〜「８７ＦＦ」ｈを
アクセスした場合には、アドレスデコーダ１の出力８が
“Ｈ”となり、ＯＲ回路２が満足されてメモリ１３が選
択される。またセレクタ３は１側の信号に切換えられ
る。このため、メモリ１３には、ａ１０＝“Ｈ”，ａ１
１＝“Ｈ”，ａ１２＝“Ｈ”，ａ１３＝Ａ１０＝
“Ｈ”，ａ１４＝Ａ１１＝“Ｌ”が入力され、ｍの領域
がアクセスされる。

【００１７】ｂ．アドレス信号が「８８００」ｈ〜「８
ＢＦＦ」ｈのとき、同様にメモリ１３が選択され、メモ
リ１３にはａ１０＝“Ｈ”，ａ１１＝“Ｈ”，ａ１２＝
“Ｈ”，ａ１３＝Ａ１０＝“Ｌ”，ａ１４＝Ａ１１＝
“Ｈ”が入力され、ｃの領域がアクセスされる。 ｃ．アドレス信号が「８ＣＦＦ」ｈ〜「８ＦＦＦ」ｈの
とき、同様にメモリ１３が選択され、メモリ１３にはａ
１０＝“Ｈ”，ａ１１＝“Ｈ”，ａ１２＝“Ｈ”，ａ１
３＝Ａ１０＝“Ｈ”，ａ１４＝Ａ１１＝“Ｈ”が入力さ
れ、ｋの領域がアクセスされる。

【００１８】上述した説明から明らかな様に、Ｙ，Ｍ，
Ｃ，Ｋの各メモリ領域内のｙ，ｍ，ｃ，ｋのワーク領域
は、「８０００」ｈ〜「８ＦＦＦ」ｈからアクセスした
ときにもアクセスすることが可能となり、しかもこの場
合には連続した空間として利用することが可能となる。
以上説明したように、本実施例によれば、分割された領
域をアクセスするためのアドレス変換回路を備えたた
め、分割された複数種類の読み書き領域をあたかも連続
した領域としてアクセス可能な一つのメモリアクセス空
間として取り扱うことができる。

【００１９】なお、本発明は、複数の機器から構成され
るシステムに適用しても、又１つの機器から成る装置に
適用してもよい。また、システムあるいは装置にプログ
ラムを供給することによつて達成される場合にも適用で
きることは言うまでもない。

【００２０】

【発明の効果】以上説明したように本発明によれば、複
数の領域にソフトウエア的或いはハードウエア的に分割
された記憶領域をあたかも連続した領域としてアクセス
可能な一つのメモリアクセス空間として取り扱うことが
でき、アクセス制御の簡素化が図れるとともに、さらに
処理速度が向上する。

【図面の簡単な説明】

【図１】本発明に係る一実施例の詳細を構成を示すブロ
ツク図である。

【図２】本実施例におけるメモリのメモリマツプを表わ
す図である。

【図３】図１に示すアドレス変換回路の詳細回路図であ
る。

【図４】従来の印刷データを記憶するメモリのメモリマ
ツプを表わす図である。

【符号の説明】

１ アドレスデコーダ、 ２ ＯＲ回路、 ３ セレクタ、 １１ ＣＰＵ、 １２ プログラムメモリ、 １３ メモリ、 １４ ホストコンピユータ、 １６ センサ、 １７，１９，２１ 入力ポート、 １８ 操作キー、 ２０ デイツプスイツチ、 ２２ 電源回路、 ２３ パラレル−シリアル（Ｐ／Ｓ）変換器、 ２４ 印刷ヘツド、 ２５ 出力ポート、 ２６ ドライバ、 ２７ キャリツジモータ、 ３０ ランプである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 福井 博 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ソフトウエア的又はハードウエア的に分
   割された複数の記憶領域を有する記憶手段を備えた装置
   のメモリ制御方法であつて、 前記複数の記憶領域を連続した一つのメモリアドレス空
   間に割当て、連続したアドレス信号により前記記憶手段
   とのデータの授受を可能とすることを特徴とするメモリ
   制御方法。
2. 【請求項２】 前記連続したアドレス信号の他に、前記
   複数の記憶領域を個別にアクセス可能なアドレス信号を
   設けたことを特徴とする請求項１記載のメモリ制御方
   法。