JPH0561783B2 - - Google Patents
Info
- Publication number
- JPH0561783B2 JPH0561783B2 JP62219916A JP21991687A JPH0561783B2 JP H0561783 B2 JPH0561783 B2 JP H0561783B2 JP 62219916 A JP62219916 A JP 62219916A JP 21991687 A JP21991687 A JP 21991687A JP H0561783 B2 JPH0561783 B2 JP H0561783B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- superconducting material
- gate electrode
- layer
- high temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は半導体装置に関し、特にMIS型半導
体素子を有する半導体装置の高速化技術に係わ
る。
体素子を有する半導体装置の高速化技術に係わ
る。
（従来技術）
MIS型半導体素子のゲート電極配線には多結晶
シリコン層が通常使用されるが、この多結晶シリ
コン層には配線抵抗が必ず存在するため、動作速
度の高速化を妨げる原因となる。これを解決する
ためには、従来ゲート電極配線として使用されて
いた多結晶シリコン層やポリサイド層の代わり
に、例えば超伝導材料を使用することが考えられ
る。このような超伝導材料としては、例えば文献
（“Z.PHYS.”、1986年、bol64、第189頁、または
“PHYS.REV.LETT”、1987年、bol58、第908
頁）に記載されているように、銅、酸素、アルカ
リ土類金属、希土類金属を含む酸化物セラミツク
高温超伝導材料や、銅、酸素、バリウム、イツト
リウムを含む酸化物セラミツク高温超伝導材料、
または銅、酸素、ランタンを含む酸化物高温超伝
導材料が知られている。
シリコン層が通常使用されるが、この多結晶シリ
コン層には配線抵抗が必ず存在するため、動作速
度の高速化を妨げる原因となる。これを解決する
ためには、従来ゲート電極配線として使用されて
いた多結晶シリコン層やポリサイド層の代わり
に、例えば超伝導材料を使用することが考えられ
る。このような超伝導材料としては、例えば文献
（“Z.PHYS.”、1986年、bol64、第189頁、または
“PHYS.REV.LETT”、1987年、bol58、第908
頁）に記載されているように、銅、酸素、アルカ
リ土類金属、希土類金属を含む酸化物セラミツク
高温超伝導材料や、銅、酸素、バリウム、イツト
リウムを含む酸化物セラミツク高温超伝導材料、
または銅、酸素、ランタンを含む酸化物高温超伝
導材料が知られている。
しかしながら、従来のMIS型半導体素子のゲー
ト電極配線として単に酸化物セラミツク高温超伝
導材料を使用しただけでは、良好な超伝導特性を
得ることはできない。これは、MIS型半導体素子
の絶縁層にはシリコン酸化膜やシリコン窒化膜、
またはこれらの混合膜が通常使用されているから
である。このような材料より成る絶縁層上に酸化
物セラミツク高温超伝導材料を堆積してもこの材
料に良好な超伝導特性を持たせるのが困難な事は
既に知られている。
ト電極配線として単に酸化物セラミツク高温超伝
導材料を使用しただけでは、良好な超伝導特性を
得ることはできない。これは、MIS型半導体素子
の絶縁層にはシリコン酸化膜やシリコン窒化膜、
またはこれらの混合膜が通常使用されているから
である。このような材料より成る絶縁層上に酸化
物セラミツク高温超伝導材料を堆積してもこの材
料に良好な超伝導特性を持たせるのが困難な事は
既に知られている。
（発明が解決しようとする問題点）
この発明は前述の事情に鑑みなされたもので、
従来の半導体装置では動作の高速化を計るために
ゲート電極配線を超伝導材料で形成しても、その
下層となる絶縁層がシリコン酸化膜で形成されて
いるため良好な超伝導特性を得ることができなか
つた点を改善し、ゲート電極に良好な超伝導特性
を持たせられるようにし、高速動作可能な半導体
装置を提供することを目的とする。
従来の半導体装置では動作の高速化を計るために
ゲート電極配線を超伝導材料で形成しても、その
下層となる絶縁層がシリコン酸化膜で形成されて
いるため良好な超伝導特性を得ることができなか
つた点を改善し、ゲート電極に良好な超伝導特性
を持たせられるようにし、高速動作可能な半導体
装置を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
この発明による半導体装置にあつては、
MIS型半導体素子を有する半導体装置におい
て、前記MIS型半導体素子のゲート電極配線を超
伝導材料により形成し、このゲート電極配線下の
絶縁層の少なくとも前記ゲート電極配線に接触す
る部分はチタン酸ストロンチウムにより形成した
ものである。
て、前記MIS型半導体素子のゲート電極配線を超
伝導材料により形成し、このゲート電極配線下の
絶縁層の少なくとも前記ゲート電極配線に接触す
る部分はチタン酸ストロンチウムにより形成した
ものである。
（作用）
前記構成の半導体装置にあつては、超伝導材料
により形成されるゲート電極配線は、チタン酸ス
トロンチウム層上に形成されるので、従来のシリ
コン酸化膜のように超伝導特性に悪影響を及ぼす
ことがなく、良好な超伝導特性をゲート電極配線
に持たせることが可能となる。また、前記チタン
酸ストロンチウムは、エネルギーギヤツプが約
3.15eVであり、比誘電率が約300であるので絶縁
性もよく、薄い絶縁膜が要求される素子の微細化
にも充分に対応することができる。
により形成されるゲート電極配線は、チタン酸ス
トロンチウム層上に形成されるので、従来のシリ
コン酸化膜のように超伝導特性に悪影響を及ぼす
ことがなく、良好な超伝導特性をゲート電極配線
に持たせることが可能となる。また、前記チタン
酸ストロンチウムは、エネルギーギヤツプが約
3.15eVであり、比誘電率が約300であるので絶縁
性もよく、薄い絶縁膜が要求される素子の微細化
にも充分に対応することができる。
（実施例）
以下、第１図を参照してこの発明の一実施例を
その製造工程に基づいて説明する。
その製造工程に基づいて説明する。
まず第１図Ａに示すように、半導体基板１０１
上に周知の方法を用いて素子分離領域１０２を形
成した後、SiO2膜１０３を形成する。続いて、
例えばスパツタ法により全面にチタン酸ストロン
チウム（SrTiO3）層１０４を堆積形成する。次
にスパツタ法により超伝導材料材料、例えば銅、
酸素、アルカリ土類金属、希土類金属を含む酸化
物セラミツク高温超伝導材料を全面に堆積して、
酸化物セラミツク高温超伝導層１０５を形成す
る。そして、所定の条件下で熱処理を行なうこと
により、酸化物セラミツク高温超伝導層１０５に
超伝導特性を持たせる。
上に周知の方法を用いて素子分離領域１０２を形
成した後、SiO2膜１０３を形成する。続いて、
例えばスパツタ法により全面にチタン酸ストロン
チウム（SrTiO3）層１０４を堆積形成する。次
にスパツタ法により超伝導材料材料、例えば銅、
酸素、アルカリ土類金属、希土類金属を含む酸化
物セラミツク高温超伝導材料を全面に堆積して、
酸化物セラミツク高温超伝導層１０５を形成す
る。そして、所定の条件下で熱処理を行なうこと
により、酸化物セラミツク高温超伝導層１０５に
超伝導特性を持たせる。
次に第１図Ｂに示すように、PEP法および選
択エツチング法を用いて酸化物セラミツク高温超
伝導層１０５、チタン酸ストロンチウム層１０
４、SiO2膜１０３を加工して図示のようなゲー
ト電極部を形成した後、イオン注入により不純物
を導入してソースおよびドレイン領域１０６，１
０７をそれぞれ形成する。
択エツチング法を用いて酸化物セラミツク高温超
伝導層１０５、チタン酸ストロンチウム層１０
４、SiO2膜１０３を加工して図示のようなゲー
ト電極部を形成した後、イオン注入により不純物
を導入してソースおよびドレイン領域１０６，１
０７をそれぞれ形成する。
次に第１図Ｃに示すように、層間絶縁膜１０８
を全面に堆積形成した後に、ソースおよびドレイ
ン領域１０６，１０７上にコンタクトホールを開
孔し、そこにソース電極１０９、ドレイン電極１
１０をそれぞれ形成する。
を全面に堆積形成した後に、ソースおよびドレイ
ン領域１０６，１０７上にコンタクトホールを開
孔し、そこにソース電極１０９、ドレイン電極１
１０をそれぞれ形成する。
このようにこの発明にあつては、ゲート電極配
線を超伝導層により形成すると共に、充分な絶縁
層性を有ししかも超伝導特性に悪影響を及ぼさな
いチタン酸ストロンチウム層上にその超伝導層を
形成しており、さらにこのチタン酸ストロンチウ
ム層はペロブスカイト構造を有して格子定数のマ
ツチングも良くなり、良好な超伝導特性をゲート
電極配線に持たせることが可能となる。
線を超伝導層により形成すると共に、充分な絶縁
層性を有ししかも超伝導特性に悪影響を及ぼさな
いチタン酸ストロンチウム層上にその超伝導層を
形成しており、さらにこのチタン酸ストロンチウ
ム層はペロブスカイト構造を有して格子定数のマ
ツチングも良くなり、良好な超伝導特性をゲート
電極配線に持たせることが可能となる。
尚、この実施例ではゲート電極配線下の絶縁層
をSiO2膜１０３とチタン酸ストロンチウム層１
０４との積層膜で形成したが、SiO2膜１０３を
形成せずにチタン酸ストロンチウム層１０４だけ
で絶縁層を形成してもよい。また、この発明を
MIS型構造のキヤパシタに適用することもでき
る。この場合には、酸化物セラミツク高温超伝導
層１０５がキヤパシタの一方の電極となり、チタ
ン酸ストロンチウム層１０４およびSiO2膜１０
３が誘電体となり、そして半導体基板１０１がそ
の他方の電極となる。
をSiO2膜１０３とチタン酸ストロンチウム層１
０４との積層膜で形成したが、SiO2膜１０３を
形成せずにチタン酸ストロンチウム層１０４だけ
で絶縁層を形成してもよい。また、この発明を
MIS型構造のキヤパシタに適用することもでき
る。この場合には、酸化物セラミツク高温超伝導
層１０５がキヤパシタの一方の電極となり、チタ
ン酸ストロンチウム層１０４およびSiO2膜１０
３が誘電体となり、そして半導体基板１０１がそ
の他方の電極となる。
また、超伝導材料としては、銅、酸素、バリウ
ム、イツトリウムを含む酸化物セラミツク高温超
伝導材料や、銅、酸素、ランタンを含む酸化物セ
ラミツク高温超伝導材料を使用することもでき
る。
ム、イツトリウムを含む酸化物セラミツク高温超
伝導材料や、銅、酸素、ランタンを含む酸化物セ
ラミツク高温超伝導材料を使用することもでき
る。
［発明の効果］
以上のようにこの発明によれば、ゲート電極に
良好な超伝導特性を持たせることが可能となり、
高速動作可能な半導体装置を得ることができる。
良好な超伝導特性を持たせることが可能となり、
高速動作可能な半導体装置を得ることができる。
第１図はこの発明の一実施例に係る半導体装置
を説明する断面図である。 １０１……半導体基板、１０２……素子分離領
域、１０３……SiO2膜、１０４……チタン酸ス
トロンチウム層、１０５……酸化物高温超伝導
層。
を説明する断面図である。 １０１……半導体基板、１０２……素子分離領
域、１０３……SiO2膜、１０４……チタン酸ス
トロンチウム層、１０５……酸化物高温超伝導
層。
Claims (1)
- 【特許請求の範囲】 １ MIS型半導体素子を有する半導体装置におい
て、 前記MIS型半導体素子のゲート電極配線は超伝
導材料により形成され、このゲート電極配線下の
絶縁層の少なくとも前記ゲート電極配線に接触す
る部分はチタン酸ストロンチウムにより形成され
ていることを特徴とする半導体装置。 ２ 前記絶縁層は下層がシリコン酸化膜で上層が
チタン酸ストロンチウムより成る２層構造である
ことを特徴とする特許請求の範囲第１項記載の半
導体装置。 ３ 前記超伝導材料は、銅、酸素、アルカリ土類
金属、希土類金属を含む酸化物セラミツク高温超
伝導材料であることを特徴とする特許請求の範囲
第１項記載の半導体装置。 ４ 前記超伝導材料は、銅、酸素、バリウム、イ
ツトリウムを含む酸化物セラミツク高温超伝導材
料であることを特徴とする特許請求の範囲第１項
記載の半導体装置。 ５ 前記超伝導材料は、銅、酸素、ランタンを含
む酸化物セラミツク高温超伝導材料であることを
特徴とする特許請求の範囲第１項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62219916A JPS6461952A (en) | 1987-09-02 | 1987-09-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62219916A JPS6461952A (en) | 1987-09-02 | 1987-09-02 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6461952A JPS6461952A (en) | 1989-03-08 |
| JPH0561783B2 true JPH0561783B2 (ja) | 1993-09-07 |
Family
ID=16743031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62219916A Granted JPS6461952A (en) | 1987-09-02 | 1987-09-02 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6461952A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6474758A (en) * | 1987-09-17 | 1989-03-20 | Fujitsu Ltd | Insulated gate field-effect transistor |
| JP2540185B2 (ja) * | 1988-04-14 | 1996-10-02 | 松下電子工業株式会社 | 半導体装置 |
| AU2001257346A1 (en) * | 2000-05-31 | 2001-12-11 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
| JP2002026312A (ja) | 2000-07-06 | 2002-01-25 | National Institute Of Advanced Industrial & Technology | 半導体装置 |
-
1987
- 1987-09-02 JP JP62219916A patent/JPS6461952A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6461952A (en) | 1989-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734068B2 (en) | Method to form silicates as high dielectric constant materials | |
| KR940003608B1 (ko) | 반도체 기억장치와 그 제조방법 | |
| KR910001426B1 (ko) | 반도체장치의 제조방법 | |
| US5349494A (en) | Semiconductor device with capacitor insulating film and method for fabricating the same | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| JP2000294796A (ja) | 埋込みモット材料酸化物チャネルを有する電界効果トランジスタを製作する方法 | |
| JP2861129B2 (ja) | 半導体装置 | |
| KR20030011083A (ko) | 반도체 디바이스 및 이를 제조하기 위한 방법 | |
| JPH05251777A (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPH08306722A (ja) | 半導体装置および配線方法 | |
| JP3159561B2 (ja) | 結晶性薄膜用電極 | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| KR100282459B1 (ko) | 강유전성램 캐패시터의 제조방법 | |
| JP3120568B2 (ja) | 薄膜キャパシタ | |
| JP3014014B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0380562A (ja) | 薄膜コンデンサの製造方法 | |
| US20010013616A1 (en) | Integrated circuit device with composite oxide dielectric | |
| JPH118362A (ja) | 誘電体素子、誘電体メモリ、誘電体メモリの製造方法および強誘電体メモリの動作方法 | |
| US6074885A (en) | Lead titanate isolation layers for use in fabricating PZT-based capacitors and similar structures | |
| JPH0529255A (ja) | 半導体装置及びその製造方法 | |
| JPH054828B2 (ja) | ||
| JPS6211781B2 (ja) | ||
| KR100265333B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR0171096B1 (ko) | 반도체 장치의 캐패시터와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |