JPH0562311B2 - - Google Patents
Info
- Publication number
- JPH0562311B2 JPH0562311B2 JP58100589A JP10058983A JPH0562311B2 JP H0562311 B2 JPH0562311 B2 JP H0562311B2 JP 58100589 A JP58100589 A JP 58100589A JP 10058983 A JP10058983 A JP 10058983A JP H0562311 B2 JPH0562311 B2 JP H0562311B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- pattern
- pattern data
- data
- generators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
(イ) 発明の技術分野
本発明は論理回路試験装置に係り、特に論理回
路の機能別にパターンデータを供給する手段を改
善した論理回路試験装置に関する。
路の機能別にパターンデータを供給する手段を改
善した論理回路試験装置に関する。
(ロ) 技術の背景
製造された集積回路内の論理回路は設計通りの
動作をするとは限らないので、これをテストする
必要性がある。従来、この種テストをするための
試験装置も開発されて実用に供されているが、そ
の技法を検討してみると、パターン発生手法、そ
の発生手段等になお、改善すべき余地が残されて
いるのが実情であり、これを改善し得る技術手段
の開発が要望されている。
動作をするとは限らないので、これをテストする
必要性がある。従来、この種テストをするための
試験装置も開発されて実用に供されているが、そ
の技法を検討してみると、パターン発生手法、そ
の発生手段等になお、改善すべき余地が残されて
いるのが実情であり、これを改善し得る技術手段
の開発が要望されている。
(ハ) 従来技術と問題点
従来の上述した型式の試験装置の一例として、
第１図に示すようなものがある。この例は被試験
論理回路ａが３つの機能ブロツクａ１，ａ２，ａ
３に分割可能な場合で、試験パターンデータをパ
ターンメモリｂに格納して回路ａを試験しようと
するものである。そのパターンメモリｂに格納さ
れる試験パターンデータｂ１は機能ブロツクａ１
のためのものであり、データｂ２は機能ブロツク
ａ２のためのものであり、データｂ３は機能ブロ
ツクａ３のためのものである。斜線部ｃ１はデー
タｂ１のための条件設定部、斜線部ｃ２はデータ
ｂ２のための条件設定部、斜線部ｃ３はデータｂ
３のための条件設定部であり、非斜線部ｄ１は条
件設定部ｃ１のデータと同じデータを、非斜線部
ｄ２は条件設定部ｃ２のデータと同じデータを、
又非斜線部ｄ３は条件設定部ｃ３のデータと同じ
データを格納している。
第１図に示すようなものがある。この例は被試験
論理回路ａが３つの機能ブロツクａ１，ａ２，ａ
３に分割可能な場合で、試験パターンデータをパ
ターンメモリｂに格納して回路ａを試験しようと
するものである。そのパターンメモリｂに格納さ
れる試験パターンデータｂ１は機能ブロツクａ１
のためのものであり、データｂ２は機能ブロツク
ａ２のためのものであり、データｂ３は機能ブロ
ツクａ３のためのものである。斜線部ｃ１はデー
タｂ１のための条件設定部、斜線部ｃ２はデータ
ｂ２のための条件設定部、斜線部ｃ３はデータｂ
３のための条件設定部であり、非斜線部ｄ１は条
件設定部ｃ１のデータと同じデータを、非斜線部
ｄ２は条件設定部ｃ２のデータと同じデータを、
又非斜線部ｄ３は条件設定部ｃ３のデータと同じ
データを格納している。
このように格納された試験パターンデータがパ
ターンメモリｂから読み出されて被試験論理回路
ａへ供給されるように構成されているから、試験
対象となるピンがたとえ１ピンであつたとしても
パターンメモリｂには全ピン分のデータを格納し
ておかなければならないし、条件設定だけが異な
つた場合でも全ピン分のデータを作成しなければ
ならない。このような格納態様であるから、各試
験パターン毎にそのデータを格納しなければなら
ないし、それが固定されている。従つて、被試験
論理回路の各機能の各機能に適合した試験パター
ンを、メモリの使用効率を高めつゝ、発生し得な
い次第と相成つてしまつている。
ターンメモリｂから読み出されて被試験論理回路
ａへ供給されるように構成されているから、試験
対象となるピンがたとえ１ピンであつたとしても
パターンメモリｂには全ピン分のデータを格納し
ておかなければならないし、条件設定だけが異な
つた場合でも全ピン分のデータを作成しなければ
ならない。このような格納態様であるから、各試
験パターン毎にそのデータを格納しなければなら
ないし、それが固定されている。従つて、被試験
論理回路の各機能の各機能に適合した試験パター
ンを、メモリの使用効率を高めつゝ、発生し得な
い次第と相成つてしまつている。
(ニ) 発明の目的
本発明は上述したような従来装置の有する欠点
に鑑みて創案されたもので、その目的は被試験論
理回路への試験パターンデータをその機能に適合
させて発生し得ると同時に、その発生を発生手段
の効率を高度に維持しつゝ、なし得る論理回路試
験装置を提供することにある。
に鑑みて創案されたもので、その目的は被試験論
理回路への試験パターンデータをその機能に適合
させて発生し得ると同時に、その発生を発生手段
の効率を高度に維持しつゝ、なし得る論理回路試
験装置を提供することにある。
(ホ) 発明の構成
そして、この目的は、被試験論理回路のための
試験パターンデータ、及びイネーブル信号を発生
する複数のパターン発生器と、該各パターン発生
器を動作させるパターン発生制御回路と、前記複
数のパターン発生器に接続され、試験パターンデ
ータ供給対象ピン対応のイネーブル信号を選択す
る第１のマルチプレクサと、前記複数のパターン
発生器に接続され、前記試験パターンデータ供給
対象ピン対応の試験パターンデータを選択する第
２のマルチプレクサと、前記第１のマルチプレク
サから出力されたイネーブル信号に応答して第２
のマルチプレクサから出力された試験パターンデ
ータの前記試験パターンデータ供給対象ピンへの
供給、及び該試験パターンデータ供給対象ピンに
対応する前記被試験論理回路の出力ピンからの試
験結果データとの比較を行なう入力波形制御出力
比較回路とを設けることによつて、達成される。
試験パターンデータ、及びイネーブル信号を発生
する複数のパターン発生器と、該各パターン発生
器を動作させるパターン発生制御回路と、前記複
数のパターン発生器に接続され、試験パターンデ
ータ供給対象ピン対応のイネーブル信号を選択す
る第１のマルチプレクサと、前記複数のパターン
発生器に接続され、前記試験パターンデータ供給
対象ピン対応の試験パターンデータを選択する第
２のマルチプレクサと、前記第１のマルチプレク
サから出力されたイネーブル信号に応答して第２
のマルチプレクサから出力された試験パターンデ
ータの前記試験パターンデータ供給対象ピンへの
供給、及び該試験パターンデータ供給対象ピンに
対応する前記被試験論理回路の出力ピンからの試
験結果データとの比較を行なう入力波形制御出力
比較回路とを設けることによつて、達成される。
(ヘ) 発明の実施例
以下、添付図面を参照して本発明の実施例を説
明する。
明する。
第２図は本発明の一実施例を示す。Ｐ１，Ｐ
２，…PNはパターン発生器で、これらは例えば
メモリから構成されており、いづれも試験パター
ンデータ及びイネーブル信号を発生するものであ
る。パターン発生器Ｐ１，Ｐ２，…PNはパター
ン発生制御回路１によつて制御される。２は選択
回路で、この回路２は被試験論理回路のピン毎に
設けられるものであつて、パターン発生器Ｐ１，
Ｐ２，…PN全部又は一部からの被試験パターン
データのうちの１つを選択するマルチプレクサ
MPX２、これに対応するパターン発生器からの
イネーブル信号を選択するマルチプレクサMPX
１、及び従来と同様波形処理等をする入力波形制
御出力比較回路３から成る。回路３の出力が該回
路に割り当てられた被試験論理回路のピンへ接続
されるものである。
２，…PNはパターン発生器で、これらは例えば
メモリから構成されており、いづれも試験パター
ンデータ及びイネーブル信号を発生するものであ
る。パターン発生器Ｐ１，Ｐ２，…PNはパター
ン発生制御回路１によつて制御される。２は選択
回路で、この回路２は被試験論理回路のピン毎に
設けられるものであつて、パターン発生器Ｐ１，
Ｐ２，…PN全部又は一部からの被試験パターン
データのうちの１つを選択するマルチプレクサ
MPX２、これに対応するパターン発生器からの
イネーブル信号を選択するマルチプレクサMPX
１、及び従来と同様波形処理等をする入力波形制
御出力比較回路３から成る。回路３の出力が該回
路に割り当てられた被試験論理回路のピンへ接続
されるものである。
このように構成される本発明装置は次のように
動作する。
動作する。
パターン発生制御回路１によつて、パターン発
生器Ｐ１，Ｐ２，…PNは動作される。その動作
中のパターン発生器Pi（ｉは１、２、…Ｎのうち
のどれか）からイネーブル信号及び試験パターン
データが発生される。そのイネーブル信号がマル
チプレクサMPX１で選択され、又試験パターン
データがマルチプレクサMPX２で選択されて比
較回路３へ供給され、テスト実行中オンにあるイ
ネーブル信号についてのみそのピンについて論理
信号が印加されて出力の比較が行なわれるが、オ
フにあるイネーブル信号についてはその直前の状
態に保持される如くして試験が行なわれる。
生器Ｐ１，Ｐ２，…PNは動作される。その動作
中のパターン発生器Pi（ｉは１、２、…Ｎのうち
のどれか）からイネーブル信号及び試験パターン
データが発生される。そのイネーブル信号がマル
チプレクサMPX１で選択され、又試験パターン
データがマルチプレクサMPX２で選択されて比
較回路３へ供給され、テスト実行中オンにあるイ
ネーブル信号についてのみそのピンについて論理
信号が印加されて出力の比較が行なわれるが、オ
フにあるイネーブル信号についてはその直前の状
態に保持される如くして試験が行なわれる。
このような動作が各ピン毎に生ぜしめられ、そ
して一連の試験パターンデータの各々についてパ
ターン発生器Ｐ１，Ｐ２，…PN全部又は一部か
らの出力信号が上述の如く用いられてその被試験
論理回路についての一連のテストが遂行される。
して一連の試験パターンデータの各々についてパ
ターン発生器Ｐ１，Ｐ２，…PN全部又は一部か
らの出力信号が上述の如く用いられてその被試験
論理回路についての一連のテストが遂行される。
従つて、被試験論理回路の機能に適合した試験
パターンを発生してそのテストをすることが出来
る。又、パターン発生器をメモリで構成する場合
には、そのパターン発生器で発生するのに必要な
データだけを格納しておけけばよいので、その使
用効率を高め得る。更には、シリアルなテストパ
ターンを必要とする場合には、本発明は特に有効
である。
パターンを発生してそのテストをすることが出来
る。又、パターン発生器をメモリで構成する場合
には、そのパターン発生器で発生するのに必要な
データだけを格納しておけけばよいので、その使
用効率を高め得る。更には、シリアルなテストパ
ターンを必要とする場合には、本発明は特に有効
である。
なお、パターン発生回路はメモリを例にとつて
説明したが、これに限られるものでないことは上
述のところからして明らかである。
説明したが、これに限られるものでないことは上
述のところからして明らかである。
(ト) 発明の効果
以上述べたように、本発明によれば、
被試験論理回路の機能に適合したパターンを
発生し得、 パターン発生器をメモリで構成する場合には
の効果を享受しつゝ、そのメモリの使用効率
を高め得る等の効果が得られる。
発生し得、 パターン発生器をメモリで構成する場合には
の効果を享受しつゝ、そのメモリの使用効率
を高め得る等の効果が得られる。
第１図は従来装置の特徴部分を示す図、第２図
は本発明の一実施例を示す図である。 図中、１はパターン発生制御回路、Ｐ１，Ｐ
２，…PNはパターン発生器、２は選択回路であ
る。
は本発明の一実施例を示す図である。 図中、１はパターン発生制御回路、Ｐ１，Ｐ
２，…PNはパターン発生器、２は選択回路であ
る。
Claims (1)
- 【特許請求の範囲】 １ 被試験論理回路のための試験パターンデー
タ、及びイネーブル信号を発生する複数のパター
ン発生器と、 該各パターン発生器を動作させるパターン発生
制御回路と、 前記複数のパターン発生器に接続され、試験パ
ターンデータ供給対象ピン対応のイネーブル信号
を選択する第１のマルチプレクサと、 前記複数のパターン発生器に接続され、前記試
験パターンデータ供給対象ピン対応の試験パター
ンデータを選択する第２のマルチプレクサと、 前記第１のマルチプレクサから出力されたイネ
ーブル信号に応答して第２のマルチプレクサから
出力された試験パターンデータの前記試験パター
ンデータ供給対象ピンへの供給、及び該試験パタ
ーンデータ供給対象ピンに対応する前記被試験論
理回路の出力ピンからの試験結果データとの比較
を行なう入力波形制御出力比較回路とを設けたこ
とを特徴とする論理回路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100589A JPS59225368A (ja) | 1983-06-06 | 1983-06-06 | 論理回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58100589A JPS59225368A (ja) | 1983-06-06 | 1983-06-06 | 論理回路試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59225368A JPS59225368A (ja) | 1984-12-18 |
| JPH0562311B2 true JPH0562311B2 (ja) | 1993-09-08 |
Family
ID=14278060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58100589A Granted JPS59225368A (ja) | 1983-06-06 | 1983-06-06 | 論理回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59225368A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63177772U (ja) * | 1987-05-08 | 1988-11-17 | ||
| US6249533B1 (en) | 1996-11-29 | 2001-06-19 | Advantest Corporation | Pattern generator |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720674A (en) * | 1980-07-11 | 1982-02-03 | Toshiba Corp | Lsi tester |
-
1983
- 1983-06-06 JP JP58100589A patent/JPS59225368A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59225368A (ja) | 1984-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639919A (en) | Distributed pattern generator | |
| KR900004889B1 (ko) | 테스트 패턴 제너레이터 | |
| US5170398A (en) | Pattern generating apparatus for memory having a logical operation function | |
| WO1998016933A1 (fr) | Verificateur de memoire et procede de commutation dudit verificateur d'un mode de verification ram a un mode de verification rom | |
| JP3871384B2 (ja) | 半導体メモリ試験装置用不良解析メモリ | |
| US6119257A (en) | Semiconductor device testing apparatus capable of high speed test operation | |
| US6006350A (en) | Semiconductor device testing apparatus and method for testing memory and logic sections of a semiconductor device | |
| US4905241A (en) | Logic module for generating unequiprobable/random patterns for integrated circuits | |
| KR970012786A (ko) | 다중 비트 테스트를 위한 패턴 발생기를 가지는 메모리 테스트 시스템 | |
| JPH0562311B2 (ja) | ||
| US6351833B1 (en) | Address generator | |
| JPS61261895A (ja) | 半導体記憶装置 | |
| JP2820991B2 (ja) | メモリ試験装置 | |
| JP2720761B2 (ja) | 半導体集積回路試験装置 | |
| JPH10253707A (ja) | 集積回路試験装置 | |
| JP2903890B2 (ja) | Ｉｃテスタ | |
| JP2992310B2 (ja) | 半導体試験装置 | |
| JPS60120269A (ja) | 半導体テスト装置 | |
| JPH07104386B2 (ja) | 論理回路試験装置 | |
| JPH0310333A (ja) | 試験装置 | |
| JP3697171B2 (ja) | パターン発生方法及びパターン発生装置 | |
| JP3119383B2 (ja) | データ幅切り換え機能付半導体メモリ試験装置 | |
| JP2962552B2 (ja) | Ｉｃ試験装置 | |
| JPH0311435B2 (ja) | ||
| JP3001012B2 (ja) | メモリ試験装置 |