JPH056232B2

JPH056232B2 -

Info

Publication number: JPH056232B2
Application number: JP57041383A
Authority: JP
Inventors: Yukinobu Nagata
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1982-03-15
Filing date: 1982-03-15
Publication date: 1993-01-26
Also published as: JPS58158784A

Description

【発明の詳細な説明】 (イ) 産業上の利用分野この発明は、券売機等で発行されるエンコード
された券のビツト間隔良否判定方法に関する。

(ロ) 従来の技術一般に券売機で発行される切符等の券は、記録
されるデータのビツト間隔が許容差内（たとえば
±10％）にあるかどうか良否判定して発行され、
許容差外の券はエンコードミス券として回収さ
れ、再度エンコードされる。従来実施されている
券売機においては、上記したビツト間隔は各ビツ
ト間隔に相当する時間をタイマ回路を用いて測定
している。例えば規定長のビツト間隔をl₀、券の
標準的な搬送速度をV₀とすると、ビツト間隔の
距離分が搬送されるに要する標準的な時間はl₀／
V₀である。そこで、タイマー回路を用いて各ビ
ツト間隔の距離分の搬送に要する時間を測定し、
各測定時間を標準時間l₀／V₀と比較することによ
つてビツト間隔の良否を判定していた。

(ハ) 発明が解決しようとする課題上記した従来の券売機では、タイマ回路を用い
てビツト間隔を測定しているので、券の搬送速度
が搬送モータの特性変動V₀からＶに変化すると、
例え規定長のビツト間隔l₀であつても、この距離
分の搬送に要する時間が標準時間l₀／V₀とは異な
つてしまう等ビツト間隔測定に影響を与える。つ
まり、搬送速度が平常速度よりずれると、本来許
容内であるビツト間隔の券を許容外の券であると
判定する度合が高くなる。そして本来、許容内の
券であるにもかかわらずエンコードミス券として
再エンコードすることになり、全く無駄な処理を
繰り返すという問題があつた。

この発明は、上記した従来方法の欠点を解消
し、券の搬送速度が変動しても、その速度変動の
影響を受けることなく券のビツト間隔の良否を判
定し得る券のビツト間隔良否判定方法を提供する
ことを目的としている。

(ニ) 課題を解決するための手段及び作用この発明の券ビツト間隔良否判定方法は、規定
長Ｌの原券に対して、これを搬送しつつ規定長の
ビツト間隔l₀でエンコード情報を書き込んでゆく
発券機において、このビツト間隔が前記規定長ビ
ツト間隔l₀より所定値以上ずれていないかどうか
を判定する方法であつて、(1)前記規定券長Ｌと規
定長ビツト間隔l₀との比率Ｌ／l₀より標準ビツト
数Ｎを予め求めておき、(2)エンコード情報の書き
込み時に、搬送されている券に対して、前記ビツ
ト間隔に対応するクロツクパルスを一定時間毎に
書き込み、(3)ビツト間隔の良否判定時には、搬送
されている券から、前記クロツクパルスのパルス
間隔時間T_iを各々測定し、(4)測定された各パルス
間隔時間の総和ΣT_iを求め、この総和値ΣT_iを前
記標準ビツト数Ｎで除算することによつて、前記
規定長ビツト間隔l₀を当該搬送速度Ｖで通過する
に要する基準時間l₀／Ｖを求め、(5)この基準時間
と各クロツクパルスのパルス間隔時間T_iとを比較
することによつて各ビツト間隔が規定長ビツト間
隔l₀より所定値以上ずれていないかどうかを判定
するようにしている。

今、規定券長をＬとし規定長ビツト間隔をl₀と
すると標準ビツト数ＮはＬ／l₀である。また、エ
ンコード情報書き込み時、及びビツト間隔の判定
時における券の標準値な搬送速度がV₀であると
する。

すると、搬送路が標準的に動作しているときに
は、エンコード情報の書き込み時におけるビツト
間隔は標準値V₀t（＝l₀）となり、一方、搬送速度
が標準値V₀とは異なるV₀′のときには、ビツト間
隔ｌがV₀′tとなる。尚、ｔはクロツクパルスの書
き込み時間周期である。

ビツト間隔の良否判定時には、前記の如く書き
込まれたクロツクパルスの各パルス間隔時間を測
定するが、その測定結果は各々T₁，T₂…T_oであ
つたとする。ここで、券の搬送速度をＶとする
と、搬送速度Ｖと券の全長Ｌとの関係は、Ｌ＝Ｖ
（T₁＋T₂…＋T_o）となる。

次に、各パルス間隔時間の総和を標準ビツト数
で除算すると、（T₁＋T₂…＋T_o）＝Ｎ／Ｌ／Ｖ／
Ｎ＝（Ｌ／Ｖ）×（l₀／Ｌ）＝l₀／Ｖより、規定長ビ
ツト間隔l₀を当該搬送速度Ｖで通過するに要する
基準時間（＝l₀／Ｖ）が求まる。

そこで、この基準時間l₀／Ｖを各クロツクパル
ス間隔時間T₁，T₂…T_oと比較すれば、規定長の
ビツト間隔l₀と、各ビツト間隔VT₁，VT₂…VT_o
との比較ができることになる。

この関係は券の搬送速度Ｖが変化しても成立す
るので、各ビツト間隔が規定長のビツト間隔l₀で
あるか否かが、常に正当に評価できる。

(ホ) 実施例以下図面に示す実施例により、この発明を詳細
に説明する。

第１図は券売機で発行される券（切符）１を示
している。同図において２はクロツクパルストラ
ツク、３は他社データを記憶するトラツク、４は
自社データを記憶するトラツクである。他社デー
タトラツク３、自社データトラツク４にはそれぞ
れ方向弁別、発行日、発行駅、運賃その他のデー
タがエンコードされる。

券１の券長は規定の60mmであり、ビツト間隔は
規定の1.0mmとされているため標準とされるビツ
ト数は60÷１＝60ビツトである。なお許容される
ビツト間隔のズレは±10％（±0.1mm）である。

第２図は発券機における券面への情報の書込
み、及び券面からの情報の読出しをなす機構部の
概略図である。同図において、券は矢符の方向に
搬送モータ５によつて搬送される書込みヘツド６
によつて所定の情報が書込まれ（エンコードさ
れ）、読取りヘツト７で、書込まれた情報が逆に
読出され後続の処理回路で書込み情報の内容及び
ビツト間隔がチエツクされるようになつている。
なお８は券の通過を検出する読取完了検知センサ
である。搬送モータ５は、温度や負荷によつて速
度変動するが、券が券が書込みヘツド６及び読取
りヘツド７を通過搬送されるレベルではほゞ一定
の速度で搬送されると考えてよい。

第３図は券売機において、券面に情報を書込み
あるいは券面から読取つた情報のビツト間隔が正
常であるか否か判定するための回路のブロツク図
を示している。さらに第４図は第３図に示す回路
の各部信号波形タイムチヤートを示している。

第３図において、opu１０はドライバ１１を介
して書込みヘツド６を駆動し、券１に第１図に示
すフオマツトで所定の情報を書込む。書込方式は
NRZ−方式で行なわれる。

読取りヘツド７は、券面１のクロツクパルスト
ラツク２にエンコードされたクロツクパルスを読
取りこの信号を増幅器１２に介して出力し、読取
り信号（第４図参照）を得る。第４図の読取
り信号で示す(1)と（ｎ＋１）は券端を示し、(2)
……(n)は券面にエンコードされた信号を示して
いる。

発振器１３は一定周期の基本クロツクパルス信
号（第４図参照）を出力し、この基本クロツ
クパルス信号をカウンタ１４に加えている。この
基本クロツクパルス信号はビツト間隔(0)〜(1)，
(1)〜(2)，……，(n)〜（ｎ＋１）の搬送時間を測
定するための信号である。なお基本クロツクパル
ス信号は時間計数誤差をなくすためにビツト間
隔の1/100以下の周期に選ばれる。

カウンタ１４は、各ビツト間隔時間を測定する
ために設けられており、信号の立上りから次の
立上りまで上記基本クロツクパルス信号を計数
する（第４図参照）。カウンタ１４の計数出力
は、各ビツト間隔時間(0)〜(1)，(1)〜(2)，……，
（ｎ）〜（ｎ＋１）が相違すると、その相違に応じ
て異なる値をとることになる。

カウンタ１４の計数出力はレジスタ１５に加え
られており、レジスタ１５は信号の立上り時点
でカウンタ１４の出力を取込むようになつている
（第４図参照）。レジスタ１５に記憶されたカウ
ンタ１４の計数内容はcpu１０に転送される。

なお読取完了検知センサ８は券が読取りヘツド
７を完全に通過した時これを検知しオンされるも
のであり、そのオン信号は読取りヘツド７の読取
完了を示す信号となる（第４図参照）。また第
３図において、１６はcpu１０の制御のもと、搬
送モータ５を駆動するドライバであり、１７はレ
ジスタ１５よりcpu１０に転送されるデータやそ
の他のデータを記憶するメモリ装置である。

以上のように構成される第３図の回路の各部の
動作による各ビツト間隔時間の測定やビツト間隔
の良否判定処理は、cpu１０の制御のもとに遂行
される。

次に、第３図に示す回路によつて券のビツト間
隔の良否が判定できる原理を説明する。

第７図(a)は、規定の券長Ｌ〔mm〕（＝60mm）の券
１を標準のビツト間隔（＝1.0mm）で区分した場
合を示したものであり、各ビツト部分の長さは
Ｌ／60〔mm〕である。一方、第７図(b)は、同じ長
さの券１を、書き込みヘツド６によつて区分した
場合を示しており、搬送モータ５の搬送速度が標
準速度V₀〔mm／ｓ〕とは相意するＶ〔mm／ｓ〕で
あつた為に、ｎ個のビツト部分に区分され、各ビ
ツト部分の長さがl_i〔mm〕であつた場合を示してい
る（ｉ＝１〜ｎ）。

カウンタ１４は、各ビツト間隔l_i毎に発振器１
３の基本クロツクパルス信号をカウントするが、
各ビツト間隔でのカウント値はC_iであつたとする
（ｉ＝１〜ｎ）。すると、第ｉ番目のビツト部分
が、読み取りヘツド７を通過し終わるのに要する
時間はC_iT₀〔ｓ〕である。尚、T₀〔ｓ〕は、発振
器１３の発振周期であり、常に一定値と考えてよ
い。

今、搬送モータ５は、Ｖ〔mm／ｓ〕の速度で券
１を搬送しているので、第ｉ番目のビツト間隔l_i
〔mm〕は、C_iT₀V〔mm〕と求まる。

この発明は、このビツト間隔l_iが標準のビツト
間隔Ｌ／60の±10％の範囲内か否かを判定するも
のであり、以上の関係より、結局、次式の成否を
判定すればよいことになる。

0.9L／60≦C_iT₀V≦1.1L／60…（式１）ところで、券１の券長Ｌは、Ｌ＝（C₁＋C₂＋……＋C_o）T₀V であるので、C₁＋C₂＋……＋C_oをC_tptalで表現し
て（式１）を整理すると、 0.9_tptalT₀V／60≦C_iT₀V≦1.1C_tptalT₀V／60…
（式1′）となる。ここで、各項を共通因数T₀Vで
割ると、 0.9C_tptal／60≦C_i≦1.1C_tptal／60…（式２）の関
係式が求まる。

つまり、各ビツト間隔l_iごとのカウンタ１４の
カウント値C_iの総和（C_tptal）を求め、これを60で
割つた値（図５では変数Ｂ）の±10％値と、各ビ
ツト間隔におけるカウント値C_iとを比較すれば、
ビツト間隔l_i〔mm〕の適否を判定できることにな
る。

また、この関係式は、搬送モータ５の搬送速度
Ｖに拘わらず成立するので、搬送モータ５の搬送
速度Ｖがたとえ変動しても、従来例のように、ビ
ツト間隔の適否を誤認することがない。」と補正
する。

以下、第３図に示す回路の動作を第５図に示す
制御フローを参照して説明する。

動作スタートで、搬送モータ５をオンする（ス
テツプST1）。搬送モータ５のオンにより券１が
１定速度で書込ヘツド６及び読取ヘツド７を通過
するので、先ず書込ヘツド６により券１に書込処
理を行なう（ST2）。次にメモリエリアｍをクリ
アし、０にする（ST3）。このメモリエリアｍは
読取りヘツド７で読取られる券面のクロツクパル
ス情報の数を計数するメモリエリアであつて、メ
モリ装置１７内にそのエリアが割当てられている
（第６図参照）。

ステツプST3に読いて、読取りヘツド７及び増
幅器１２を経てcpu１０に加えられる信号によ
り、券面よりのクロツクパルス情報が有るか否か
判定する（ST4）。もしクロツクパルス情報が存
する場合は、レジスタ１５にストアされているビ
ツト間隔時間データCoをメモリ装置１７内のメ
モリエリアAo（第６図参照）に記憶し（ST5）、
メモリエリアｍに＋１を行なう（ST6）。そして
読取完了検知センサ８がオンしているか否かすな
わち読取完了したか否かを判定する（ST7）。読
取開始頭初では券通過センサ８はオンしていない
ので、ST7における判定はNOとなり、動作は再
びST4にもどりレジスタ１５に記憶されている次
ビツトのビツト間隔時間データC₁を同じくメモ
リエリアA₁に記憶し（ST5）、さらにメモリエリ
アｍに＋１を行なう。そしてST7で読取完了検知
センサ８がオンしているか判定する。このように
して読取完了検知センサ８がオンするまで各ビツ
ト毎のビツト間隔時間データC₀・C₁……C_oをメ
モリエリアA₀・A₁……A_oに記憶する。

読取完了検知センサ８がオンするとST7での判
定はYESとなり以降のビツト間隔の正否判定処
理に移る。すなわちメモリエリアｍに記憶されて
いる読取られたクロツクパルス数ｎをメモリ装置
１７に割当てられるメモリエリアＭ（第６図参照）
に転送する（ST8）。

続いてST8……ST13でメモリエリアA₁・A₂…
…・A_oに記憶されている各ビツト間隔時間デー
タの総和を算出する。すなわちメモリエリアｍを
０にする（ST9）とともに各ビツト間隔時間の総
和を記憶するメモリエリアＡを０にする
（ST10）。メモリエリアＡもメモリ装置１７に割
当てられる（第６図参照）。続いてメモリエリア
ｍに＋１して内容を１とし（ST11）、先ずメモリ
エリアA₁の記憶内容C₁をメモリエリアＡに加算
する（ST12）。そしてメモリエリアＭの内容ｎと
メモリエリアｍの内容が等しいか判定する
（ST13）。

ｍ＝１なので判定はNOであり動作はST11に
もどり、メモリエリアｍの内容にさらに＋１（２
となる）を行ない（ST11）、続いてメモリエリア
Ａの内容にメモリエリアA₂の内容C₂を加算する
（ST12）。その結果メモリエリアＡの内容はC₁＋
C₂となる。以下同様にして、メモリエリアｍの
内容がメモリエリアＭの内容ｎと等しくなるまで
ST13→ST11→ST12の動作を繰り返えす。メモ
リエリアｍの内容がｎとなるとメモリエリアＡに
はC₁＋C₂＋……C_oすなわち各ビツト間隔時間の
総和が記憶される。この転点でST13の判定は
YESとなるので動作は次のST14に移る。

ST14ではメモリエリアＡに記憶されている各
ビツト間隔時間の総和値を標準ビツト数すなわち
60で除算し標準ビツト間隔時間を求めメモリエリ
アＢに記憶する。このメモリエリアＢもメモリ装
置１７に割りあてられている。

次にST15……ST20で、測定した各ビツト間隔
時間が許容範囲内か否か判定する。先ずメモリエ
リアｍをクリアし０にする（ST15）。続いてメモ
リエリアｍの内容に＋１してｍ＝１とし
（ST16）、さらにメモリエリアA₁の記憶内容C₁が
メモリエリアＢに記憶されている標準ビツト間隔
時間の0.9倍したものに比して大きいか等しいか
判定する（ST17）。判定がYESであれば標準ビ
ツト間隔時間の1.1倍したものとメモリエリアA₁
の記憶内容C₁と比較し、記憶内容C₁の方が小さ
いかもしくは等しいかを判定する（ST18）。判定
YESであれば次にメモリエリアＭの内容ｎとメ
モリエリアｍの内容が等しいか判定する
（ST19）。ｍ＝１なので判定はNOで動作は再び
ST16にもどる。そしてメモリエリアｍの内容に
＋１してｍ＝２とし、今度はメモリエリアA₂の
内容C₂とメモリエリアＢに記憶されている標準
ビツト間隔時間の0.9倍したものと、1.1倍したも
のとをそれぞれ比較し、C₂が標準ビツト間隔時
間の0.9〜1.1倍内にあるか否か判定する（ST17，
ST18）。そして0.9〜1.1の許容内にある場合には
ST19→ST16→ST17→ST18→ST19の処理を繰
り返し、各ビツト間隔時間毎に上記許容内にある
かの判定を行なう。

もし各ビツト間隔時間C₁・C₂……C_oのうち１
つでも標準ビツト間隔時間の0.9倍したものより
小さいもの、あるいは1.1倍したものより大きい
ものがあるとST17またはST18での判定がNOと
なりその券について判定アウトの処理がなされる
（ST22）。

すべてのビツトについてビツト間隔時間が標準
ビツト間隔時間の0.9〜1.1倍内にあると、次に読
取ヘツド７で読取られた情報内容の正否を判定し
（ST20）、異常がなければその券は判定オーケ処
理がなされる（ST21）。情報内容そのものにエン
コードミスがあればST20の判定はNOとなり、
もちろんその券は判定アウト処理がなされる
（ST22）。

なお上記実施例においてビツト間隔の許容値を
±10％に設定しているがこの値は必要に応じて適
宜他の値に設定できることはいうまでもない。

また実施例において標準ビツト間隔時間に対し
て各ビツト間隔時間が0.9〜1.1の範囲内にあるか
否か判定しているが、これに代えて標準ビツト間
隔時間と各ビツト間隔時間の差を求め、その差が
標準ビツト間隔時間の0.1倍内であるか否かを判
定するものであつてもよい。

さらにまた上記実施例において券としては駅の
切符を例にあげたが、この発明はこれに限ること
なくコードデータがエンコードされるものならい
かなる券にも適用できるものである。

(ヘ) 発明の効果以上のようにこの発明の券のビツト間隔良否判
定方法によれば、券発行のデータ読取り時に各々
のビツト間隔の対応時間を測定するとともに、こ
の時間の総和を算出し、この総和時間を標準ビツ
ト数で除算して標準ビツト間隔時間を求め、これ
を基準にして、測定した各々のビツト間隔時間が
所定範囲内にあるか否かによりビツト間隔良否を
判定するものであるから、たとえ券の搬送速度が
変動してもそれに応じて標準ビツト間隔時間が変
わるので、真に許容外のビツト間隔のみを検出す
ることができエンコードミス券がいたずらに頻発
するのを防止することができる。

【図面の簡単な説明】

第１図は券売機で発行される券を示す図、第２
図はこの発明が実施される券売機の書込み読取り
機構部の概略図、第３図はこの発明が実施される
発券機の回路部であつて、券面に情報を書込みあ
るいは券面から読取つた情報のビツト間隔が正常
であるか否か判定するための回路部を示すブロツ
ク図、第４図は第３図に示す回路部各部の信号波
形を示すタイムチヤート、第５図は第３図に示す
回路部の動作を説明するための制御フロー図、第
６図は第３図に示す回路部を構成するメモリ装置
のメモリエリア配置を示す図である。第７図は、
この発明による判定原理を説明する図面である。１……券、５……搬送モータ、６……書込みヘ
ツド、７……読取りヘツド、８……読取完了検知
センサ、１０……CPU、１１，１６……ドライ
バ、１２……増幅器、１３……発振器、１４……
カウンタ、１５……レジスタ、１７……メモリ装
置。

Claims

【特許請求の範囲】１規定長の原券に対して、これを搬送しつつ規
定長のビツト間隔でエンコード情報を書き込んで
ゆく発券機において、このビツト間隔が前記規定
長ビツト間隔より所定値以上ずれていないかどう
かを判定する方法であつて、前記規定券長と規定長ビツト間隔との比率より
標準ビツト数を予め求めておき、エンコード情報の書き込み時に、搬送されてい
る券に対して、前記ビツト間隔に対応するクロツ
クパルスを一定時間毎に書き込み、ビツト間隔の良否判定時には、搬送されている
券から、前記クロツクパルスのパルス間隔時間を
各々測定し、測定された各パルス間隔時間の総和を求め、こ
の総和値を前記標準ビツト数で除算することによ
つて、前記規定長ビツト間隔を当該搬送速度で通
過するに要する基準時間を求め、この基準時間と各クロツクパルスのパルス間隔
時間とを比較することによつて各ビツト間隔が規
定長ビツト間隔より所定値以上ずれていないかど
うかを判定することを特徴とする券のビツト間隔
良否判定方法。