JPH0562390B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、並列実行可能な複数の機能要素を有
し、かつベクトルレジスタに格納可能なベクトル
要素以上の要素を有するベクトル演算を処理する
ベクトル処理装置に関する。

〔発明の背景〕

複数のベクトルレジスタと、複数のベクトル演
算器と、複数のベクトルデータフエツチ又はスト
ア用メモリリクエスタを備え、これらを並列に動
作させることにより、高速にベクトル演算を処理
することが可能なベクトル処理装置が提案されて
いる。

このようなベクトル処理装置は、１命令で複数
のベクトル要素をを処理するベクトル命令をもつ
ている。ベクトル命令とは、例えば、ベクトルＡ
(i)とベクトルＢ(i)の要素ごとの加算を行う、ベク
トル加算命令のようなもののことをいう。例え
ば、このベクトル加算命令の実行において複数の
ベクトル要素でオーバフロー例外が検出されるこ
とがある。このような場合、ソフトウエアに対し
て、命令アドレスが何番地のベクトル加算命令で
オーバフロー例外がおきたかを報告するだけでは
不充分であり、何番目と何番目のベクトル要素で
例外がおきたかをも報告する必要がある。ところ
が、ベクトルプロセサにおいては、複数のベクト
ル命令が並列に実行されている為に、複数の例外
が同時に検出され得る。又、命令アドレス順に命
令の実行が終了するとは限らない為に、若い命令
アドレスのベクトル命令の例外が、後続の命令ア
ドレスのベクトル命令の例外より後に検出され得
る。

これらの例外が、どのベクトル命令によつて検
出されたかを判別し、ベクトル命令毎の割込処理
を行うことは、煩雑であり、性能を低下させる可
能性がある。

〔発明の目的〕

本発明の目的は、ベクトル命令の実行性能を損
うことなくベクトル要素レベルで概念的に最初に
発生した例外を選択できるベクトル処理装置を提
供することにある。

〔発明の概要〕

本発明の典型的な例では、ベクトル命令で処理
する先頭ベクトル要素番号のスタツクと、ベクト
ル命令アドレスのスタツクと、ベクトルレジスタ
内アドレスカウンタとを各演算器対応に設け、演
算器で例外が検出されると、該演算器内からこれ
らの情報を読み出す。そして例外を検出したベク
トル要素番号を生成し、既に保持されている例外
のベクトル要素番号及び命令アドレスと、新たに
報告された例のベクトル要素番号及び命令アドレ
スとを比較し、最終的に保持する例外情報を選択
することにより、ベクトル要素レベルで概念的に
最初に発生した例外を選択することを可能にす
る。

〔発明の実施例〕

以下、本発明の一実施例を、図に従い説明す
る。

第１図は本発明の一実施例を示すベクトル処理
装置全体の概略構成図である。主記憶装置４から
ベクトル命令列の処理開始を指示する命令が記憶
制御装置５を介してスカラ処理装置６に読み出さ
れると、スカラ処理装置６は、ベクトル処理制御
部７に、ベクトル命令開始アドレスと、ベクトル
処理要素数及びParallel Processモードでベクト
ル処理を行うか否かを指示し、ベクトル処理制御
部７を起動する。ベクトル処理制御部７は指示さ
れたベクトル命令開始アドレスからベクトル命令
列を読み出し解読し、解読結果に従い、ベクトル
レジスタ１０〜１７（VR０〜VR７）あるいは
ベクトルデータフエツチ用メモリリクエスタ２０
〜３５（Ｆ０〜Ｆ３）あるいはベクトルデータス
トア用メモリリクエスタ２４〜２５（Ｓ０〜Ｓ
１）あるいはパイプライン演算器３０〜３３（Ｅ
０〜Ｅ３）に、ベクトル要素命令の実行を指示す
る。ベクトルデータフエツチ用メモリリクエスト
Ｆ０〜Ｆ３は、ベクトルアドレスレジスタ群２を
用いて主記憶上のベクトルデータアドレスを計算
し、主記憶装置４から記憶制御装置５を介してベ
クトルデータを読み出し、ベクトルレジスタVR
０〜VR７にベクトルデータを転送する。ベクト
ルレジスタVR０〜VR７は、各々、VMAX個の
ベクトル要素を保持することができ、書き込み中
に読み出しが可能であるとする。パイプライン演
算器Ｅ０〜Ｅ３は、ベクトルレジスタVR０〜
VR７内のベクトルデータに対し演算を施し、結
果をベクトルレジスタに書き込む。ベクトルデー
タストア用メモリリクエスタＳ０〜Ｓ１は、ベク
トルアドレスレジスタ群２を用いて主記憶上のベ
クトルデータアドレスを計算し、ベクトルレジス
タVR０〜VR７内のベクトルデータを記憶制御
装置５を介して主記憶装置４に格納する。以上説
明したベクトルデータフエツチ用メモリリクエス
タＦ０〜Ｆ３、ベクトルデータストア用メモリリ
クエスタＳ０〜Ｓ１及びパイプライン演算器Ｅ０
〜Ｅ３は、並列に動作が可能である。これらのメ
モリリクエスタ、パイプライン演算器をデータの
正当性が保たれる範囲で並列に動作するよう制御
することによつてベクトル処理の高速化を図るこ
とが一般に行なわれている。

Parallel Processモード指示フリツプフロツプ
９は、ベクトル処理制御部７の起動時に、スカラ
処理装置６からの指示に従いセツトされる。
Parallel Processモード指示フリツプフロツプ９
が‘1'の時は、命令の並列実行度を高める為に、
メモリリクエスタあるいはパイプライン演算器の
２つを対にして、１つのベクトル命令を実行す
る。Parallel Processモード指示フリツプフロツ
プ９が‘0'の時は、１つのメモリリクエスタある
いはパイプライン演算器で１つのベクトル命令を
実行する。このモードを、Parallel Processモー
ドに対し、Single Processモードとよぶことにす
る。

本実施例のように、複数のベクトル命令の処理
が時間的に並行して行なわれる処理装置において
は、例えば、命令解読の過程で生ずる命令例外、
指定例外、メモリリクエスタによるアクセス例
外、演算器による演算例外のような複数の例外が
相前後して生ずることがある。これら複数の例外
に対し、例外が検出された時点でベクトル命令の
処理全体又は一部を中断し、例外情報を抽出し、
再実行させることは煩雑であり性能を低下させる
おそれがあるので、１ベクトル命令ごとの割込処
理は必ずしも得策ではない。そのため、１ベクト
ル命令ごとの割込処理は行わず、一連のベクトル
命令列単位に割込処理を行う方法が考えられる。
そこで割込処理制御回路８は一連のベクトル命令
列単位の割込処理を可能とする為に、一連のベク
トル命令列処理中に並列的に発生する各パイプラ
イン演算器Ｅ０〜Ｅ３からの例外検出信号ｌ３０
〜ｌ３３及び各メモリリクエスタＦ０〜Ｆ３，Ｓ
０〜Ｓ１からの例外検出信号（図示せず）及び命
令解読ユニツト（図示せず）からの例外検出信号
（図示せず）のうち、最も優先順位の高い例外を
選択し、選択された演算器又はメモリリクエスタ
又は命令解読ユニツトから必要な例外情報を採取
し保持する機能をもつている。

以下、第１図に示したベクトル処理装置におい
て、第２図ａで示したFORTRANプログラムの
DOループを処理する場合について説明する。第
２図ａで示したFORTRANのDOループをベクト
ル命令列に変換すると第２図ｂの様になる。命令
は、FORTRANプログラム中のベクトルＡ(i)，
ｉ＝０，1023のベクトルレジスタVR０へのベク
トルロード、命令はベクトルＢ(i)、ｉ＝０，
1023のベクトルレジスタVR２へのベクトルロー
ド、命令はベクトルＣ(i)、ｉ＝０，1023のベク
トルレジスタVR４からのベクトルストアに相当
する。ここで、VAR０，２，４は、ベクトルデ
ータの格納されている先頭アドレスを保持するレ
ジスタであり、VIR０，２，４はベクトル要素の
アドレス間隔を保持するレジスタである。この例
では、第２図Ｃに示すように、ベクトルＡは
10000番地から８バイト間隔に1024要素、ベクト
ルＢは12000番地から８バイト間隔で1024要素格
納されており、ベクトルＡとベクトルＢの和ベク
トルＣは、14000番地から８バイト間隔にに1024
要素格納されるものとする。命令は、ベクトル
レジスタVR０とVR２内にロードされたベクト
ルデータの要素毎の加算を行い、結果を指定され
たベクトルレジスタVR４に書き込む命令であ
る。命令は、ベクトル命令列の終了を示す制御
命令であり、実質的なベクトル処理を伴わない。

以下、ベクトルレジスタの要素の個数VMAX
を256として、Single Processモード及び
Parallel Processモードで処理する場合について
説明する。Single Processモード時は、1024個の
ベクトル要素の加算を、第２図ｂのベクトル命令
列を４回繰り返し実行することにより行う。以下
１回の処理を１ループとよぶことにする。この繰
り返し処理をハード的に行う為に、ベクトル処理
制御部７内には、処理すべき残りのベクトル要素
数を保持するレジスタVLRが設けてある。残り
処理要素数が256以上の場合は、例えばのVL命
令はフエツチ用メモリリクエスタＦ０、のVL
命令はフエツチ用メモリリクエスタＦ１、の
VEA命令は演算器Ｅ０、のVST命令はストア
用メモリリクエスタＳ０を用いて、256個のベク
トル要素の処理がなされる。従つてVEND命令
をデコードすると、VLRは256減算され、VAR
０，２，４にはVIR×256の値が加算される。
VLRを減算した結果が正ならば、加算された
VAR０，２，４を用いてベクトル命令列の先頭
から処理が続行され、VLRを減算した結果が負
ならば、終処理に入る。

Parallel Processモード時は、1024のベクトル
要素の加算は、第２図ｂのベクトル命令列を２回
繰り返して実行することにより行う。これは、１
つのベクトル命令であらかじめ組になると決めら
れている２つのベクトルレジスタ、２つのパイプ
ライン演算器、２つのメモリリクエスタ等が対に
なつて使用される為、１ループで512個のベクト
ル要素の処理が可能であるからである。この
Parallel Processモードにおいては、のVL命
令では、例えばフエツチ用メモリリクエスタＦ０
により、Ａ（０），Ａ２，…Ａ（510）の256個のベ
クトルデータがベクトルレジスタVR０に、フエ
ツチ用メモリリクエスタＦ１によりＡ(1)，Ａ(3)，
…Ａ（511）の256個のベクトルデータがベクトル
レジスタVR１に転送される。以下、同様に、
のVL命令では、ベクトルレジスタVR２にベク
トルＢの偶数要素が、ベクトルレジスタVR３に
ベクトルＢの奇数要素がロードされ、のVEA
命令で、ベクトルレジスタVR４にベクトルレジ
スタVR０とVR２の和、ベクトルレジスタVR５
にベクトルレジスタVR１とVR３の和が求まり、
のVST命令でベクトルレジスタVR４内のベク
トルデータがベクトルＣ（０），Ｃ(2)，…，Ｃ
（510）として、ベクトルレジスタVR５内のベク
トルデータがベクトルＣ(1)，Ｃ(3)，…Ｃ（511）と
してストアされる。以上のように１ループで512
個のベクトル要素の処理がなされ、従つて
VEND命令をデコードすると、VLRは512減算さ
れ、VARにはVIRX512の値が加算される。VLR
の減算結果に伴う処理は、Single Processモード
時と同様である。

以上説明した様に、第２図ａの如きDOループ
が一連のベクトル命令列ｂとして実行されるわけ
であるから、一連のベクトル命令列単位に１つの
割込処理を行う為には、第２図ａのようなDOル
ープで起こり得る複数の例外のうち、１つを選択
する必要性が生じる。選択の優先順位としては、
例外の種類に着目し、命令・指定例外をアクセス
例外・演算例外より優先する方式、最も若いアド
レスのベクトル命令に関する例外を優先する方
式、最小のベクトル要素番号に関する例外を優先
する方式等、種々考えられるが、本実施例では、
要素番号最小かつ最も若いアドレスの例外を優先
して選択する方式を実現している。本方式を採用
した理由は、DOループをスカラ命令を用いてシ
リアルに実行する場合に、最も早く検出されるで
あろう例外と同じ例外を選択すべきだと考えたか
らである。

第３図は、Single Processモードのみを行うと
考えた場合の、例外情報選択回路を表わしてい
る。メモリリクエスタ、パイプライン演算器とも
にベクトル命令の実行途中に例外を検出し得る
が、例外命令アドレス及び例外要素番号の確定は
演算器と全く同様の方式で実現できるので、図示
していない。以下、第３図について説明する。

ベクトル処理制御部７はベクトル命令を解読
し、命令で指定されたベクトルレジスタと当該命
令で使用するタイプのパイプライン演算器又はメ
モリリクエスタのどれかが使用可能と判断できる
場合には、使用するパイプライン演算器又はメモ
リリクエスタを割り付け、当該命令を起動する。
ベクトル処理制御部７内には、先頭ベクトル命令
のアドレスを保持するレジスタSIAR７２と、起
動された命令のアドレスを示すレジスタVIAR７
１がある。以下、レジスタVIARの更新について
述べる。ベクトル処理制御部７の起動時に、スカ
ラ処理装置６から指示された先頭ベクトル命令ア
ドレスが、レジスタSIAR次いでレジスタVIAR
にセツトされる。以後は、ベクトル命令起動に伴
い、レジスタVIARに命令語長が加算器７６及び
セレクタ７７を介して加算される。VEND命令
がデコードされると、レジスタVIARにはレジス
タSIARに保持されていた先頭命令アドレスがセ
ツトされる。以上のように制御することによつて
レジスタVIARは起動されたベクトル命令のアド
レスを示すことができる。

ベクトル処理制御部７内には、起動された命令
で処理する先頭ベクトル要素番号を指示する為
に、処理済ベクトルに要素数を示すレジスタ
VER７０がある。以下、このレジスタVERの更
新について述べる。ベクトル処理制御部７の起動
時にレジスタVERには‘0'がセツトされる。以
後、VEND命令がデコードされるたびにレジス
タVERにベクトルレジスタ長VMAXが加算器７
８及びセレクタ７９を介して加算される。以上の
ように制御することによつて、レジスタVERは
先頭ベクトル要素番号を示すことができる。

次に、各パイプライン演算器で検出した例外に
関するベクトル命令アドレス及びベクトル要素番
号の求め方について説明する。ベクトル処理制御
部７から、ベクトル命令の起動にうけたパイプラ
イン演算器３０〜３３は、起動時にベクトル命令
の実行に伴う情報とともに、該ベクトル命令のア
ドレスをレジスタ３０６に、又先頭ベクトル要素
番号をレジスタ３０２に保持する。また、命令起
動に際し、その中のベクトルレジスタ内アドレス
カウンタ３０１は、VMAXにセツトされる。処
理すべきベクトルデータの最初の要素が演算パイ
プライン３００の第１ステージに入ると、先頭ベ
クトル要素番号が入つているレジスタ３０２の内
容はレジスタ３０３へ、ベクトル命令アドレスが
入つているレジスタ３０６の内容はレジスタ３０
７へコピーされる。以後、データが演算パイプラ
イン３００の第２、第３ステージへと移動するに
従い、先頭ベクトル要素番号はレジスタ３０４，
３０５へ、又ベクトル命令アドレスはレジスタ３
０８，３０９へ移動する。最初のベクトル要素が
第３ステージ、即ち最終ステージに達すると、１
ベクトル要素の演算が終了し、ベクトルレジスタ
内のアドレスカウンタ３０１は加算器３１０及び
セレクタ３１１を介して＋１され‘00'となる。
（すなわち、このカウンタ３０１はVMAXに＋１
すると０にラツプアラウンドする。）‘00'は第１
番目の要素を意味する。ここで、もし演算の過程
において例外が検出されていた場合は、例外検出
信号が割込処理制御部８に報告される。同時に、
この例外検出信号によりレジスタ３０５，３０
９、ベクトルレジスタ内アドレスカウンタ３０１
の以後の更新は禁止される。第２番目以後の要素
も第１番目の要素と同様に処理が行われ、例外が
検出されない限り、演算が１要素終了する毎にベ
クトルレジスタ内アドレスカウンタ３０１が加算
器３１０及びセレクタ３１１を介して＋１されて
ゆく。演算パイプライン３００のステージ対応
に、先頭ベクトル要素番号及びベクトル命令アド
レスを保持する理由は、演算パイプライン３００
内に存在する異なるベクトル命令と識別しなけれ
ばならないからである。従つて、演算パイプライ
ン３００で２つ以上の命令が共存することがない
装置の場合は、ステージ対応にレジスタを設ける
必要はないことに注意されたい。

以上の様にして、各パイプライン演算器３０〜
３３は、最初に検出した例外のベクトル命令アド
レスをレジスタ３０９に、ベクトル要素番号をレ
ジスタ３０５及び３０１に求めることができる。
ベクトル処理制御部７は、ベクトル命令アドレス
順にベクトル命令を起動し、各パイプライン演算
器３０〜３３は最も若い要素から順に演算を実行
する為、演算器が最初に検出した例外は、該パイ
プライン演算器３０〜３３が検出し得る例外の
内、要素番号最小かつ最も若いアドレスの例外と
考えられる。

次に、複数のパイプライン演算器から相前後し
て報告される例外要因のうち、要素番号最小かつ
最も若いアドレスの例外を割込処理制御部８が選
択する方法について説明する。割込処理制御部８
は、演算器３０〜３３から例外検出信号が報告さ
れると、例外検出信号受付部８０においてその１
つを選択して受付け、その例外情報を割込処理制
御部８内にとりこむ。即ち、ベクトル命令アドレ
スはセレクタ８３を通してレジスタ８６にセツト
される。また先頭ベクトル要素番号、ベクトルレ
ジスタ内アドレスはそれぞれセレクタ８１，８２
でセレクトされ、更に先頭ベクトル要素番号とベ
クトルレジスタ内アドレスが加算器８９で加算さ
れて例要素番号レジスタ８４にセツトされる。割
込処理制御部８に最初に報告された例外の時は、
無条件にレジスタ８４の内容がレジスタ８５に、
レジスタ８６の内容がレジスタ８７にセツトされ
る。最初に報告された例外でない場合には、以前
に検出された例外の例外要素番号がレジスタ８５
に、例外命令アドレスがレジスタ８７に、既にセ
ツトされているはずであるから、レジスタ８４と
レジスタ８５の内容を比較器９０を用いて、レジ
スタ８６とレジスタ８７の内容を比較器９１を用
いて比較する。新たに報告された例外の例外要素
番号84が、以前に検出された例外の例外要素番号
85より小さい時、信号線９２が‘1'となり、OR
ゲート９３が成立する。新たに報告された例外の
例外要素番号84が、以前に検出された例外の例外
要素番号85と等しく、かつ、新たに報告された例
外の例外命令アドレス８６が、以前に検出された
例外の例外命令アドレスより若いならば、AND
ゲート９４の出力が‘1'となり、ORゲート９３
が成立する。ORゲート９３が成立すると、レジ
スタ８４の内容がレジスタ８５に、レジスタ８６
の内容がレジスタ８７に、セツトされる。以上の
様にして各パイプライン演算器からの例外検出信
号を次々と受け付け、以前に検出されている例外
と比較選択することにより、ベクトルレジスタに
格納可能な要素以上の要素を有するベクトルに演
算を行うベクトル処理装置において、ベクトル要
素番号最小かつ最も若いアドレスの例外を選択
し、それの例外要素番号、例外命令アドレス及び
割込コード（図示せず）等の例外情報を保持する
ことが可能になる。

以上、Single Processモードのみを行う場合の
例外情報選択回路について第３図により説明した
が、次にParallel Processモードも行う場合の例
外情報選択回路について、第４図を用いて説明す
る。第４図と第３図の相異点は、処理済ベクトル
要素数レジスタ７０のカウントアツプ値を、
Parallel Processモード指示フリツプフロツプ９
でり替えるセレクタ７３が存在する点と、第３図
では、レジスタ８４への例外ベクトル要素番号を
求めるのに単純にセレクタ８１と８２の加算を行
なつているのを、第４図では例外要素番号生成回
路８８を備えている点である。それ以外は、第３
図と同一である。また、第４図中の例外要素生成
回路８８の詳細は、第５図を用いて後に述べる。

Parallel Processモード指示フリツプフロツプ
９が‘0'の時、即ちSingle Processモード時は、
VERカウントアツプ値セレクタ７３がVMAXを
選択し、かつ例外要素番号生成回路８８が、セレ
クタ８１の出力とセレクタ８２の出力の加算回路
として働く為、第４図は第３図と等価に機能す
る。Parallel Processモード指示フリツプフロツ
プ９が‘1'の時、即ちParallel Processモード時
は、VERカウントアツプ値セレクタ７３は
VMAXの２倍を出力する倍数器７５を選択し、
かつ、例外要素番号生成回路８８が、各パイプラ
イン演算器３０〜３３が報告してきたベクトルレ
ジスタ内アドレスに補正を加えて先頭ベクトル要
素番号と加算するよう働くことにより、Parallel
Processモード時においてもSingle Processモー
ド時と同様に、ベクトル要素番号最小かつ最も若
いアドレスの例外を選択することができる。以
下、Parallel Processモード時特有の動作につい
て説明する。

Parallel Processモード時は、第２図を用いて
説明した様に、１ベクトル命令の処理に対して２
つのパイプライン演算器が一方は偶数番号要素の
処理、他方が奇数番号要素の処理という具合に対
になつて使用される為に、１ループで最大
VMAX×２個のベクトル要素の処理がなされる。
従つて、処理済ベクトル要素数レジスタ７０を、
VEND命令をデコードする度に、VMAX×２だ
け加算することによつて、あるループで起動され
たベクトル命令の先頭ベクトル要素番号を得るこ
とができる。各パイプライン演算器は、直接主記
憶装置にアクセスすることをしないので、
Parallel Processモード指定に関係なく動作し、
例外を検出したベクトル要素のベクトルレジスタ
内アドレスを、割込処理制御部８に報告してく
る。割込処理制御部８は例外を報告してまたパイ
プライン演算器が、偶数番要素を処理しているか
あるいは奇数番番要素を処理しているかを識別
し、例外要素番号生成回路８８において、偶番要
素を処理している演算器ならばベクトルレジスタ
内アドレスを２倍したものを、奇数番要素を処理
している演算器ならばベクトルレジスタ内アドレ
スを２倍して＋１したものを、それぞれ先頭ベク
トル要素番号に加算し、受け付けられた例外要素
番号レジスタ８４にセツトする。

以下、例外要素号レジスタ８５を４バイト長、
ベクトルレジスタ長VMAXを256とした場合の例
外要素番号生成回路中８８の詳細を第５図を用い
て説明する。第５図中のpp，ｎ，i0−２，０−
７，ｌ０−７，ｅ０−２，０−７の各ニモニツク
は、例外要素番号成回路８８内のニモニツクに相
当している。各パイプライン演算器でスタツクす
べき先頭要素番号４バイトのうち、下１バイトは
必ず０であるから、各パイプライン演算器は先頭
要素番号として、上３バイトのみを報告する（ｉ
０−２，０−７）。また、ベクトルレジスタ内ア
ドレスとしては、１バイト必要である（ｌ０−
７）。Parallel Processモード指定かどうかを示
すのが信号ppであり、例外報告元のパイプライ
ン演算器が奇番号要素を処理していることを示す
信号線がｎである。求めるべき例外要素番号４バ
イトはｌ０−３，０−７で示される。Single
Processモード時における先頭要素番号とベクト
ルレジスタ内アドレスの加算は、単純にｉ０−
２，０−７とｌ０−７をマージすることによつて
実現される。この時、シフタ８８０はpp＝０で
ある為シフト動作を行わない。Parallel Process
モード時における例外要素番号の生成は、パイプ
ライン演算器が報告してきたベクトルレジスタ内
アドレスを２倍する動作、奇数番要素を処理する
パイプライン演算器からの報告の場合は＋１する
動作、先頭要素番号に加算する動作によつて成さ
れるが、これらの動作はシフタ８８０及びORゲ
ート８８１によつて実現される。すなわち、パイ
プライン演算器が報告してきたベクトルレジスタ
内のアドレスを補正する（２倍して１加える）為
に、シフタ８８０はpp＝１の時 shift out＝x0 z0−z6＝x1−x7 z7＝shift iu となる様構成されている。又、補正されたベクト
ルレジスタ内アドレスを、先頭要素番号に加算す
る為には、シフタ８８０の出力をｅ３０〜ｅ３７
とし、Parallel Processモード時は常にi27＝０
であることより、ORゲート８８１を設けてe27
を求める。以上述べた様に、VMAX＝256の時の
例外要素番号生成回路８８は、第５図の様な比較
的簡単な回路で実現できる。

〔発明の効果〕

本発明によれば、ベクトル命令の実行性能を損
うことなく、ベクトル要素レベルで概念的に最初
に発生した例外を選択できるので、ソフトウエア
に対して、従来のスカラ処理マシンとほぼ同等の
例外情報を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すベクトル処理
装置全体の概略構成図、第２図ａはFORTRAN
プログラムのDOループ例を示す図、第２図ｂは
第２図ａに対応するベクトル命令列を示す図、第
２図ｃは、第２図ａ，ｂに対応する主記憶装置上
のベクトルデータを示す図、第３図はSingle
Processモード時の例外情報選択回路図、第４図
は、Parallel Processモードサポート時の例外情
報選択回路図、第５図は、第４図中の例外要素番
号生成回路の詳細回路図である。 第１図、１０〜１７…ベクトルレジスタ（VR
０〜VR７）、２０〜２３…ベクトルデータフエ
ツチ用メモリリクエスタ（Ｆ０〜Ｆ３）、２４〜
２５…ベクトルデータストア用メモリリクエスタ
（Ｓ０〜Ｓ１）、３０〜３３…パイプライン演算器
（Ｅ０〜Ｅ３）、４…主記録装置、５…記憶制御装
置、６…スカラ処理装置、７…ベクトル処理制御
部、８…割込処理制御部、９…Parallel Process
モード指示フリツプフロツプ、第３図、７…ベク
トル処理制御部、７０…処理済ベクトル要素数レ
ジスタ（VER）、７１…ベクトル命令アドレスレ
ジスタ（VIAR）、３０〜３３…パイプライン演
算器、３０１…ベクトルレジスタ内アドレスカウ
ンタ、３００…演算パイプライン、８…割込処理
制御部、８０…例外検出信号受付論理、９０，９
１…比較器、第４図、８８…例外要素番号生成回
路、９…Paralell Processモード指示フリツプフ
ロツプ。

Claims (1)

1. 【特許請求の範囲】 １ 並列実行可能な複数の機能要素を有し、複数
   のベクトル要素の演算を該複数の機能要素で並列
   に実行可能なベクトル処理装置であつて、 各機能要素が処理中の命令アドレス、各機能要
   素が例外を検出したベクトル要素のベクトルレジ
   スタ内アドレスとをそれぞれ機能要素対応に保持
   する手段と、各機能要素からの例外検出報告に基
   づき対応する前記保持手段内の保持情報を読み出
   し、最も優先順位の高い例外の命令アドレス及び
   例外要素番号を生成する手段とを設けたことを特
   徴とするベクトル処理装置。 ２ 前記生成手段は、生成した前記命令アドレス
   及び前記例外要素番号を記憶する手段と、前記機
   能要素で新たに発生した例外の前記命令アドレス
   と前記例外要素番号と該記憶手段の内容とを比較
   する手段とからなることを特徴とする特許請求の
   範囲第１項記載のベクトル処理装置。 ３ ベクトル要素を記憶する複数のベクトルレジ
   スタと、並列実行可能な複数のパイプライン演算
   器とを少なくとも有し、該複数のベクトルレジス
   タの複数のベクトル要素の演算を該複数のパイプ
   ライン演算器で並列に実行可能なベクトル処理装
   置において、 前記複数のパイプライン演算器の各々に対応
   し、各パイプライン演算器が処理中の命令アドレ
   スと、当該命令で処理する先頭ベクトル要素番号
   と、各パイプライン演算器が例外を検出したベク
   トル要素の前記ベクトルレジスタ内のアドレスと
   を情報としてそれぞれ保持する保持手段と、各パ
   イプライン演算器からの例外検出信号により対応
   する該保持手段から読みだした該保持情報に基づ
   き最も優先順位の高い例外の例外要素番号を生成
   する手段とを少なくとも有する割込み処理制御部
   とを設けたことを特徴とするベクトル処理装置。