JPH0562816B2 - - Google Patents
Info
- Publication number
- JPH0562816B2 JPH0562816B2 JP18629085A JP18629085A JPH0562816B2 JP H0562816 B2 JPH0562816 B2 JP H0562816B2 JP 18629085 A JP18629085 A JP 18629085A JP 18629085 A JP18629085 A JP 18629085A JP H0562816 B2 JPH0562816 B2 JP H0562816B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- metal layer
- wafer
- end point
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 26
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000007654 immersion Methods 0.000 description 6
- 238000000866 electrolytic etching Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、金属層を電解エツチングによりパ
ターニングするに際してエツチングの終点を検出
する方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method for detecting the end point of etching when patterning a metal layer by electrolytic etching.
従来の技術
一般に、半導体装置の配線パターンを形成する
に際して、エツチングの終点を確実に確認するこ
とが重要である。このエツチング終点の検出方法
はエツチングの種類により種々提案実施されてい
る。2. Description of the Related Art Generally, when forming a wiring pattern for a semiconductor device, it is important to reliably confirm the end point of etching. Various methods for detecting the etching end point have been proposed and implemented depending on the type of etching.
そこで、電解エツチングで配線パターンを形成
する場合におけるエツチング終点の検出方法を従
来技術として説明する。 Therefore, a method of detecting the end point of etching when forming a wiring pattern by electrolytic etching will be described as a conventional technique.
電解エツチングを行うには、エツチングすべき
金属層が被着され、かつマスクとしてのレジスト
がパターン付けされたウエハのフアセツト部にア
ノード電極を接続し、別途用意した白金プレート
にカソード電極を接続する。この両電極をエツチ
ング槽内に浸漬させる。この状態において、前記
両電極間に電流を流して、金属層のエツチングレ
ートをコントロールしつつ当該金属層をパターニ
ングする。ところで、エツチングの終点を検出さ
せるために、前記両電極間に電流計を接続し、前
記金属層のエツチング量を電流値として検出する
ようにしていた。つまり、電流値がエツチングの
進行に伴い小さくなるので、電流値が最小のと
き、これをエツチングの終点として判断するよう
にしていた。なお、前記金属層のエツチング終点
から後においては、レジストで覆つた金属層つま
りパターンとして残つた金属層が、サイドエツチ
ングされて電流値が0にならず略一定の電流値に
なる。この電流値の当初をエツチングの終点と定
めていた。 To perform electrolytic etching, an anode electrode is connected to the facet of the wafer on which the metal layer to be etched has been deposited and patterned with a resist as a mask, and a cathode electrode is connected to a separately prepared platinum plate. Both electrodes are immersed in an etching bath. In this state, a current is passed between the two electrodes to pattern the metal layer while controlling the etching rate of the metal layer. Incidentally, in order to detect the end point of etching, an ammeter is connected between the two electrodes, and the amount of etching of the metal layer is detected as a current value. In other words, since the current value decreases as etching progresses, when the current value is minimum, this is determined to be the end point of etching. Note that after the etching end point of the metal layer, the metal layer covered with the resist, that is, the metal layer remaining as a pattern, is side-etched, so that the current value does not become zero but becomes a substantially constant current value. The initial value of this current was determined as the end point of etching.
発明が解決しようとする問題点
ところで、電解エツチングにおいては、ウエハ
の周縁から中心に向かつて金属層がエツチングさ
れてくることから、アノード電極を取付けたフア
セツト部付近の金属層がエツチングされていて
も、ウエハの中心付近に金属層が残つていること
がある。この中心付近に残つた金属層はアノード
電極と導通していないため、結局ウエハのフアセ
ツト部付近の金属層がエツチングされたときに電
流値が最小となり、この時点がエツチング終点と
なる。このように従来の方法では、エツチングの
終点を確認しても、ウエハの中心付近につぶつぶ
状にエツチング残りが存在することから、真の終
点を検出しているとは言えず、前記終点検出後
に、前記エツチング残りをエツチングするための
見込時間を余分に設けなければならなかつた。し
かも、この見込時間の間においては電解エツチン
グが単なる浸漬エツチングつまりケミカル的なエ
ツチングに変わるので、非能率的であると言え
る。Problems to be Solved by the Invention Incidentally, in electrolytic etching, the metal layer is etched from the periphery of the wafer toward the center, so even if the metal layer near the facet portion where the anode electrode is attached is etched, , a metal layer may remain near the center of the wafer. Since the metal layer remaining near the center is not electrically connected to the anode electrode, the current value becomes minimum when the metal layer near the facet of the wafer is etched, and this point is the etching end point. In this way, with the conventional method, even if the end point of etching is confirmed, there is a lump-like etching residue near the center of the wafer, so it cannot be said that the true end point has been detected. Therefore, it was necessary to provide extra time for etching the etching residue. Furthermore, during this estimated time, electrolytic etching turns into mere immersion etching, that is, chemical etching, which can be said to be inefficient.
この発明は上記事情により創案されたもので、
ウエハの中心付近の金属層がエツチングされたと
きにエツチングの終点が検出でき、従来のように
エツチング残りをエツチングするための見込時間
を設ける必要のない金属層のエツチング終点の検
出方法を提供することを目的としている。 This invention was created due to the above circumstances,
To provide a method for detecting the end point of etching of a metal layer, which can detect the end point of etching when the metal layer near the center of a wafer is etched, and eliminates the need to set an estimated time for etching the remaining etching as in the conventional method. It is an object.
問題点を解決するための手段
上記目的を達成するため、この発明では、エツ
チングしようとするウエハ全てに、エツチングし
ようとする金属層と異種類の異種金属層を形成し
た。この異種金属層は、前記ウエハに被着された
金属層の直下に配設する。そして、このウエハの
フアセツト部にアノード電極を取付け、別途用意
した白金プレートにカソード電極を取付け、前記
両者をエツチング槽内に浸漬する。この状態に
て、前記両電極間に電流を流し、ウエハの金属槽
のエツチングレートをコントロールしながら、当
該金属層をエツチングさせる。しかも、前記アノ
ード電極およびカソード電極間には電流計を接続
しておき、前記金属層のエツチング量を電流とし
て検出し、この電流値が最小となつたときをエツ
チングの終点として判断するようにした。Means for Solving the Problems In order to achieve the above object, in the present invention, a dissimilar metal layer different from the metal layer to be etched is formed on all wafers to be etched. This dissimilar metal layer is disposed directly below the metal layer deposited on the wafer. Then, an anode electrode is attached to the facet portion of this wafer, a cathode electrode is attached to a separately prepared platinum plate, and both are immersed in an etching bath. In this state, a current is passed between the two electrodes to etch the metal layer while controlling the etching rate of the metal bath of the wafer. Furthermore, an ammeter is connected between the anode electrode and the cathode electrode to detect the etching amount of the metal layer as a current, and the end point of etching is determined when this current value becomes the minimum. .
作 用
ウエハのフアセツト部付近つまりアノード電極
が取付けられた部分がエツチングされて、ウエハ
の中心付近の金属層が残つた状態においても、前
記中心付近の金属層はその直下の異種金属層を介
してアノード電極と導通しているから、中心付近
の金属層は最後までそのエツチングレートがコン
トロールされると共に、電流値は前記金属層がエ
ツチングされるまでさらに小さくなる。Function: Even when the area near the facet of the wafer, that is, the area where the anode electrode is attached, is etched and the metal layer near the center of the wafer remains, the metal layer near the center is etched through the dissimilar metal layer directly below it. Since it is electrically connected to the anode electrode, the etching rate of the metal layer near the center is controlled until the end, and the current value becomes smaller until the metal layer is etched.
実施例
第1図はこの発明の一実施例の概要を示す説明
図である。Embodiment FIG. 1 is an explanatory diagram showing an outline of an embodiment of the present invention.
同図において、1はエツチング液が充填される
エツチング槽である。このエツチング槽1内に
は、ウエハキヤリア2に収納された複数枚のウエ
ハ3が浸漬される。このウエハ3のフアセツト部
には、クリツプ状に形成されたアノード電極4が
取付けられている。5は白金プレートであつて、
この実施例においてはウエハ3と同一形状に形成
されている。この白金プレート5にはカソード電
極6が取付けられていて、カソード電極6と前記
アノード電極4との間に可変電源7が接続されて
いると共に、電流計8が接続されている。 In the figure, 1 is an etching tank filled with an etching solution. A plurality of wafers 3 housed in a wafer carrier 2 are immersed in the etching bath 1. A clip-shaped anode electrode 4 is attached to the facet portion of the wafer 3. 5 is a platinum plate,
In this embodiment, it is formed to have the same shape as the wafer 3. A cathode electrode 6 is attached to the platinum plate 5, and a variable power source 7 is connected between the cathode electrode 6 and the anode electrode 4, and an ammeter 8 is also connected.
第1図に示す各ウエハ3は第2図に示すような
構成になつている。つまり、ウエハ3の表面に
は、Ti−W等の異種金属層31が1000Å程度形
成されていて、この異種金属層31の表面にはア
ルミニウム等の金属層32が1μm程度形成され
ている。この金属層32の表面にはマスクとして
のレジスト33がパターン付けされている。即
ち、異種金属層31は、金属層32の直下に設け
られている。上述したように、異種金属層31の
膜厚は非常に薄くなされており、金属層32のパ
ターニング後に当該パターニングされた金属層3
2をマスクとしてエツチングされる。最終的には
配線パターンは、異種金属層31と金属層32と
からなる多層構造となる。 Each wafer 3 shown in FIG. 1 has a structure as shown in FIG. That is, on the surface of the wafer 3, a layer 31 of a different metal such as Ti--W is formed with a thickness of about 1000 Å, and on the surface of this different metal layer 31, a layer 32 of a metal such as aluminum is formed with a thickness of about 1 μm. A resist 33 serving as a mask is patterned on the surface of this metal layer 32. That is, the dissimilar metal layer 31 is provided directly below the metal layer 32. As described above, the thickness of the dissimilar metal layer 31 is made very thin, and after patterning the metal layer 32, the patterned metal layer 3
2 is etched as a mask. Ultimately, the wiring pattern has a multilayer structure consisting of a dissimilar metal layer 31 and a metal layer 32.
しかして、ウエハ3と、白金プレート5とをエ
ツチング槽1内に浸漬する。アノード電極4とカ
ソード電極6との間にエツチング槽1内のエツチ
ング液を介して電流が流れる。この電流量を可変
電源7で適宜設定することにより、ウエハ3の金
属層32のエツチングレートをコントロールしつ
つ当該金属層32をエツチングする。 The wafer 3 and platinum plate 5 are then immersed in the etching bath 1. A current flows between the anode electrode 4 and the cathode electrode 6 via the etching solution in the etching bath 1 . By appropriately setting the amount of current using the variable power supply 7, the metal layer 32 of the wafer 3 is etched while controlling the etching rate of the metal layer 32.
このエツチングの進行状態を第3図および第4
図に従つて説明する。まず、浸漬時間t0〜t1間で
は、第4図aに示すように金属層32のエツチン
グが進行し、そのときのエツチング量に基づく電
流値はi2で一定となる。浸漬時間t1〜t2間では、
第4図bに示すように金属層32がツブツブ状に
残る状態となり、電流値はi2からi1まで徐々に小
さくなる。そして、浸漬時間t2になると、第4図
cに示すように金属層32のエツチングが終了
し、電流値はi1で最小値となる。従つて、電流値
i1をエツチング終点の電流値として設定してお
き、この電流値i1を確認してエツチングを終了さ
せるように予め設定しておけば、エツチングの真
の終点が検出されていると言える。なお、浸漬時
間t2から後の電流値は、最小値i1のまま略一定に
なるが、0は示さない。なぜなら、残すべき金属
層32つまり配線パターンとなる部分のサイドエ
ツチングが僅かに進むからである。 The progress of this etching is shown in Figures 3 and 4.
This will be explained according to the diagram. First, during the immersion time period t0 to t1 , etching of the metal layer 32 progresses as shown in FIG. 4a, and the current value based on the amount of etching at that time becomes constant at i2 . Between the immersion time t1 and t2 ,
As shown in FIG. 4b, the metal layer 32 remains in a lumpy state, and the current value gradually decreases from i2 to i1 . Then, when the immersion time t2 comes, the etching of the metal layer 32 is completed, as shown in FIG. 4c, and the current value reaches its minimum value at i1 . Therefore, the current value
If i 1 is set as the current value at the end point of etching, and the current value i 1 is checked to end the etching in advance, it can be said that the true end point of etching has been detected. Note that the current value after the immersion time t2 remains approximately constant at the minimum value i1 , but does not show 0. This is because the side etching of the metal layer 32 to be left, that is, the portion that will become the wiring pattern, progresses slightly.
しかして、各ウエハ3のレジスト33で覆われ
ていない金属層32の一部が当該ウエハ3の中心
付近で残つている場合には、前記残りの金属層3
2がその直下に設けた異種金属層31を介してア
ノード電極4に導通しているから、電流値i2〜i1
の間の値になつており、まだエツチングの終点の
電流値を示していない。ところが、従来ではこの
時点でエツチングの終点を示していたから、この
後前記残りの金属層32のエツチングを行うため
の見込時間を必要としていた。 Therefore, if a part of the metal layer 32 of each wafer 3 that is not covered with the resist 33 remains near the center of the wafer 3, the remaining metal layer 32
2 is electrically connected to the anode electrode 4 via the dissimilar metal layer 31 provided directly below it, the current value i 2 to i 1
The current value at the end point of etching is not yet indicated. However, conventionally, this point indicates the end point of etching, and therefore an estimated time is required for etching the remaining metal layer 32.
発明の効果
以上説明したように、この発明によれば、ウエ
ハの中心付近に金属層の一部が残つているときに
おいて、当該残つた金属層がその直下の異種金属
層を介してアノード電極に導通しているから、電
流計の電流値はさらに小さくなる。つまり、金属
層のエツチングすべき部分が残らないようにエツ
チングされるまで、電流計が最小値を示さないか
ら、従来のようにエツチング終点を検出した後に
おいてエツチングの残りをエツチングするための
見込み時間をわざわざ設ける必要がなくなる。Effects of the Invention As explained above, according to the present invention, when a part of the metal layer remains near the center of the wafer, the remaining metal layer is connected to the anode electrode through the dissimilar metal layer directly below it. Since it is conducting, the current value on the ammeter will be even smaller. In other words, since the ammeter does not indicate the minimum value until the metal layer has been etched so that no part of the metal layer remains to be etched, the expected time to etch the remainder after detecting the end point of etching as in the conventional method is There is no need to go out of your way to provide one.
また、従来では見込時間におけるエツチングは
ケミカル的なエツチングに変わることを余儀なく
されていたが、この発明では、ウエハの金属層の
エツチングレートを最後まで確実にコントロール
しつつエツチングできるから、能率的であると言
える。 Additionally, in the past, etching within the estimated time had to be replaced with chemical etching, but with this invention, etching can be performed while reliably controlling the etching rate of the metal layer on the wafer until the end, making it more efficient. I can say that.
これらのことに基づいて、この発明は、再現性
の良い配線パターンを容易に製造することができ
る。 Based on these facts, the present invention allows wiring patterns with good reproducibility to be easily manufactured.
第1図はこの発明の一実施例の概要を示す説明
図、第2図はウエハ3の断面説明図、第3図は浸
漬時間と電流値との関係図、第4図はエツチング
の進行状態を示すウエハ3の断面説明図である。
1……エツチング槽、3……ウエハ、31……
異種金属層、32……金属層、4……アノード電
極、6……カソード電極、8……電流計。
Fig. 1 is an explanatory diagram showing an overview of an embodiment of the present invention, Fig. 2 is an explanatory cross-sectional diagram of a wafer 3, Fig. 3 is a diagram showing the relationship between immersion time and current value, and Fig. 4 is a diagram showing the progress of etching. FIG. 1... Etching tank, 3... Wafer, 31...
Different metal layer, 32...metal layer, 4...anode electrode, 6...cathode electrode, 8...ammeter.
Claims (1)
金属層の直下に、当該金属層と異種類の異種金属
層を形成してから、このウエハのフアセツト部に
アノード電極を取付けてエツチング槽内に浸漬す
ると共に、カソード電極をも前記エツチング槽内
に浸漬し、前記両電極間に電流を流して、前記ウ
エハの金属層のエツチングレートをコントロール
しつつ当該金属層をエツチングさせ、前記エツチ
ングすべき金属層が、前記異種金属層が露出する
までエツチングされたとき、そのエツチング量に
基づく電流値をエツチングの終点として判断する
ことを特徴とする金属層のエツチング終点の検出
方法。1. First, a dissimilar metal layer different from the metal layer is formed immediately below all the metal layers of the wafer to be etched, and then an anode electrode is attached to the facet of the wafer and the wafer is immersed in an etching tank. , the cathode electrode is also immersed in the etching bath, and a current is passed between the two electrodes to etch the metal layer of the wafer while controlling the etching rate of the metal layer, so that the metal layer to be etched is A method for detecting the end point of etching of a metal layer, characterized in that when the dissimilar metal layer is etched until it is exposed, a current value based on the amount of etching is determined as the end point of etching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18629085A JPS6246531A (en) | 1985-08-23 | 1985-08-23 | Detection of etching end point of metallic layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18629085A JPS6246531A (en) | 1985-08-23 | 1985-08-23 | Detection of etching end point of metallic layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6246531A JPS6246531A (en) | 1987-02-28 |
| JPH0562816B2 true JPH0562816B2 (en) | 1993-09-09 |
Family
ID=16185722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18629085A Granted JPS6246531A (en) | 1985-08-23 | 1985-08-23 | Detection of etching end point of metallic layer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6246531A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6814946B2 (en) * | 2015-11-30 | 2021-01-20 | パナソニックIpマネジメント株式会社 | Electrode foil manufacturing method and capacitor manufacturing method |
-
1985
- 1985-08-23 JP JP18629085A patent/JPS6246531A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6246531A (en) | 1987-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3560358A (en) | Electrolytic etching of platinum for metallization | |
| US4098637A (en) | Process for the production of a planar conductor path system for integrated semiconductor circuits | |
| JPH0562816B2 (en) | ||
| US3785937A (en) | Thin film metallization process for microcircuits | |
| JPS6246530A (en) | Detection of etching end point of metallic layer | |
| JPS5994438A (en) | Forming method of patterned aluminum layer | |
| JPS6038024B2 (en) | Manufacturing method of semiconductor device | |
| JPH0144014B2 (en) | ||
| JP3126862B2 (en) | Metal pattern forming method | |
| JPS6152984B2 (en) | ||
| JP3237125B2 (en) | Anodizing method for conductive film | |
| JPS6059318B2 (en) | Method of forming patterned Al-Cu alloy layer | |
| JPH0350733A (en) | Manufacture of semiconductor device | |
| JPS6056440B2 (en) | Method of forming patterned aluminum layer | |
| JPS6059319B2 (en) | How to form a patterned chromium layer | |
| JPS6056798B2 (en) | Method of forming patterned aluminum layer | |
| JPS6058320B2 (en) | Method of forming patterned Al-Si alloy layer | |
| JP2590774B2 (en) | Etching method | |
| KR100364543B1 (en) | Manufacturing method for metal electrode in display panel | |
| JPS63114145A (en) | Manufacture of semiconductor device | |
| JPH02119142A (en) | Manufacture of semiconductor device | |
| JPS61241928A (en) | Method of selective etching | |
| JPS63177051A (en) | Method for detecting pinhole of insulating layer | |
| JPH05218212A (en) | Manufacture of semiconductor device | |
| JPS628030B2 (en) |