JPH0562824B2 - - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、薄膜抵抗技術さらにはラダー抵抗
に適用して特に有効な技術に関するもので、例え
ば、Ａ／Ｄ変換器あるいはＤ／Ａ変換器に利用し
て有効な技術に関するものである。

〔背景技術〕

例えばアルミニウムなどの金属抵抗体を用いた
薄膜抵抗は、拡散層抵抗などに比べて、精度の高
い抵抗値を再現性良く得ることができるという利
点がある。従つて、半導体集積回路装置におい
て、特に高精度を要求される個所に使用されてい
る。

また、例えば並列型のＡ／Ｄ変換器では、多数
の電圧比較器の各一方の入力にアナログ入力電圧
を共通に与えるとともに、その多数の電圧比較器
の各他方の入力に段階的に異なる基準電圧をそれ
ぞれに与え、各電圧比較器の比較出力側から上記
入力電圧に対応するデジタル出力を得るが、その
ためには比精度の高い抵抗を多数接続してなるラ
ダー抵抗が必要となる。このラダー抵抗は上記薄
膜抵抗を多数接続して形成される。

なお、ラダー抵抗を用いる並列型のＡ／Ｄ変換
器については、例えば朝倉書店発行「集積回路応
用ハンドブツク」1981年６月30日発行、222，223
頁などに記載されている。

ここで、第９図は従来の薄膜抵抗の平面パター
ン形状の一例を示す。

同図に示すように、薄膜抵抗Ｒ１は、アルミニ
ウムなどの金属抵抗体１の薄膜層をシグザグに折
曲がつた平面パターン形状にエツチングすること
により形成される。そして、このように形成され
た薄膜抵抗Ｒ１を多数接続することにより、例え
ばＡ／Ｄ変換器などにて使用される抵抗ラダーが
構成される。この場合、その平面パターン形状を
折曲り形状にするのは、限られた長さ内にて大き
な抵抗値を確保するためである。

しかしながら、従来のこの種の薄膜抵抗では、
第９図に示すように、折曲げて形成するために、
急角度（略90度）の角部１Ａ，１Ｂがどうしても
生じ、この角部１Ａ，１Ｂが抵抗Ｒ１の精度を劣
化させる、という問題を生じさせることが本発明
者によつて明らかとされた。

具体的には、第１０図に部分的に拡大して示す
ように、抵抗体１の角部１Ａ，１Ｂの形状の再現
性がエツチングの精度などによつて制限され、こ
のためにその角部１Ａ，１Ｂ間における実効的な
抵抗体幅Ｗが不規則に変化し、これが抵抗Ｒ１の
抵抗値に狂いを生じさせる、ということが本発明
者によつて明らかとされた。第１０図において、
△WA，△WBは角部１Ａ，１Ｂにおける寸法の
バラツキを示す。特に、内側角部１Ａは外側角部
１Ｂよりも電流が多く集中する傾向にあり、この
ため内側角部１Ａにおける寸法のバラツキ△WA
は抵抗Ｒ１の抵抗値を変動させる大きな原因とな
る。

従つて、上述した従来の薄膜抵抗Ｒ１でもつて
ラダー抵抗を形成しても、各抵抗Ｒ１間の比精度
を高めることは非常に困難であつた。このため、
例えば並列型のＡ／Ｄ変換器などのように、その
精度をラダー抵抗の比精度に依存する回路では、
分解精度の高いものを得ることが困難であつた。

〔発明の目的〕

この発明の目的は、折曲がつた平面パターン形
状の薄膜抵抗を高精度化することができる技術を
提供するものである。

この発明の前記ならびにそのほかの目的と新規
な特徴については、本明細書の記述および添附図
面から明らかになるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。

すなわち、折曲がつた平面パターン形状の薄膜
抵抗の角部を鈍角に形成することにより、その精
度、特にラダー型に形成した場合の比精度を高め
る、という目的を達成するものである。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照
しながら説明する。

なお、図面において同一符号は同一あるいは相
当部分を示す。

第１図はこの発明による薄膜抵抗の一実施例を
示す。

同図に示す薄膜抵抗Ｒ１は半導体集積回路装置
内にアルミニウムなどの金属抵抗体１をフオトエ
ツチングすることにより形成されるものであつ
て、その平面パターン形状は抵抗値を大きくとる
ためにジグザグ状に折曲げられている。これとと
もに、そのパターンの各角部１Ａ，１Ｂがそれぞ
れ鈍角（略135度）に形成されている。

このように各角部１Ａ，１Ｂをそれぞれ鈍角に
形成したことにより、第２図に部分的に拡大して
示すように、エツチングによる変形が幅方向に現
われ難くなつて、内側角部１Ａおよび外側角部１
Ｂにおける幅方向への寸法バラツキ△WA，△
WBをそれぞれ小さく抑えることができるように
なる。この結果、抵抗値のバラツキも小さくなつ
て、特にラダー型に多数接続した場合には高い比
精度を得ることができるようになる。

第３図はこの発明が適用される並列型Ａ／Ｄ変
換器の一実施例を示す。

並列型Ａ／Ｄ変換器は、同図に示すように、多
数の電圧比較器CP１〜CPnの各一方の入力（＋）
にアナログ入力電圧Vinを共通に与えるととも
に、その多数の電圧比較器CP１〜CPnの各他方
の入力（−）に段階的に異なる基準電圧Vs１〜
Vsnをそれぞれに与え、各電圧比較器CP１〜
CPnの比較出力側から上記入力電圧Vinに対応す
るデジタル出力Doutを得る。この場合、各比較
器CP１〜CPnの比較出力はそれぞれ“１”と
“０”の論理レベルで出力され、各比較器CP１〜
CPnごとに設けた論理ゲートＧ１〜Gnのよつて
択一的な選択信号Ｘ１〜Xnに変換される。この
選択信号Ｘ１〜Xnは、エンコーダ３によつて所
定桁数の２進符号列に組立てられる。そして、こ
の組立られた符号列が上記デジタル出力Doutと
なる。

ここで、各基準電圧Vs１〜Vsnは、基準電圧
Vsをラダー抵抗１０で等間隔に分圧することに
得られる。ラダー抵抗１０は互いに同一値の抵抗
Ｒ１を多数直列接続することにより構成される。

この種の並列型Ａ／Ｄ変換器は、追従型のＡ／
Ｄ変換器に比べて、非常に速い変換速度を得るこ
とができ、このため例えばビデオ信号などの高速
アナログ信号をデジタル化するのに適している。
しかし、この並列型Ａ／Ｄ変換器は、上記基準電
圧Vs１〜Vsnを得るために、比精度の高いラダ
ー抵抗１０を必要とする。このラダー抵抗１０の
比精度が低いと、変換特性の分解能および直線性
が損われて、いわゆる変換エラーが生じるように
なる。そこで、以下に述べるＡ／Ｄ変換器では、
折曲がつた平面パターン形状を有する薄膜抵抗Ｒ
１を多数接続することにより上記ラダー抵抗１０
を構成するとともに、各薄膜抵抗Ｒ１におけるパ
ターンの角部を鈍角に形成することにより、各抵
抗Ｒ１間の比精度を高め、これにより高速かつ高
精度のＡ／Ｄ変換を可能にしている。

先ず、第４図は第３図に示したＡ／Ｄ変換器の
回路を、その平面的な配置状態に対応させて示し
たものである。同図に示すＡ／Ｄ変換器は、回路
的には第３図に示したものと同様であつて、複数
のブロツクに分割形成された比較回路列２とラダ
ー抵抗１０が形成されている。各比較回路列２に
はそれぞれ、第３図にて示した多数の電圧比較器
と論理ゲートの対が多数配列されている。ラダー
抵抗１０は、各比較回路列２，２，２の間を縫つ
て折曲がりながら形成されている。その一端は基
準電圧源Vsに接続され、その他端は接地電位に
接続されている。各比較回路列２からの各論理出
力は、各ブロツクごとにワイヤード論理による予
備的なエンコード処理が施された後、エンコーダ
３に入力される。そして、このエンコーダ３から
２進符号列のデジタル出力Doutが出力されるよ
うになつている。

ここで、上記ラダー抵抗１０は、比較回路列２
の側部に沿う直線状部分と、背中合せに折返され
る小回り部分と、比較回路列２の端部を跨ぐ大回
り部分とがある。直線状部分には、第１図に示し
た薄膜抵抗Ｒ１が多数直列接続されている。ま
た、小回り部分には、第５図において斜線をほど
こして示すような平面パターン形状の薄膜抵抗Ｒ
２が配置されている。さらに、大回り部分には、
第６図に示すような平面パターン形状の薄膜抵抗
Ｒ３が配置されている。

第５図に示す薄膜抵抗Ｒ２は、直線状部分の薄
膜抵抗Ｒ１と同様に、折曲がつた平面パターン形
状を有するとともに、そのパターンの角部が鈍角
に形成されている。この小回り部分の薄膜抵抗Ｒ
２と直線状部分の薄膜抵抗Ｒ１とは、２つの直線
状部分の薄膜抵抗Ｒ１，Ｒ１を互いに接続するた
めに、その折曲がり方向が部分的に異なつてい
る。しかし、その幅および長さは同じに揃えら
れ、これにより互いに同じ抵抗値をもつようにな
つている。さらに、その直線状部分の薄膜抵抗Ｒ
１と小回り部分の薄膜抵抗Ｒ２は、その折曲がり
方向が部分的に異なつてはいるが、その折曲がり
部ａ１〜ａ８の数および角度は互いに同一に揃え
られている。これにより、フオトエツチングの精
度、例えばマスクの位置合せや折れ曲がり部のエ
ツチングなどに若干の誤差が生じても、その誤差
による抵抗値の変動は、直線状部分の薄膜抵抗Ｒ
１と小回り部分の薄膜抵抗Ｒ２に同じように現わ
れる。従つて、小回り部分の薄膜抵抗Ｒ２は、そ
の絶対的な誤差が小さく押さえられるとともに、
直線状部分の薄膜抵抗Ｒ１に対して非常に高い比
精度をもつことができる。

第６図に示す薄膜抵抗Ｒ３は、多数の直線状の
薄膜抵抗パターン部ｒ１〜rkからなる。各薄膜
抵抗パターン部ｒ１〜rkは互いに並列接続され、
その並列合成抵抗が直線状部分の抵抗値と等しく
上記薄膜抵抗Ｒ１，Ｒ２の抵抗値と同じになるよ
うに形成されている。また、各並列抵抗の幅Ｗ
は、直線上部分の抵抗幅Ｗと等しくなされてい
る。このように多数の薄膜抵抗パターン部ｒ１〜
rkを並列接続すると、各並列抵抗ｒ１〜rkに生
じる抵抗値のばらつきの程度は直線状部分におけ
る抵抗Ｒ１に生じるばらつきの程度と同程度とな
り、さらに各抵抗パターン部ｒ１〜rkにそれぞ
れに生じる抵抗誤差が並列接続数に応じて縮小さ
れるようになる。従つて、この大回り部分の薄膜
抵抗Ｒ３の精度も高いものとすることができる。

第７図は第４図に示したＡ／Ｄ変換器の回路の
一部分を示す。

同図に示すように、第４図に示した比較回路列
２は、多数の比較回路ユニツト２ｘ−１，２ｘ，
２ｘ＋１，……を有する。比較回路ユニツト２ｘ
は、電圧比較器CPx、ラツチ回路２１、位相分割
回路２２、およびバツフア２３を有する。電圧比
較器CPxは、ラダー抵抗１０によつて分圧される
基準電圧Vsxと共通に与えられる入力電圧Vinと
を比較する。ｘ番目の比較ユニツト２ｘにおい
て、入力電圧Vinが基準電圧Vsxよりも高くなる
と、電圧比較器CPxから“１”の論理状態が出力
される。この論理出力“１”は、ラツチ回路２１
で一旦保持された後、位相分割回路２２にて正論
理“１”と負論理“０”に振分けられる。そし
て、その位相分割回路２２の正論理出力“１”
が、上段側（ｘ＋１番目）からの禁止信号ELと
ワイヤード論理（OR）を取られた後、バツフア
２３を介して外部へ出力される。他方、その位相
分割回路２２の負論理出力ELは、禁止信号ELと
して下段側（ｘ−１番目）の比較回路ユニツト２
ｘ−１に与えられる。これにより、入力電圧Vin
の大きさ応じていずれか一つの比較回路ユニツト
が選択され、この選択された比較回路ユニツトの
出力だけが能動化する。例えば、入力電圧Vinが
ｘ番目の比較回路ユニツト２ｘの基準電圧Vsxと
ｘ＋１番目の比較回路ユニツト２ｘ＋１の基準電
圧Vsx＋１の間にあるときは、つまりVsx−１＜
Vin＜Vsx＋１のときは、そのｘ番目の比較回路
ユニツト２ｘの出力Xxだけが能動化し、他の比
較回路ユニツトCpx−１，Cpx＋１，……の出力
Xx−１，Xx＋１，……は非能動状態になる。こ
のような比較回路ユニツトCpx−１，Cpx，Cpx
＋１，……を使用することにより、第３図に示し
た並列型のＡ／Ｄ変換器が構成されている。

第８図はこの発明が適用されるＤ／Ａ変換器の
一実施例を示す。

同図に示すＤ／Ａ変換器は、デジタル入力Din
を択一的な選択信号Ｘ１〜Xnに変換するデコー
ダ４と、この選択信号Ｘ１〜Xnによつて個々に
開閉制御されるアナログスイツチＳ１〜Snと、
基準電圧源Vsを等分割してアナログスイツチＳ
１〜Snの各一端に与える抵抗ラダー１０とを有
する。そして、アナログスイツチＳ１〜Snの各
他端は共通接続され、この共通接続点からデジタ
ル入力Dinに対応するアナログ電圧Doutが出力さ
れるようになつている。ここで、ラダー抵抗１０
は、前述した薄膜抵抗Ｒ１を用いて構成されてい
る。これにより、変換特性の直接精度が非常に高
いＤ／Ａ変換器を得ることができる。

〔効果〕

(1) 折曲がつた平面パターン形状の薄膜抵抗の角
部を鈍角に形成することにより、その精度を高
めることができる、という効果が得られる。

(2) また、上記薄膜抵抗を多数接続してなるラダ
ー抵抗にあつては、各薄膜抵抗におけるパター
ンの角部を鈍角に形成するとともに、各薄膜抵
抗におけるパターンの折り曲り個所の数および
折曲がり角度を互いに同一に揃えることによ
り、フオトエツチングの精度、例えばマスクの
位置合せなどに若干の誤差が生じても、その誤
差による抵抗値の変動が同じように生じるよう
になり、これにより各抵抗間の比精度を高く確
保することができるようになる、という効果が
得られる。

さらに、本発明は、比較回路列の長手方向に
沿つて延長配置された複数の抵抗Ｒ１およびそ
れと直交する方向に沿つて延長配置された抵抗
Ｒ２，Ｒ３とからなる抵抗体を互いに一体かつ
連続的な薄膜抵抗として構成したことにより、
それぞれ独立的に形成した抵抗を配線を介して
接続するような場合と異なり、抵抗体全体をコ
ンパクトにすることができるとともに、配線に
よる相互接続の際に問題となるような抵抗と配
線との間の接触抵抗の変動による影響も受けず
に済むという利点を有する。

(3) 従つて、上記ラダー抵抗を用いることによ
り、分解能および直線性にすぐれた並列型の
Ａ／Ｄ変換器を得ることができる、という効果
を得ることができる。

以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、この発明は上記実
施例に限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまで
もない。例えば、上記ラダー抵抗１０を構成する
薄膜抵抗Ｒ１，Ｒ１，……の各抵抗値にそれぞれ
１，２，３，……といつたような重みを付ける構
成であつてもよい。また、上記折曲がり部の形状
は曲線状であつてもよい。

〔利用分野〕 以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である並列
型のＡ／Ｄ変換技術に適用した場合について説明
したが、それに限定されるものではなく、例え
ば、アツテネータあるいは定電流回路技術などに
も適用できる。少なくとも高比精度の抵抗を必要
とする条件のものには適用できる。

【図面の簡単な説明】

第１図はこの発明による薄膜抵抗の平面パター
ン形状の一実施例を示す図、第２図は第１図の一
部を拡大して示す図、第３図はこの発明が適用さ
れるＡ／Ｄ変換器の一実施例を示す回路図、第４
図は第３図に示したＡ／Ｄ変換器の回路をその平
面的な配置状態に対応させて示す図、第５図は第
４図に示したＡ／Ｄ変換器に使用されているラダ
ー抵抗の一部分における平面パターン形状の状態
を示す図、第６図は第４図に示したＡ／Ｄ変換器
に使用されているラダー抵抗の他の部分における
平面パターン形状の一実施例を示す図、第７図は
第４図に示したＡ／Ｄ変換器の回路の一部分を示
す図、第８図はこの発明が適用されるＤ／Ａ変換
器の一例を示す図、第９図は従来の薄膜抵抗の平
面パターン形状の一例を示す図、第１０図は第９
図の一部を拡大して示す図である。 １……抵抗体、１Ａ……内側角部、１Ｂ……外
側角部、Ｒ１，Ｒ２，Ｒ３……薄膜抵抗、１０…
…ラダー抵抗、ａ１〜ａ８……折曲がり部、Vin
……アナログ入力電圧、Vs１〜Vsn……基準電
圧、Vs……基準電圧源、Dout……デジタル出
力、２……比較回路列、Cp１〜Cpn……電圧比
較器、Ｇ１〜Gn……論理ゲート、２１，……，
２ｘ−１，２ｘ，２ｘ＋１，……，２ｎ……比較
回路ユニツト、３……エンコーダ、４……デコー
ダ、Ｓ１〜Sn……アナログスイツチ。

Claims (1)

1. 【特許請求の範囲】 １ 互いに平行しかつそれぞれ列をなすように平
   面配設されてなる２以上の比較回路列とともに半
   導体集積回路装置として構成され、互いに同一抵
   抗値にされた複数の単位抵抗の直列接続からなる
   抵抗体を構成し、かつ各単位抵抗間接続ノードが
   比較回路列の対応する入力端子に接続される抵抗
   体であつて、 上記複数の単位抵抗は連続した薄膜抵抗体によ
   り構成されているとともに、 上記連続した複数の単位抵抗を構成する薄膜抵
   抗体は、上記比較回路列の長手方向の第１側面に
   沿つて延長配置された複数の第１単位抵抗群と第
   １側面と直交する方向に沿つて延長配置された第
   ２単位抵抗体とを組み合わせることにより上記比
   較回路列の周囲に沿つて蛇行するように配設され
   ているととももに、上記第１単位抵抗および第２
   単位抵抗は同一の幅および長さであつてそれぞれ
   互いに同一数の折り曲げ部を有するジグザグ状の
   平面パターンをなし、かつその折り曲げ部の角部
   が鈍角をなすように形成されていることを特徴と
   する抵抗体。 ２ 上記薄膜抵抗体は、上記比較回路列の長手方
   向の第１側面に沿つて延長配置された複数の第１
   単位抵抗群と、上記第１側面と直交する方向に沿
   つて延長配置された第２単位抵抗と、上記比較回
   路列の第１側面と直交する第２側面に沿つて延長
   配置された第３単位抵抗とにより構成されている
   とともに、上記第２単位抵抗は上記第１および第
   ２単位抵抗と同一幅を有し互いに並行に延長配置
   された複数の直線の両端をそれぞれ結合したスト
   ライプ状パターンをなすように形成されているこ
   とを特徴とする特許請求の範囲第１項記載の抵抗
   体。