JPH0562899A - Method for forming semiconductor thin film - Google Patents
Method for forming semiconductor thin filmInfo
- Publication number
- JPH0562899A JPH0562899A JP3246798A JP24679891A JPH0562899A JP H0562899 A JPH0562899 A JP H0562899A JP 3246798 A JP3246798 A JP 3246798A JP 24679891 A JP24679891 A JP 24679891A JP H0562899 A JPH0562899 A JP H0562899A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- film
- source region
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 良質のアモルファス半導体薄膜を３００℃以
下の低温で形成することを可能とする。
【構成】 ガラス基板１上にゲート電極２、ゲート絶縁
膜３、ソース領域６及びドレイン領域７を形成した後、
プラズマＣＶＤ法により３００℃以下の低温で全面にノ
ンドープのａ−Ｓｉ：Ｈ薄膜８を形成する。次に、この
ａ−Ｓｉ：Ｈ薄膜８にパルスレーザ光Ｌを照射して溶融
し、その後固化することによって、ソース領域６とドレ
イン領域７との間の部分におけるゲート絶縁膜３上にの
みａ−Ｓｉ：Ｈ薄膜９を形成する。このａ−Ｓｉ：Ｈ薄
膜９がチャネル領域として用いられる。この後、水素プ
ラズマ処理によりこのａ−Ｓｉ：Ｈ薄膜９を水素化処理
する。
(57) [Summary] [Purpose] It is possible to form a good quality amorphous semiconductor thin film at a low temperature of 300 ° C or lower. [Structure] After forming a gate electrode 2, a gate insulating film 3, a source region 6 and a drain region 7 on a glass substrate 1,
A non-doped a-Si: H thin film 8 is formed on the entire surface at a low temperature of 300 ° C. or lower by the plasma CVD method. Next, the a-Si: H thin film 8 is irradiated with the pulsed laser beam L to be melted, and then solidified to form a on the gate insulating film 3 only in the portion between the source region 6 and the drain region 7. -Si: H thin film 9 is formed. This a-Si: H thin film 9 is used as a channel region. Then, the a-Si: H thin film 9 is hydrogenated by hydrogen plasma treatment.
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体薄膜の形成方
法に関し、特に、水素化アモルファス半導体薄膜の形成
に適用して好適なものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor thin film, and is particularly suitable for application to the formation of hydrogenated amorphous semiconductor thin film.
【０００２】[0002]
【従来の技術】水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）薄膜は、高光伝導度、低暗伝導度、広バンドギ
ャップなどの優れた特性を有するため、太陽電池や薄膜
トランジスタ（ＴＦＴ）などに広く用いられている。こ
のａ−Ｓｉ：Ｈ薄膜は通常、プラズマＣＶＤ法を用いて
シラン（ＳｉＨ4 ）などの原料ガスを分解することによ
り形成されるが、基板温度が３００℃程度の低温で良質
のａ−Ｓｉ：Ｈ薄膜が得られるのが大きな特徴である。2. Description of the Related Art Hydrogenated amorphous silicon (a-S
Since the i: H) thin film has excellent properties such as high photoconductivity, low dark conductivity, and wide bandgap, it is widely used in solar cells, thin film transistors (TFTs), and the like. This a-Si: H thin film is usually formed by decomposing a raw material gas such as silane (SiH 4 ) by using a plasma CVD method, and a good quality a-Si: at a substrate temperature of about 300 ° C. A major feature is that an H thin film can be obtained.
【０００３】一方、現在、大画面の液晶ディスプレイに
おいては、画素スイッチング素子としてＴＦＴを用いる
ために、ガラス基板のような、耐熱性は低いが安価な基
板上に３００℃以下の低温で良質のａ−Ｓｉ：Ｈ薄膜を
形成することが求められている。On the other hand, at present, in a large-screen liquid crystal display, since a TFT is used as a pixel switching element, a high quality a is obtained at a low temperature of 300 ° C. or lower on an inexpensive substrate such as a glass substrate having low heat resistance. It is required to form a -Si: H thin film.
【０００４】[0004]
【発明が解決しようとする課題】しかし、通常のプラズ
マＣＶＤ法により３００℃以下の低温でａ−Ｓｉ：Ｈ薄
膜を形成すると、膜中にダングリングボンドが多数発生
してバンドギャップ内の局在準位密度が大きくなり、良
質のａ−Ｓｉ：Ｈ薄膜が得られないという問題があっ
た。従って、この発明の目的は、良質の水素化アモルフ
ァス半導体薄膜を３００℃以下の低温で形成することが
できる半導体薄膜の形成方法を提供することにある。However, when an a-Si: H thin film is formed at a low temperature of 300 ° C. or lower by a normal plasma CVD method, a large number of dangling bonds are generated in the film and localized in the band gap. There is a problem that the level density becomes large and a good quality a-Si: H thin film cannot be obtained. Therefore, an object of the present invention is to provide a method for forming a semiconductor thin film, which can form a good quality hydrogenated amorphous semiconductor thin film at a low temperature of 300 ° C. or lower.
【０００５】[0005]
【課題を解決するための手段】上記目的を達成するため
に、この発明は、半導体薄膜の形成方法において、IV族
元素を主成分とする第１の半導体薄膜（８）にエネルギ
ービーム（Ｌ）を照射して溶融し、その後固化すること
によりアモルファスの第２の半導体薄膜（９）を形成す
る工程と、第２の半導体薄膜（９）を水素化処理する工
程とを具備するものである。In order to achieve the above object, the present invention provides a method for forming a semiconductor thin film, wherein an energy beam (L) is applied to a first semiconductor thin film (8) containing a group IV element as a main component. It is provided with a step of forming an amorphous second semiconductor thin film (9) by irradiating and melting and then solidifying, and a step of hydrogenating the second semiconductor thin film (9).
【０００６】ここで、第１の半導体薄膜としては、Ｓｉ
薄膜やゲルマニウム（Ｇｅ）薄膜のほか、ＳｉとＧｅと
の化合物から成る半導体薄膜などを用いることができ
る。また、エネルギービームとしては、レーザ光をはじ
めとする光のほか、イオンビームや電子ビームなどを用
いることができる。Here, as the first semiconductor thin film, Si is used.
In addition to a thin film and a germanium (Ge) thin film, a semiconductor thin film made of a compound of Si and Ge can be used. As the energy beam, in addition to light such as laser light, an ion beam, an electron beam, or the like can be used.
【０００７】[0007]
【作用】上述のように構成されたこの発明による半導体
薄膜の形成方法によれば、アモルファスの第２の半導体
薄膜（９）を水素化処理することにより、そのバンドギ
ャップ内の局在準位密度を大幅に減少させることができ
る。また、この第２の半導体薄膜（９）は、エネルギー
ビーム（Ｌ）の照射による溶融固化により形成している
ことから、３００℃以下の低温で形成することができ
る。同様に、第２の半導体薄膜（９）の水素化処理も、
水素プラズマ処理などにより３００℃以下の低温で行う
ことができる。以上により、良質の水素化アモルファス
半導体薄膜を３００℃以下の低温で形成することができ
る。According to the method of forming a semiconductor thin film according to the present invention having the above-described structure, the amorphous second semiconductor thin film (9) is subjected to a hydrogenation treatment, so that the localized level density in the band gap is increased. Can be significantly reduced. Moreover, since the second semiconductor thin film (9) is formed by melting and solidification by irradiation with the energy beam (L), it can be formed at a low temperature of 300 ° C. or lower. Similarly, the hydrogenation treatment of the second semiconductor thin film (9)
It can be performed at a low temperature of 300 ° C. or lower by hydrogen plasma treatment or the like. As described above, a good quality hydrogenated amorphous semiconductor thin film can be formed at a low temperature of 300 ° C. or lower.
【０００８】[0008]
【実施例】以下、この発明の一実施例について図面を参
照しながら説明する。最初に、レーザ光による溶融固化
及びその後の水素化処理により、良質のａ−Ｓｉ：Ｈ薄
膜を形成する方法について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. First, a method for forming a good quality a-Si: H thin film by melting and solidifying with laser light and subsequent hydrogenation treatment will be described.
【０００９】すなわち、まず、プラズマＣＶＤ法により
例えば膜厚が１２ｎｍのａ−Ｓｉ：Ｈ薄膜をガラス基板
上に堆積する。次に、例えば常温でこのａ−Ｓｉ：Ｈ薄
膜に紫外から青色の波長域のレーザ光、例えばＸｅＣｌ
エキシマレーザによるパルスレーザ光（波長３０８ｎ
ｍ）を照射して溶融し、その後固化することによりａ−
Ｓｉ：Ｈ薄膜を形成する。なお、このパルスレーザ光の
パルス幅は例えば３０ｎｓとする。このようにして形成
されたａ−Ｓｉ：Ｈ薄膜中には、ダングリングボンドが
多数存在することから、そのバンドギャップ内の局在準
位密度が多く、電気伝導度が高い。That is, first, an a-Si: H thin film having a thickness of 12 nm, for example, is deposited on a glass substrate by the plasma CVD method. Next, for example, laser light in a wavelength range from ultraviolet to blue, such as XeCl, is applied to the a-Si: H thin film at room temperature.
Pulsed laser light by excimer laser (wavelength 308n
a) by irradiating m) to melt and then solidifying
A Si: H thin film is formed. The pulse width of this pulsed laser light is, for example, 30 ns. Since a large number of dangling bonds are present in the a-Si: H thin film thus formed, the localized level density in the band gap is large and the electric conductivity is high.
【００１０】次に、このａ−Ｓｉ：Ｈ薄膜を例えばＨ2
ガス流量１００ＳＣＣＭ、ＲＦ（２００ｋＨｚ）電力３
０Ｗ、１分の条件でＨ2 プラズマ処理する。このＨ2 プ
ラズマ処理の際の基板温度を変えた時のａ−Ｓｉ：Ｈ薄
膜の暗伝導度及び光伝導度の変化を図２に示す。図２か
らわかるように、基板温度が１７０〜２５０℃の範囲で
は、暗伝導率は１×１０-9Ｓ／ｃｍ以下、光伝導率は１
×１０-5Ｓ／ｃｍ以上となり、これらの値は３００℃以
上の温度で形成されたａ−Ｓｉ：Ｈ薄膜と同等の良好な
値である。このように、レーザ光の照射による溶融固化
及びその後の水素化処理により、優れた電気的特性を有
する良質のａ−Ｓｉ：Ｈ薄膜を形成することができるこ
とがわかる。Next, this a-Si: H thin film is treated with, for example, H 2
Gas flow rate 100SCCM, RF (200kHz) power 3
H 2 plasma treatment is performed under conditions of 0 W and 1 minute. FIG. 2 shows changes in dark conductivity and photoconductivity of the a-Si: H thin film when the substrate temperature was changed during the H 2 plasma treatment. As can be seen from FIG. 2, in the substrate temperature range of 170 to 250 ° C., the dark conductivity is 1 × 10 −9 S / cm or less and the photoconductivity is 1 or less.
It becomes x10 -5 S / cm or more, and these values are good values equivalent to those of the a-Si: H thin film formed at a temperature of 300 ° C or more. As described above, it can be seen that a good quality a-Si: H thin film having excellent electrical characteristics can be formed by melting and solidifying by laser light irradiation and subsequent hydrogenation treatment.
【００１１】次に、以上のようなａ−Ｓｉ：Ｈ薄膜の形
成方法をボトムゲート型のＴＦＴの製造に適用した一実
施例について図１を参照しながら説明する（以下、この
ａ−Ｓｉ：Ｈ薄膜を用いたＴＦＴを「ａ−Ｓｉ：Ｈ Ｔ
ＦＴ」という）。この実施例においては、図１Ａに示す
ように、まず、例えばガラス基板１上にゲート電極２を
形成する。このゲート電極２は、例えば膜厚が５０ｎｍ
程度のアルミニウム（Ａｌ）膜により形成される。この
Ａｌ膜は、スパッタ法などにより３００℃以下の低温で
形成することができる。Next, an embodiment in which the above-described method for forming an a-Si: H thin film is applied to the manufacture of a bottom gate type TFT will be described with reference to FIG. 1 (hereinafter, this a-Si: A TFT using an H thin film is referred to as “a-Si: HT
FT "). In this embodiment, as shown in FIG. 1A, first, a gate electrode 2 is formed on a glass substrate 1, for example. The gate electrode 2 has a film thickness of 50 nm, for example.
The aluminum (Al) film is formed. This Al film can be formed at a low temperature of 300 ° C. or lower by a sputtering method or the like.
【００１２】次に、プラズマＣＶＤ法により３００℃以
下の低温で全面にゲート絶縁膜３を形成する。このゲー
ト絶縁膜３としては、例えば膜厚が２００ｎｍ程度の二
酸化シリコン（ＳｉＯ2 ）膜を用いる。なお、このゲー
ト絶縁膜３としては、窒化シリコン（Ｓｉ3 Ｎ4 ）膜を
用いることも可能である。次に、プラズマＣＶＤ法によ
り３００℃以下の低温で、リン（Ｐ）が例えば２％の濃
度にドープされたａ−Ｓｉ：Ｈ薄膜４をゲート絶縁膜３
上に形成する。このａ−Ｓｉ：Ｈ薄膜４の膜厚は例えば
８０ｎｍ程度とする。Next, the gate insulating film 3 is formed on the entire surface by plasma CVD at a low temperature of 300 ° C. or lower. As the gate insulating film 3, for example, a silicon dioxide (SiO 2 ) film having a film thickness of about 200 nm is used. A silicon nitride (Si 3 N 4 ) film can be used as the gate insulating film 3. Next, the a-Si: H thin film 4 doped with phosphorus (P) at a concentration of, for example, 2% is formed by the plasma CVD method at a low temperature of 300 ° C. or less on the gate insulating film 3.
Form on top. The film thickness of the a-Si: H thin film 4 is, eg, about 80 nm.
【００１３】次に、このＰがドープされたａ−Ｓｉ：Ｈ
薄膜４に例えばＸｅＣｌエキシマレーザによるパルスレ
ーザ光Ｌを照射して溶融し、その後固化して結晶化す
る。これによって、図１Ｂに示すように、Ｐがドープさ
れた多結晶Ｓｉ薄膜５が形成される。この多結晶Ｓｉ薄
膜５の電気伝導度を測定したところ、１×１０3 Ｓ／ｃ
ｍ以上の高い値を示し、極めて低抵抗であることがわか
った。なお、パルスレーザ光Ｌとして、ＸｅＣｌエキシ
マレーザ以外の各種のエキシマレーザによるパルスレー
ザ光を用いることも可能である。Next, the P-doped a-Si: H
The thin film 4 is irradiated with a pulsed laser beam L of, for example, a XeCl excimer laser to be melted, and then solidified and crystallized. As a result, a P-doped polycrystalline Si thin film 5 is formed as shown in FIG. 1B. When the electric conductivity of this polycrystalline Si thin film 5 was measured, it was 1 × 10 3 S / c
It showed a high value of m or more and was found to have an extremely low resistance. As the pulsed laser light L, it is also possible to use pulsed laser light from various excimer lasers other than the XeCl excimer laser.
【００１４】次に、図１Ｃに示すように、Ｐがドープさ
れた多結晶Ｓｉ薄膜５をエッチングによりパターニング
して例えばｎ+ 型のソース領域６及びドレイン領域７を
形成する。次に、プラズマＣＶＤ法により３００℃以下
の低温で全面にノンドープのａ−Ｓｉ：Ｈ薄膜８を形成
する。このａ−Ｓｉ：Ｈ薄膜８の膜厚は例えば２０ｎｍ
程度とする。Next, as shown in FIG. 1C, the P-doped polycrystalline Si thin film 5 is patterned by etching to form, for example, an n + type source region 6 and a drain region 7. Next, a non-doped a-Si: H thin film 8 is formed on the entire surface by plasma CVD at a low temperature of 300 ° C. or lower. The film thickness of the a-Si: H thin film 8 is, for example, 20 nm.
The degree.
【００１５】次に、このａ−Ｓｉ：Ｈ薄膜８に例えばＸ
ｅＣｌエキシマレーザによるパルスレーザ光Ｌを照射し
て溶融し、その後固化してアモルファス化する。この場
合、後述の理由により、このアモルファス化は、ソース
領域６とドレイン領域７との間の部分におけるゲート絶
縁膜３上でのみ起こる。この結果、図１Ｄに示すよう
に、ソース領域６とドレイン領域７との間の部分におけ
るゲート絶縁膜３上にのみａ−Ｓｉ：Ｈ薄膜９が形成さ
れ、このａ−Ｓｉ：Ｈ薄膜９がチャネル領域として用い
られる。一方、ソース領域６及びドレイン領域７の上に
は、パルスレーザ光Ｌの照射による溶融固化により多結
晶Ｓｉ薄膜が形成される。そして、この多結晶Ｓｉ薄膜
には、このパルスレーザ光Ｌの照射時に下地のソース領
域６及びドレイン領域７からＰが拡散することから、こ
の多結晶Ｓｉ薄膜もこれらのソース領域６及びドレイン
領域７の一部となる。Next, for example, X is added to the a-Si: H thin film 8.
It is irradiated with pulsed laser light L from an eCl excimer laser, melted, and then solidified to become amorphous. In this case, this amorphization occurs only on the gate insulating film 3 in the portion between the source region 6 and the drain region 7 for the reason described later. As a result, as shown in FIG. 1D, the a-Si: H thin film 9 is formed only on the gate insulating film 3 in the portion between the source region 6 and the drain region 7, and the a-Si: H thin film 9 is formed. Used as a channel region. On the other hand, a polycrystalline Si thin film is formed on the source region 6 and the drain region 7 by melting and solidification by irradiation with the pulsed laser light L. Then, since P is diffused from the underlying source region 6 and drain region 7 into the polycrystalline Si thin film during irradiation with the pulsed laser light L, the polycrystalline Si thin film is also included in the source region 6 and drain region 7. Become part of.
【００１６】次に、ソース領域６及びドレイン領域７の
上にそれぞれ例えばＡｌから成る電極１０、１１を形成
する。この後、３００℃以下の低温でＨ2 プラズマ処理
を行うことによりａ−Ｓｉ：Ｈ薄膜９を水素化処理す
る。これによって、目的とするａ−Ｓｉ：Ｈ ＴＦＴが
完成する。ここで、上述のパルスレーザ光Ｌの照射によ
る溶融固化により、ソース領域６とドレイン領域７との
間の部分におけるゲート絶縁膜３上でのみアモルファス
化が起こり、この部分にのみａ−Ｓｉ：Ｈ薄膜９が形成
される理由について説明する。Next, electrodes 10 and 11 made of, for example, Al are formed on the source region 6 and the drain region 7, respectively. Then, the a-Si: H thin film 9 is hydrogenated by H 2 plasma treatment at a low temperature of 300 ° C. or lower. As a result, the desired a-Si: H TFT is completed. Here, due to the melting and solidification due to the irradiation of the pulsed laser light L described above, amorphization occurs only on the gate insulating film 3 in the portion between the source region 6 and the drain region 7, and a-Si: H only in this portion. The reason why the thin film 9 is formed will be described.
【００１７】図３は、石英基板上に形成されたＳｉ薄膜
にＸｅＣｌエキシマレーザによるパルスレーザ光を照射
して溶融し、その後固化した場合における結晶−アモル
ファス相変化図を示す。図３中、横軸はＳｉ薄膜の膜
厚、縦軸はパルスレーザ光のエネルギー密度である。FIG. 3 shows a crystal-amorphous phase change diagram in the case where a Si thin film formed on a quartz substrate is irradiated with pulsed laser light from a XeCl excimer laser to be melted and then solidified. In FIG. 3, the horizontal axis represents the thickness of the Si thin film, and the vertical axis represents the energy density of pulsed laser light.
【００１８】図３より、アモルファス化は、Ｓｉ薄膜の
膜厚が５０ｎｍ以下の場合にしか起こらないことがわか
る。ところで、上述の実施例において、ソース領域６と
ドレイン領域７との間の部分におけるゲート絶縁膜３上
のＳｉ薄膜の膜厚は、ａ−Ｓｉ：Ｈ薄膜８の膜厚、すな
わち２０ｎｍである。これに対して、ソース領域６及び
ドレイン領域７の部分におけるゲート絶縁膜３上のＳｉ
薄膜の膜厚は、これらのソース領域６及びドレイン領域
７を構成する多結晶Ｓｉ薄膜の膜厚、すなわち８０ｎｍ
と、これらのソース領域６及びドレイン領域７の上のａ
−Ｓｉ：Ｈ薄膜８の膜厚、すなわち２０ｎｍとの合計、
従って１００ｎｍである。すなわち、ソース領域６とド
レイン領域７との間の部分におけるゲート絶縁膜３上で
はＳｉ薄膜の膜厚は５０ｎｍよりも小さいが、ソース領
域６及びドレイン領域７の部分におけるゲート絶縁膜３
上ではＳｉ薄膜の膜厚は５０ｎｍよりも大きい。これ
が、ソース領域６とドレイン領域７との間の部分におけ
るゲート絶縁膜３上でのみアモルファス化が起こり、従
ってこの部分にのみａ−Ｓｉ：Ｈ薄膜９が形成される理
由である。From FIG. 3, it can be seen that the amorphization occurs only when the thickness of the Si thin film is 50 nm or less. By the way, in the above-described embodiment, the film thickness of the Si thin film on the gate insulating film 3 in the portion between the source region 6 and the drain region 7 is the film thickness of the a-Si: H thin film 8, that is, 20 nm. On the other hand, Si on the gate insulating film 3 in the source region 6 and the drain region 7 is
The thickness of the thin film is the thickness of the polycrystalline Si thin film forming the source region 6 and the drain region 7, that is, 80 nm.
And a on the source region 6 and the drain region 7
The thickness of the Si: H thin film 8, that is, the total of 20 nm,
Therefore, it is 100 nm. That is, although the thickness of the Si thin film is smaller than 50 nm on the gate insulating film 3 in the portion between the source region 6 and the drain region 7, the gate insulating film 3 in the portion of the source region 6 and the drain region 7 is formed.
Above, the Si thin film thickness is greater than 50 nm. This is the reason why the amorphization occurs only on the gate insulating film 3 in the portion between the source region 6 and the drain region 7, and thus the a-Si: H thin film 9 is formed only in this portion.
【００１９】図４は、上述の実施例により製造されたａ
−Ｓｉ：Ｈ ＴＦＴのＨ2 プラズマ処理の前後における
ドレイン電流−ゲート電圧特性を示す。ただし、ａ−Ｓ
ｉ：Ｈ薄膜８をプラズマＣＶＤ法により形成する際の基
板温度は２５０℃である。また、Ｈ2 プラズマ処理は、
基板温度２５０℃で３分行った。図４からわかるよう
に、Ｈ2 プラズマ処理前は、ゲート電圧によるドレイン
電流の変化は全く生じないが、Ｈ2 プラズマ処理後に
は、ゲート電圧によりドレイン電流を大きく変化させる
ことができ、良好なスイッチング特性を得ることができ
る。FIG. 4 shows a manufactured by the above-described embodiment.
-Drain current-gate voltage characteristics of Si: H TFT before and after H 2 plasma treatment are shown. However, a-S
The substrate temperature is 250 ° C. when the i: H thin film 8 is formed by the plasma CVD method. The H 2 plasma treatment is
The substrate temperature was 250 ° C. for 3 minutes. As can be seen from FIG. 4, before the H 2 plasma treatment, there is no change in the drain current due to the gate voltage, but after the H 2 plasma treatment, the drain current can be greatly changed due to the gate voltage, resulting in good switching. The characteristics can be obtained.
【００２０】以上のように、この実施例によれば、特性
の良好なａ−Ｓｉ：Ｈ ＴＦＴを３００℃以下の低温プ
ロセスで製造することができる。この実施例によるａ−
Ｓｉ：Ｈ ＴＦＴの製造方法は、例えばアクティブマト
リクス方式の液晶ディスプレイにおける画素スイッチン
グ素子としてのＴＦＴの製造に適用して好適なものであ
る。特に、チャネル領域としてのａ−Ｓｉ：Ｈ薄膜９
は、パルスレーザ光Ｌの照射により形成しているので、
液晶ディスプレイの大画面化にも容易に対応することが
できる。As described above, according to this embodiment, an a-Si: H TFT having excellent characteristics can be manufactured by a low temperature process of 300 ° C. or lower. A-according to this embodiment
The manufacturing method of the Si: H TFT is suitable for application to manufacturing of a TFT as a pixel switching element in a liquid crystal display of an active matrix system, for example. In particular, an a-Si: H thin film 9 as a channel region
Is formed by irradiation with the pulsed laser light L,
It can easily accommodate the large screen of liquid crystal displays.
【００２１】以上、この発明の一実施例につき具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。例えば、上述の実施例におけるａ−Ｓ
ｉ：Ｈ薄膜４の代わりに多結晶Ｓｉ薄膜を用いることも
可能である。また、ソース領域およびドレイン領域形成
用のｎ型不純物としては、例えばヒ素（Ａｓ）を用いる
ことも可能である。さらに、ガラス基板１の代わりに他
の絶縁体基板を用いることも可能である。Although one embodiment of the present invention has been specifically described above, the present invention is not limited to the above embodiment, and various modifications can be made based on the technical idea of the present invention. .. For example, a-S in the above embodiment
It is also possible to use a polycrystalline Si thin film instead of the i: H thin film 4. Arsenic (As), for example, can be used as the n-type impurity for forming the source region and the drain region. Further, instead of the glass substrate 1, another insulator substrate can be used.
【００２２】また、上述の実施例においては、ボトムゲ
ート型のａ−Ｓｉ：Ｈ ＴＦＴを製造する場合について
説明したが、この発明は、トップゲート型のａ−Ｓｉ：
ＨＴＦＴの製造に適用することも可能である。さらに、
上述の実施例においては、この発明をｎチャネルのａ−
Ｓｉ：Ｈ ＴＦＴの製造に適用した場合について説明し
たが、この発明は、ｐチャネルのａ−Ｓｉ：Ｈ ＴＦＴ
の製造に適用することも可能である。この場合、ソース
領域およびドレイン領域形成用の不純物としては、例え
ばホウ素（Ｂ）のようなｐ型不純物が用いられる。In the above embodiment, the case of manufacturing the bottom gate type a-Si: H TFT has been described, but the present invention is a top gate type a-Si: H TFT.
It can also be applied to the manufacture of HTFT. further,
In the above embodiment, the present invention is applied to an n-channel a-
Although the case where the invention is applied to the manufacture of Si: H TFT has been described, the present invention is a p-channel a-Si: H TFT.
It is also possible to apply to the manufacture of. In this case, p-type impurities such as boron (B) are used as the impurities for forming the source region and the drain region.
【００２３】[0023]
【発明の効果】以上述べたように、この発明によれば、
良質のアモルファス半導体薄膜を３００℃以下の低温で
形成することができる。As described above, according to the present invention,
A good quality amorphous semiconductor thin film can be formed at a low temperature of 300 ° C. or lower.
【図１】この発明の一実施例によるボトムゲート型のａ
−Ｓｉ：Ｈ ＴＦＴの製造方法を工程順に説明するため
の断面図である。FIG. 1 is a bottom gate type a according to an embodiment of the present invention.
FIG. 7C is a cross-sectional view for explaining the method for manufacturing the —Si: H TFT in the order of steps.
【図２】ＸｅＣｌエキシマレーザによるパルスレーザ光
の照射による溶融固化により形成されたａ−Ｓｉ：Ｈ薄
膜の電気伝導度とＨ2 プラズマ処理の温度との関係を示
すグラフである。FIG. 2 is a graph showing the relationship between the electrical conductivity of an a-Si: H thin film formed by melting and solidification by irradiation with pulsed laser light from a XeCl excimer laser and the temperature of H 2 plasma treatment.
【図３】Ｓｉ薄膜にＸｅＣｌエキシマレーザによるパル
スレーザ光を照射して溶融し、その後固化した場合にお
ける結晶−アモルファス相変化図である。FIG. 3 is a crystal-amorphous phase change diagram in the case where a Si thin film is irradiated with pulsed laser light from a XeCl excimer laser to be melted and then solidified.
【図４】図１に示す製造方法により製造されたａ−Ｓ
ｉ：Ｈ ＴＦＴのＨ2プラズマ処理の前後におけるドレ
イン電流−ゲート電圧特性を示すグラフである。FIG. 4 is an a-S manufactured by the manufacturing method shown in FIG.
7 is a graph showing drain current-gate voltage characteristics of an i: H TFT before and after H 2 plasma treatment.
１ ガラス基板 ２ ゲート電極 ３ ゲート絶縁膜 ４ Ｐがドープされたａ−Ｓｉ：Ｈ薄膜 ６ ソース領域 ７ ドレイン領域 ８、９ ノンドープのａ−Ｓｉ：Ｈ薄膜 Ｌ パルスレーザ光 1 Glass substrate 2 Gate electrode 3 Gate insulating film 4 P-doped a-Si: H thin film 6 Source region 7 Drain region 8, 9 Non-doped a-Si: H thin film L pulsed laser light
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784 31/04 (72)発明者 クリストフ・シラ 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 碓井 節夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Reference number within the agency FI Technical indication location H01L 29/784 31/04 (72) Inventor Christoph Sila 6-7 Kitashinagawa, Shinagawa-ku, Tokyo No. 35 In Sony Corporation (72) Inventor Setsuo Usui 6-7 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside 35, Sony Corporation
Claims (1)
膜にエネルギービームを照射して溶融し、その後固化す
ることによりアモルファスの第２の半導体薄膜を形成す
る工程と、 上記第２の半導体薄膜を水素化処理する工程とを有する
半導体薄膜の形成方法。1. A step of forming an amorphous second semiconductor thin film by irradiating an energy beam to a first semiconductor thin film containing a Group IV element as a main component to melt the first semiconductor thin film, and then solidifying the second semiconductor thin film. A method of forming a semiconductor thin film, comprising the step of hydrotreating a semiconductor thin film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24679891A JP3173058B2 (en) | 1991-08-30 | 1991-08-30 | Method of forming semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24679891A JP3173058B2 (en) | 1991-08-30 | 1991-08-30 | Method of forming semiconductor thin film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0562899A true JPH0562899A (en) | 1993-03-12 |
| JP3173058B2 JP3173058B2 (en) | 2001-06-04 |
Family
ID=17153837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24679891A Expired - Fee Related JP3173058B2 (en) | 1991-08-30 | 1991-08-30 | Method of forming semiconductor thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173058B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745518A (en) * | 1993-07-27 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | Forming method of semiconductor device |
| JPH088256A (en) * | 1994-06-22 | 1996-01-12 | Sony Corp | Wiring structure of semiconductor device and transistor array for display element |
| US6071764A (en) * | 1993-07-27 | 2000-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| JP2008277680A (en) * | 2007-05-07 | 2008-11-13 | Ulvac Japan Ltd | Method for modifying polysilicon layer, method for producing polysilicon solar cell, method for producing polysilicon thin film transistor, and apparatus for modifying polysilicon layer |
| JP2010206154A (en) * | 2009-02-09 | 2010-09-16 | Hitachi Displays Ltd | Display device |
-
1991
- 1991-08-30 JP JP24679891A patent/JP3173058B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745518A (en) * | 1993-07-27 | 1995-02-14 | Semiconductor Energy Lab Co Ltd | Forming method of semiconductor device |
| US6071764A (en) * | 1993-07-27 | 2000-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US6077758A (en) * | 1993-07-27 | 2000-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of crystallizing thin films when manufacturing semiconductor devices |
| US6455401B1 (en) | 1993-07-27 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Methodology for producing thin film semiconductor devices by crystallizing an amorphous film with crystallization promoting material, patterning the crystallized film, and then increasing the crystallinity with an irradiation |
| US6924213B2 (en) | 1993-07-27 | 2005-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| US7056775B2 (en) | 1993-07-27 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| JPH088256A (en) * | 1994-06-22 | 1996-01-12 | Sony Corp | Wiring structure of semiconductor device and transistor array for display element |
| JP2008277680A (en) * | 2007-05-07 | 2008-11-13 | Ulvac Japan Ltd | Method for modifying polysilicon layer, method for producing polysilicon solar cell, method for producing polysilicon thin film transistor, and apparatus for modifying polysilicon layer |
| JP2010206154A (en) * | 2009-02-09 | 2010-09-16 | Hitachi Displays Ltd | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3173058B2 (en) | 2001-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6146927A (en) | Semiconductor device, manufacturing method therefor and liquid crystal driving apparatus comprising the semiconductor device | |
| US6455360B1 (en) | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices | |
| KR100191091B1 (en) | Thin film semiconductor device and manufacturing method thereof | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| JP3468848B2 (en) | Thin film transistor and method for manufacturing the same, and liquid crystal display device and method for manufacturing the same | |
| JPH0738110A (en) | Method for manufacturing semiconductor device | |
| JP3173058B2 (en) | Method of forming semiconductor thin film | |
| JPH0832077A (en) | Thin film transistor hydrogenation method | |
| JP3575698B2 (en) | Method for manufacturing polycrystalline semiconductor device | |
| US20040014261A1 (en) | Method for manufacturing thin film transistor | |
| JPH04340725A (en) | Manufacturing method of thin film transistor | |
| JPH04340724A (en) | Manufacture of thin film transistor | |
| JP3392325B2 (en) | Liquid crystal display | |
| JPH0845867A (en) | Semiconductor device manufacture and displaying device | |
| JP2709376B2 (en) | Method for manufacturing non-single-crystal semiconductor | |
| JPH0786608A (en) | Semiconductor device and manufacture thereof | |
| KR100317636B1 (en) | A thin film transister, Semiconduct layer of a thin film transister and fabricating the same | |
| JPH11186552A (en) | Method for manufacturing thin film transistor | |
| JP3430743B2 (en) | Method for manufacturing thin film transistor | |
| JP3467571B2 (en) | Method for manufacturing thin film transistor | |
| JP3333489B2 (en) | Method for manufacturing thin film transistor | |
| JP2837473B2 (en) | Silicon thin film transistor | |
| JP2500484B2 (en) | Thin film transistor manufacturing method | |
| JPH05283431A (en) | Manufacture of semiconductor device | |
| JPH09260673A (en) | Method and apparatus for manufacturing thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |