JPH0562987A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 エピタキシャルベーストランジスタの形成方
法に関し，堆積面の汚染を防止し，薄くかつ精密な不純
物分布を有するベースの形成を目的とする。 【構成】 コレクタ領域上にベース，エミッタを堆積し
て形成するトランジスタの製造において，コレクタ領域
１２を形成するコレクタ層３上に，ベース領域１０を画
定する開口７を有し，開口７周辺でコレクタ層３と接す
るポリシリコン層５を形成する工程と，コレクタ層３上
に，開口７の中にエミッタ領域１１を画定する開口８を
有し，ポリシリコン層５を覆う酸化膜６を形成する工程
と，還元性雰囲気中で熱処理し，酸化膜６のコレクタ層
３との接合面に近接する部分を除去し，開口７底面のコ
レクタ層３を表出する工程と，酸化膜６をマスクとして
コレクタ層３上に選択的にエピタキシャル成長してポリ
シリコン層５とオーミック接続するベース領域１０を形
成する工程とを有することを特徴として構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法，
特にエピタキシャルベーストランジスタの形成方法に関
する。

【０００２】近年の情報処理装置の高速化に伴い，薄い
ベース領域を形成できるため高周波特性に優れるエピタ
キシャルベーストランジスタが重要視されている。この
ため，不純物濃度分布が制御された薄い，品質の良いエ
ピタキシャル結晶をベース領域に選択的に成長する方法
が必要とされている。

【０００３】

【従来の技術】図４は従来の実施例工程図であり，エピ
タキシャルベーストランジスタの断面を表している。

【０００４】以下図４を参照して，エピタキシャルベー
ストランジスタの従来の製造方法について説明する。図
４（ａ）を参照して，表面の一部に高不純物濃度の埋め
込み層２が形成されたシリコン基板１上に，ｎ型シリコ
ンからなるコレクタ層３をエピタキシャル成長する。

【０００５】次いで，ＬＯＣＯＳにより絶縁分離帯を形
成しコレクタ領域を画定する。次いで，硼素を高濃度に
含むポリシリコン層５，続いて酸化膜６を順次堆積した
後，ベース領域を画定する開口７を設ける。

【０００６】次いで，図４（ｂ）を参照して，水素雰囲
気中で１１００℃，１０分間の熱処理をして，開口７の
底面に表出するコレクタ層３表面を清浄にする。なお，
この熱処理において，開口７の底面周辺のコレクタ層３
表面にポリシリコン５から拡散した不純物による拡散領
域が形成される。

【０００７】続いて，ＣＶＤ法により開口７の側面に露
出するポリシリコン層５に接して，開口７の底面に表出
するコレクタ層３表面に選択的に硼素をドープしたエピ
タキシャル結晶を成長し，ベース領域１０を形成する。

【０００８】次いで，図４（ｃ）を参照して，開口７を
埋めてシリコン酸化膜を堆積し，エッチバックにより開
口７の側面に酸化膜からなるサイドウォール１４を形成
する。

【０００９】このサイドウォール１４は，エミッタ領域
１１を画定し，ポリシリコン層５及びベース領域１０の
ポリシリコン層５と接して結晶性の劣る周辺領域からエ
ミッタ領域１１を絶縁するために設けられる。

【００１０】次いで，図４（ｄ）を参照して，ＣＶＤ法
により，ベース領域上に砒素をドープしたポリシリコン
１１ａを堆積し，パターンニングしてエミッタ電極とす
る。上述した従来の方法にあっては，ベース領域，エミ
ッタ領域を堆積する高温の工程中に不純物拡散が起こ
り，最終的なベース領域１０，及びエミッタ領域１１は
それぞれ下地の領域を浸食する形で形成される。

【００１１】このため，不純物分布を精密に形成するこ
とが困難である。また，ベース領域を薄くすることも難
しい。かかる，不純物拡散に伴う問題を回避するため，
ベース領域，及びエミッタ領域を低温度で堆積する方法
が提唱されている。

【００１２】しかし，かかる低温でベース領域を堆積す
るには，エピタキシャル成長の前に表面清浄のための熱
処理をしなければならない。従来の方法においては，ベ
ース領域１０が成長する開口７の周囲側壁に不純物濃度
の高いポリシリコン層５が露出するため，この熱処理の
際に，エピタキシャル成長面に不純物がドープされるの
である。

【００１３】このため，ベース層の不純物分布を精密に
制御することができない。

【００１４】

【発明が解決しようとする課題】上述したように，従来
のエピタキシャルベーストランジスタの製造方法では，
高不純物濃度のポリシリコン層がエピタキシャル表面近
くに露出するため，エピタキシャル表面を清浄にするた
めの熱処理において，ポリシリコン層の不純物により表
面がドープされるという問題がある。

【００１５】従って，ベース層の不純物分布を精密に制
御することが難しい。本発明は，ベース領域領域を堆積
する前に堆積面が汚染されることを防止する構造のトラ
ンジスタを提供することにより，ベース領域の低温での
成長を可能とし，薄くかつ精密な不純物分布を有するエ
ピタキシャルベースをもつトランジスタを含む半導体装
置の製造方法を提供することを目的とする。

【００１６】

【課題を解決するための手段】図１及び図３は本発明の
第一及び第二実施例工程図であり，エピタキシャルベー
ストランジスタの断面を表している。

【００１７】本発明の第一の構成では，図１を参照し
て，コレクタ領域１２と，該コレクタ領域１２上に選択
的にエピタキシャル成長して形成されたベース領域１０
と，該ベース領域１０上に形成されたエミッタ領域１１
とを有するトランジスタを含む半導体装置の製造方法に
おいて，該コレクタ領域１２が形成された第１導電型の
コレクタ層３上に，該ベース領域１０を画定する開口７
を有し，少なくとも該開口７の周辺の一部で該コレクタ
層３と接する第２導電型のポリシリコン層５を形成する
工程と，該ベース領域１０を画定する開口７の中に該エ
ミッタ領域１１を画定する開口８を有し，該ポリシリコ
ン層５を覆う酸化膜（ＳｉＯ₂ 膜）６を形成する工程
と，次いで，還元性の雰囲気中で熱処理して，該酸化膜
６及び該コレクタ層３の該酸化膜６と該コレクタ層３と
の接合面に近接する部分を除去し，該ベース領域１０を
画定する開口７底面の該酸化膜６と接合していたコレク
タ層３の表面を表出する工程と，次いで，該酸化膜６を
マスクとして該コレクタ層３上に第２導電型の半導体を
選択的にエピタキシャル成長して該ポリシリコン層５と
オーミック接続する該ベース領域１０を形成する工程と
を有することを特徴として構成し，及び，第二の構成
は，図３を参照して，第一の構成の半導体装置の製造方
法において，上記ポリシリコン層５と上記酸化膜６との
間に上記ポリシリコン層５を覆う窒化シリコン薄膜１３
を設けることを特徴として構成する。

【００１８】

【作用】本発明では，図１（ａ）を参照して，ベース領
域１０形成前に清浄化のための熱処理をするまで，ポリ
シリコン層５はベース領域１０を画定する開口７の側壁
をも含めて酸化膜６によって完全に覆われている。

【００１９】従って，表面を清浄にするための熱処理を
加えても，ポリシリコン層５から汚染元素が成長表面ま
で表面拡散することはなく，ベース領域が成長されるコ
レクタ層表面は清浄に保たれる。

【００２０】本発明では，表面を清浄にするための上記
熱処理を還元性の雰囲気，例えば水素中で行う。これに
より，コレクタ層３及び酸化膜６のうちコレクタ層３と
酸化膜６との接合面に接する部分は蒸気圧の高い一酸化
シリコンとなり蒸発する。

【００２１】その結果，コレクタ層３と酸化膜６との接
合界面に接するコレクタ層３及び酸化膜６が除去され，
ベース領域を画定する開口７の底面全面が表出すると同
時に，ポリシリコン層５の側壁が表出するのである。

【００２２】引続きこの表出面にベース領域のエピタキ
シャル成長がなされる。従って，ベース領域は，ポリシ
リコン層の側壁と接して開口７の底面にエピタキシャル
成長され，この表出したポリシリコン層の側壁によりベ
ース領域とポリシリコン層とのオーミックコンタクトが
とられるのである。

【００２３】なお，ベース領域とポリシリコン層とのオ
ーミックコンタクトは，図１（ｂ），（ｃ）を参照し
て，清浄化のための熱処理の際に，ポリシリコン層から
コレクタ層に拡散した不純物により形成される拡散領域
によってもなされる。

【００２４】これにより，コンタクトの信頼性が確保さ
れるという効果を奏する。上記熱処理において，コレク
タ層との接合面近くの酸化膜が除去されポリシリコン層
の側壁が表出した後は，ポリシリコン層からの表面拡散
による汚染が起こり得る。

【００２５】しかし，この表面拡散による汚染が生ずる
のは，ポリシリコン層側壁の一部が表出してから必要な
範囲を表出し終わるまでの間であり，この期間を汚染が
問題とならない迄に短縮することは通常容易である。

【００２６】従って，コンタクトをとるためにポリシリ
コン層を表出しても問題となる程の汚染は生じないので
ある。このため，薄いベース領域を，不純物濃度分布が
精密に制御されたエピタキシャル成長層として形成する
ことができる。

【００２７】本発明の第二の構成では，図３を参照し
て，ポリシリコン層は窒化膜１３により覆われ，直接に
ベース領域を形成する開口７に表出することはない。従
って，ポリシリコン層からの汚染が生ずることはなく，
ベース層を汚染することなくエピタキシャル成長するこ
とができるのである。

【００２８】従って，ベース領域を薄く，かつ不純物分
布を精密に制御して形成することができる。なお本構成
では，エピタキシャル成長したベース領域とポリシリコ
ン層とのオーミックコンタクトは，前述した熱処理時に
生ずるポリシリコン層からの不純物の拡散によりコレク
タ層表面に形成された拡散領域との接触によりなされ
る。

【００２９】また，本発明では，ベース領域の堆積後に
サイドウオールを形成する必要がないかち，ベース領域
の堆積に続けてエミッタ領域を堆積することができる。
このため，清浄なベース・エミッタ界面となりエミッタ
抵抗の小さなトランジスタを製造することができる。

【００３０】

【実施例】本発明を実施例を参照して説明する。先ず，
本発明の第一実施例は，図１（ａ）を参照して，表面に
埋め込み領域２が設けられたシリコン基板１上に，ｎ型
シリコンからなるコレクタ層３をエピタキシャル成長し
た後，コレクタ領域１２を画定する絶縁分離帯４をコレ
クタ層３にＬＯＣＯＳにより形成する。

【００３１】次いで，例えば厚さ５００ｎｍのｐ型ポリ
シリコン層５をＣＶＤ法（化学気相堆積法）により堆積
し，異方性ＲＩＥ法（反応性イオンエッチング法）を用
いたフォトエッチングによりベース領域を画定する開口
７をコレクタ領域１２上に設ける。

【００３２】ポリシリコン層５はドープしたポリシリコ
ンをＣＶＤ法により堆積する，またはイオン注入によっ
てドープしてもよい。次いで，例えば厚さ６００ｎｍの
酸化膜６を例えばＣＶＤ法により堆積した後，エミッタ
領域を画定する開口８を酸化膜６に設ける。

【００３３】このとき，エミッタ領域１１はベース領域
１０に内包されるから，ポリシリコン層５に設けられた
開口７の側壁は，必然的に酸化膜６により被覆される。
次いで，図１（ｂ）を参照して，エピタキシャル表面を
清浄化するための熱処理を還元雰囲気，例えば一気圧の
水素中にて，１１００℃の温度で１０分間行う。

【００３４】なお，熱処理の圧力，温度，時間は，装置
および製造するトランジスタの形状，大きさにより適当
な条件を選定できることはいうまでもない。この熱処理
により，開口８の底面周囲でコレクタ層３と接する例え
ば厚さ１０ｎｍ程の酸化膜６が除去される。

【００３５】このため，ベース領域を画定する開口７の
底面全面にコクタ層３が表出すると同時に，開口７の側
壁をなすポリシリコン層５がコレクタ層との接合面から
例えば１０ｎｍ程の高さまで表出する。

【００３６】さらに，この熱処理により，開口７の底面
周辺のコレクタ層３にポリシリコン層５の不純物が拡散
し，高濃度の拡散領域９が形成される。なお，この領域
９の形成は本発明の第一，第二の構成の必須の要素では
ない。

【００３７】次いで，図１（ｃ）を参照して，ベース領
域１０となるｐ型シリコンを低温で，例えば７５０℃
で，ＣＶＤ法により選択的に開口７の底辺からエピタキ
シャル成長する。

【００３８】エピタキシャル成長した結晶は，清浄化の
ための熱処理により酸化膜６が除去されてコレクタ層３
の表出面との間に形成された間隙を埋めて成長し，この
間隙の形成により開口７の側面に表出されたポリシリコ
ン層５とオーミック接触する。

【００３９】また，エピタキシャル成長した結晶は，上
述の拡散領域９とオーミック接触してポリシリコン層５
と電気的に接続される。ベース領域が酸化膜６が除去さ
れた厚さよりも厚いとき，例えば１０ｎｍ以上のとき
は，ベース領域１０はエミッタ領域１１を画定する開口
８の一部を埋めて成長する。

【００４０】従って，エミッタ領域１１を形成する半導
体をこの上に堆積するだけで，特別に成長領域を規制す
る手段を採らなくとも，エミッタ領域を画定する開口８
により制限されたエミッタ領域１１が形成される。

【００４１】このため，ベース領域形成後に続けてエミ
ッタ領域を堆積することができ，途中で装置間を移送す
る必要がないから，清浄なベース・エミッタ界面を形成
することができるのである。

【００４２】次いで，図１（ｄ）を参照して，引続きエ
ミッタ領域１１となるｎ型半導体を堆積し，パターンニ
ングしてトランジスタを完成する。エミッタ領域１１と
して堆積する半導体は，エピタキシャル成長によるシリ
コン，炭化珪素結晶とすることもでき，またＣＶＤ法，
蒸着法によるこれらの多結晶とすることもできる。

【００４３】また，ベース領域１０を形成する半導体は
シリコン又はシリコンゲルマニュウム結晶を用いること
ができる。さらに，エミッタ領域１１をもエピタキシャ
ル成長することにより，イオン注入によらずに不純物を
注入することができるようになり，注入層を活性化する
熱処理を不要とすることができる。

【００４４】このため，熱拡散による不純物の再分布を
回避でき，その分布を精密に形成することができる。図
２は本発明の第一実施例説明図であり，図２（ａ）は清
浄化のための熱処理後の，図２（ｂ）は完成したエピタ
キシャルベーストランジスタの断面を表している。

【００４５】上述した本実施例において，図２（ａ）を
参照して，コレクタ層３との接合近くの酸化膜６が完全
に除去されずに残り，図２（ｂ）を参照して，ポリシリ
コン層５とベース領域１０とのコンタクトが不完全にな
ることがある。

【００４６】ポリシリコン層５からの不純物拡散により
コレクタ層３表面の開口７周辺部に形成される拡散領域
９は，かかる場合にポリシリコン層５とベース領域１０
との間に介在して電気的な接続を完全にするという効果
を奏する。

【００４７】図３は本発明の第二実施例工程図であり，
エピタキシャルベーストランジスタの断面を表してい
る。本発明の第二実施例は，図３（ａ）を参照して，シ
リコン基板１上のコレクタ層３にコレクタ領域を画定す
る絶縁分離帯４を形成し，ポリシリコン層５を堆積した
後，その上に薄いＳｉＯ₂ 膜に窒化膜を重ねた窒化膜１
３ａを堆積する。

【００４８】次いで，ポリシリコン層５に窒化膜１３ａ
とともにベース領域を画定する開口７を設ける。次い
で，全面に窒化膜１３ｂを堆積する。

【００４９】次いで，図３（ｂ）を参照して，全面を異
方性イオンエッチングして窒化膜１３ｂをエッチバック
し，開口７の側壁及びポリシリコンの上面に窒化膜１３
を残し開口７の底面の窒化膜を除去する。

【００５０】次いで，図３（ｃ）を参照して，第一実施
例と同様にエミッタ領域を画定する開口８を有する酸化
膜６を形成し，次いで熱処理してコレクタ層３と接合す
る近くの酸化膜６を除去し，開口７の底面を表出する。

【００５１】この場合，ポリシリコン層５は窒化膜１３
に覆われており，酸化膜６の除去によっても表出しない
のである。従って，ポリシリコン層５からの汚染を確実
に防止することができる。

【００５２】次いで，図３（ｄ）を参照して，第一実施
例と同様にベース，エミッタ領域を形成する。本例で
は，ベース領域１０とポリシリコン層５とのオーミック
接続は，コレクタ層３と接合する近くの酸化膜６を除去
する熱処理の際に，開口７の底面周辺部のコレクタ層３
表面に形成される拡散領域９を介してなされる。

【００５３】

【発明の効果】本発明によれば，ベース領域領域が堆積
される前の堆積面の汚染を防止することができるから，
ベース領域の低温における成長が可能となり，薄くかつ
不純物分布を精密に制御されたベースを有するエピタキ
シャルベーストランジスタを含む半導体装置の製造方法
を提供することができるので，半導体装置の性能向上に
寄与するところが大きい。

【図面の簡単な説明】

【図１】 本発明の第一実施例工程図

【図２】 本発明の第一実施例説明図

【図３】 本発明の第二実施例説明図

【図４】 従来の実施例工程図

【符号の説明】

１ 基板 ２ 埋め込み領域 ３ コレクタ層 ４ 絶縁分離帯 ５ ポリシリコン層 ６ 酸化膜 ７ 開口 ８ エミッタ領域を画定する開口 ９ 拡散領域 １０ ベース領域 １１ エミッタ領域 １１ａ ポリシリコン １２ コレクタ領域 １３，１３ａ，１３ｂ 窒化膜 １４ サイドウオール

Claims (2)

【特許請求の範囲】
1. 【請求項１】 コレクタ領域（１２）と，該コレクタ領
   域（１２）上に選択的にエピタキシャル成長して形成さ
   れたベース領域（１０）と，該ベース領域（１０）上に
   形成されたエミッタ領域（１１）とを有するトランジス
   タを含む半導体装置の製造方法において， 該コレクタ領域（１２）が形成された第１導電型のコレ
   クタ層（３）上に，該ベース領域（１０）を画定する開
   口（７）を有し，少なくとも該開口（７）の周辺の一部
   で該コレクタ層（３）と接する第２導電型のポリシリコ
   ン層（５）を形成する工程と， 該ベース領域（１０）を画定する開口（７）の中に該エ
   ミッタ領域（１１）を画定する開口（８）を有し，該ポ
   リシリコン層（５）を覆う酸化膜（ＳｉＯ₂膜）（６）
   を形成する工程と， 次いで，還元性の雰囲気中で熱処理して，該酸化膜
   （６）及び該コレクタ層（３）の該酸化膜（６）と該コ
   レクタ層（３）との接合面に近接する部分を除去し，該
   ベース領域（１０）を画定する開口（７）底面の該酸化
   膜（６）と接合していたコレクタ層（３）の表面を表出
   する工程と， 次いで，該酸化膜（６）をマスクとして該コレクタ層
   （３）上に第２導電型の半導体を選択的にエピタキシャ
   ル成長して該ポリシリコン層（５）とオーミック接続す
   る該ベース領域（１０）を形成する工程とを有すること
   を特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて， 上記ポリシリコン層（５）と上記酸化膜（６）との間に
   上記ポリシリコン層（５）を覆う窒化シリコン薄膜（１
   ３）を設けることを特徴とする半導体装置の製造方法。