JPH0563177A - Ｃｃｄ撮像素子 - Google Patents
Ｃｃｄ撮像素子Info
- Publication number
- JPH0563177A JPH0563177A JP3222923A JP22292391A JPH0563177A JP H0563177 A JPH0563177 A JP H0563177A JP 3222923 A JP3222923 A JP 3222923A JP 22292391 A JP22292391 A JP 22292391A JP H0563177 A JPH0563177 A JP H0563177A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- source follower
- follower circuit
- well region
- ccd image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 ＣＣＤ撮像素子の出力部を構成するソースフ
ォロア回路の利得を向上し、ＣＣＤ撮像素子の感度向上
を図る。 【構成】 電荷転送部１からの信号電荷を一旦フローテ
ィングディフージョン領域ＦＤに蓄積し、その蓄積電荷
に基づく電圧変化を駆動用ＭＯＳトランジスタ３と負荷
用ＭＯＳトランジスタ４からなるソースフォロア回路５
に供給することによって、ソースフォロア回路５の出力
端子Ｔｏｕｔから出力電圧Ｖｏｕｔとして取出すように
した出力部を有するＣＣＤ撮像素子において、ソースフ
ォロア回路５の駆動用ＭＯＳトランジスタ３及び負荷用
ＭＯＳトランジスタ４を半導体基板１１のウエル領域２
１及び２２内に形成し、駆動用ＭＯＳトランジスタ３に
対応するウエル領域２１と負荷用ＭＯＳトランジスタ４
に対応するウエル領域２２の不純物濃度を互に異なるよ
うに設定して構成する。
ォロア回路の利得を向上し、ＣＣＤ撮像素子の感度向上
を図る。 【構成】 電荷転送部１からの信号電荷を一旦フローテ
ィングディフージョン領域ＦＤに蓄積し、その蓄積電荷
に基づく電圧変化を駆動用ＭＯＳトランジスタ３と負荷
用ＭＯＳトランジスタ４からなるソースフォロア回路５
に供給することによって、ソースフォロア回路５の出力
端子Ｔｏｕｔから出力電圧Ｖｏｕｔとして取出すように
した出力部を有するＣＣＤ撮像素子において、ソースフ
ォロア回路５の駆動用ＭＯＳトランジスタ３及び負荷用
ＭＯＳトランジスタ４を半導体基板１１のウエル領域２
１及び２２内に形成し、駆動用ＭＯＳトランジスタ３に
対応するウエル領域２１と負荷用ＭＯＳトランジスタ４
に対応するウエル領域２２の不純物濃度を互に異なるよ
うに設定して構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ撮像素子、特に
その出力部の構成に関する。
その出力部の構成に関する。
【０００２】
【従来の技術】ＣＣＤ撮像素子、特にその出力部は、図
２に示すように、ＣＣＤで構成された電荷転送部１の次
段に、出力ゲートＯＧを隔ててフローティングディフー
ジョン領域ＦＤ、リセットゲートＲＧ及びリセットドレ
イン領域ＲＤからなる放電用素子２を有し、更にこの放
電用素子２の後段に駆動用ＭＯＳトランジスタ３と負荷
用ＭＯＳトランジスタ４からなるソースフォロア回路５
を有する出力バッファ６を具備してなる。
２に示すように、ＣＣＤで構成された電荷転送部１の次
段に、出力ゲートＯＧを隔ててフローティングディフー
ジョン領域ＦＤ、リセットゲートＲＧ及びリセットドレ
イン領域ＲＤからなる放電用素子２を有し、更にこの放
電用素子２の後段に駆動用ＭＯＳトランジスタ３と負荷
用ＭＯＳトランジスタ４からなるソースフォロア回路５
を有する出力バッファ６を具備してなる。
【０００３】そして、上記電荷転送部１のうち、最終段
の転送部７から転送される信号電荷を一旦フローティン
グディフージョン領域ＦＤに蓄積し、その蓄積電荷に基
づく電圧変化を後段のソースフォロア回路５に供給する
ことにより、ソースフォロア回路５の出力端子Ｔｏｕｔ
から出力電圧Ｖｏｕｔとして取出すようになされてい
る。出力端子Ｔｏｕｔから出力電圧Ｖｏｕｔを取出した
後は、リセットゲートＲＧにリセットパルスＰR を供給
してフローティングディフージョン領域ＦＤを初期電圧
Ｖｄｄにリセットし、フローティングディフージョン領
域ＦＤに蓄積されていた電荷をリセットドレイン領域Ｒ
Ｄ側に掃出すようになされている。
の転送部７から転送される信号電荷を一旦フローティン
グディフージョン領域ＦＤに蓄積し、その蓄積電荷に基
づく電圧変化を後段のソースフォロア回路５に供給する
ことにより、ソースフォロア回路５の出力端子Ｔｏｕｔ
から出力電圧Ｖｏｕｔとして取出すようになされてい
る。出力端子Ｔｏｕｔから出力電圧Ｖｏｕｔを取出した
後は、リセットゲートＲＧにリセットパルスＰR を供給
してフローティングディフージョン領域ＦＤを初期電圧
Ｖｄｄにリセットし、フローティングディフージョン領
域ＦＤに蓄積されていた電荷をリセットドレイン領域Ｒ
Ｄ側に掃出すようになされている。
【０００４】従来、駆動用ＭＯＳトランジスタ３及び負
荷用ＭＯＳトランジスタ４からなるソースフォロア回路
５は具体的には図５に示すように構成される。即ち、第
１導電形例えばＮ形の半導体基板１１に形成した第２導
電形即ちＰ形ウエル領域１２内にＮ形拡散層１３，１４
及び１５を形成し、Ｎ形拡散層１３及び１４内のウエル
領域表面にゲート絶縁膜を介してゲート電極１６を形成
し、このＮ形拡散層１３及び１４を夫々ドレイン及びソ
ースとするＮチャンネル形の駆動用ＭＯＳトランジスタ
３を形成し、また、Ｎ形拡散層１４及び１５間のウエル
領域表面にゲート絶縁膜を介してゲート電極１７を形成
し、このＮ形拡散層１４及び１５を夫々ドレイン及びソ
ースとするＮチャンネル形の負荷用ＭＯＳトランジスタ
４を形成してソースフォロア回路５が構成される。
荷用ＭＯＳトランジスタ４からなるソースフォロア回路
５は具体的には図５に示すように構成される。即ち、第
１導電形例えばＮ形の半導体基板１１に形成した第２導
電形即ちＰ形ウエル領域１２内にＮ形拡散層１３，１４
及び１５を形成し、Ｎ形拡散層１３及び１４内のウエル
領域表面にゲート絶縁膜を介してゲート電極１６を形成
し、このＮ形拡散層１３及び１４を夫々ドレイン及びソ
ースとするＮチャンネル形の駆動用ＭＯＳトランジスタ
３を形成し、また、Ｎ形拡散層１４及び１５間のウエル
領域表面にゲート絶縁膜を介してゲート電極１７を形成
し、このＮ形拡散層１４及び１５を夫々ドレイン及びソ
ースとするＮチャンネル形の負荷用ＭＯＳトランジスタ
４を形成してソースフォロア回路５が構成される。
【０００５】一方、同じＰ形ウエル領域１２の他部にＮ
形拡散層によるフローティングディフージョン領域ＦＤ
が形成され、このフローティングディフージョン領域Ｆ
Ｄが駆動用ＭＯＳトランジスタ３のゲート電極１６に接
続される。
形拡散層によるフローティングディフージョン領域ＦＤ
が形成され、このフローティングディフージョン領域Ｆ
Ｄが駆動用ＭＯＳトランジスタ３のゲート電極１６に接
続される。
【０００６】通常、Ｐ形ウエル領域１２にはＰ形高濃度
領域１８を通して接地電位が与えられ、Ｎ形半導体基板
１１には正の電位が与えられる。また負荷用ＭＯＳトラ
ンジスタ４のソース（拡散層）１５は接地電位となって
いる。従って、Ｐ形ウエル領域１２が空乏化するとソー
ス（拡散層）１５とＰ形ウエル領域１２とが順方向バイ
アスになる可能性が生じ、出力回路として機能し得なく
なる。そこで、従来、Ｐ形ウエル領域１２は空乏化しな
いような不純物濃度に設定されている。
領域１８を通して接地電位が与えられ、Ｎ形半導体基板
１１には正の電位が与えられる。また負荷用ＭＯＳトラ
ンジスタ４のソース（拡散層）１５は接地電位となって
いる。従って、Ｐ形ウエル領域１２が空乏化するとソー
ス（拡散層）１５とＰ形ウエル領域１２とが順方向バイ
アスになる可能性が生じ、出力回路として機能し得なく
なる。そこで、従来、Ｐ形ウエル領域１２は空乏化しな
いような不純物濃度に設定されている。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来の出力部においては、ソースフォロア回路５を構成す
る駆動用ＭＯＳトランジスタ３と負荷用ＭＯＳトランジ
スタ４とが同一濃度のＰ形ウエル領域１２内に形成され
るため、駆動用ＭＯＳトランジスタ３と負荷用ＭＯＳト
ランジスタ４の夫々に最適なＩ−Ｖ特性が得られず、出
力回路の利得が低下する不都合があった。
来の出力部においては、ソースフォロア回路５を構成す
る駆動用ＭＯＳトランジスタ３と負荷用ＭＯＳトランジ
スタ４とが同一濃度のＰ形ウエル領域１２内に形成され
るため、駆動用ＭＯＳトランジスタ３と負荷用ＭＯＳト
ランジスタ４の夫々に最適なＩ−Ｖ特性が得られず、出
力回路の利得が低下する不都合があった。
【０００８】即ち、負荷用ＭＯＳトランジスタ４では図
３に示す理想的なＩ−Ｖ特性とならず、図４に示す傾き
のあるＩ−Ｖ特性となる。一方、駆動用ＭＯＳトランジ
スタ３ではＰ形ウエル領域１２が空乏化されずゲート下
のウエル領域が接地電位に固定されることによる所謂バ
ックゲート効果によって、特性上、駆動用ＭＯＳトラン
ジスタ３のドレイン電流Ｉｄが減少し、それに伴う出力
電圧Ｖｏｕｔが減少する。これが為に、入力電圧Ｖｉｎ
に対する出力電圧Ｖｏｕｔの比、即ち利得が低く抑えら
れてしまう。
３に示す理想的なＩ−Ｖ特性とならず、図４に示す傾き
のあるＩ−Ｖ特性となる。一方、駆動用ＭＯＳトランジ
スタ３ではＰ形ウエル領域１２が空乏化されずゲート下
のウエル領域が接地電位に固定されることによる所謂バ
ックゲート効果によって、特性上、駆動用ＭＯＳトラン
ジスタ３のドレイン電流Ｉｄが減少し、それに伴う出力
電圧Ｖｏｕｔが減少する。これが為に、入力電圧Ｖｉｎ
に対する出力電圧Ｖｏｕｔの比、即ち利得が低く抑えら
れてしまう。
【０００９】初段のソースフォロア回路５の場合、出力
回路の利得のみでなく、電荷電圧変換効率の減少にもな
る。即ち、駆動用ＭＯＳトランジスタ３のドレイン電流
Ｉｄの減少を回避するためにはゲートの幅Ｗ／長さＬの
比を大とすればよいが、幅Ｗを大きくしてトランジスタ
サイズを大きくすると、結果的にフローティングディフ
ージョンの容量が大きくなり、電荷電圧変換効率が下が
る。従って、二重に利得が劣化することになる。利得が
低くなることによりＣＣＤ撮像素子としての感度も低く
なる。
回路の利得のみでなく、電荷電圧変換効率の減少にもな
る。即ち、駆動用ＭＯＳトランジスタ３のドレイン電流
Ｉｄの減少を回避するためにはゲートの幅Ｗ／長さＬの
比を大とすればよいが、幅Ｗを大きくしてトランジスタ
サイズを大きくすると、結果的にフローティングディフ
ージョンの容量が大きくなり、電荷電圧変換効率が下が
る。従って、二重に利得が劣化することになる。利得が
低くなることによりＣＣＤ撮像素子としての感度も低く
なる。
【００１０】本発明は、上述の点に鑑み、出力回路の利
得を向上させ、感度向上を図ったＣＣＤ撮像素子を提供
するものである。
得を向上させ、感度向上を図ったＣＣＤ撮像素子を提供
するものである。
【００１１】
【課題を解決するための手段】本発明は、電荷転送部１
からの信号電荷を一旦フローティングディフージョンＦ
Ｄに蓄積し、その蓄積電荷に基づく電圧変化を駆動用ト
ランジスタ素子３と負荷用トランジスタ素子４からなる
ソースフォロア回路５に供給することによって、ソース
フォロア回路５の出力端子Ｔｏｕｔから出力電圧として
取出すようにした出力部を有するＣＣＤ撮像素子におい
て、ソースフォロア回路５の駆動用トランジスタ素子３
及び負荷用トランジスタ素子４を半導体基板１のウエル
領域２１、２２内に形成すると共に、駆動用トランジス
タ素子３に対応するウエル領域２１と負荷用トランジス
タ素子４に対応するウエル領域２２の不純物濃度を互い
に異なるように設定する。
からの信号電荷を一旦フローティングディフージョンＦ
Ｄに蓄積し、その蓄積電荷に基づく電圧変化を駆動用ト
ランジスタ素子３と負荷用トランジスタ素子４からなる
ソースフォロア回路５に供給することによって、ソース
フォロア回路５の出力端子Ｔｏｕｔから出力電圧として
取出すようにした出力部を有するＣＣＤ撮像素子におい
て、ソースフォロア回路５の駆動用トランジスタ素子３
及び負荷用トランジスタ素子４を半導体基板１のウエル
領域２１、２２内に形成すると共に、駆動用トランジス
タ素子３に対応するウエル領域２１と負荷用トランジス
タ素子４に対応するウエル領域２２の不純物濃度を互い
に異なるように設定する。
【００１２】即ち、駆動用トランジスタ素子３を形成す
るウエル領域２１では空乏化させることができる低濃度
にし、負荷用トランジスタ素子４を形成するウエル領域
２２では、空乏化しない所謂ニュートラル化し得る高濃
度に設定する。
るウエル領域２１では空乏化させることができる低濃度
にし、負荷用トランジスタ素子４を形成するウエル領域
２２では、空乏化しない所謂ニュートラル化し得る高濃
度に設定する。
【００１３】
【作用】本発明においては、負荷用トランジスタ素子４
に対応するウエル領域２２と、駆動用トランジスタ素子
３に対応するウエル領域２１の濃度を異ならしめること
により、夫々のＩ−Ｖ特性を最適化することができる。
に対応するウエル領域２２と、駆動用トランジスタ素子
３に対応するウエル領域２１の濃度を異ならしめること
により、夫々のＩ−Ｖ特性を最適化することができる。
【００１４】即ち、負荷用トランジスタ素子４では、そ
の対応するウエル領域２２が空乏化しない高濃度に設定
されているので、ゲート下のウエル領域部が接地電位に
固定され所謂ニュートラル化され、従ってドレイン電流
変動のない図３に示す理想に近いＩ−Ｖ特性が得られ
る。
の対応するウエル領域２２が空乏化しない高濃度に設定
されているので、ゲート下のウエル領域部が接地電位に
固定され所謂ニュートラル化され、従ってドレイン電流
変動のない図３に示す理想に近いＩ−Ｖ特性が得られ
る。
【００１５】一方、駆動用トランジスタ素子３では、そ
の対応するウエル領域２１が空乏化する低濃度に設定さ
れるので、上述のバックゲート効果がなくなり、ドレイ
ン電流の減少が回避される。従って、ソースフォロア回
路５の利得が向上し、ＣＣＤ撮像素子としての感度が向
上する。
の対応するウエル領域２１が空乏化する低濃度に設定さ
れるので、上述のバックゲート効果がなくなり、ドレイ
ン電流の減少が回避される。従って、ソースフォロア回
路５の利得が向上し、ＣＣＤ撮像素子としての感度が向
上する。
【００１６】
【実施例】以下、図１を参照して本発明の実施例を説明
する。
する。
【００１７】本例に係るＣＣＤ撮像素子は、前述の図２
に示すと同様に、ＣＣＤで構成された電荷転送部１の次
段に、出力ゲートＯＧを隔ててフローティングディフー
ジョン領域ＦＤ、リセットゲートＲＧ及びリセットドレ
イン領域ＲＤからなる放電用素子２を有し、この放電用
素子２の後段に駆動用ＭＯＳトランジスタ３と負荷用Ｍ
ＯＳトランジスタ４からのなるソースフォロア回路５を
有する出力バッファ６６を具備して成る。
に示すと同様に、ＣＣＤで構成された電荷転送部１の次
段に、出力ゲートＯＧを隔ててフローティングディフー
ジョン領域ＦＤ、リセットゲートＲＧ及びリセットドレ
イン領域ＲＤからなる放電用素子２を有し、この放電用
素子２の後段に駆動用ＭＯＳトランジスタ３と負荷用Ｍ
ＯＳトランジスタ４からのなるソースフォロア回路５を
有する出力バッファ６６を具備して成る。
【００１８】しかして、本例においては、ソースフォロ
ア回路５を図１に示すように構成する。即ち、ＣＣＤ撮
像素子を構成する基板となる第１導電形例えばＮ形の半
導体基板１に濃度を異にした第２導電形即ちＰ形の第１
ウエル領域２１と第２ウエル領域２２を互に接するよう
にして形成する。この場合、第１ウエル領域２１は空乏
化される低濃度で形成し、第２ウエル領域２２は空乏化
されないように第１ウエル領域２１より高濃度で形成す
る。
ア回路５を図１に示すように構成する。即ち、ＣＣＤ撮
像素子を構成する基板となる第１導電形例えばＮ形の半
導体基板１に濃度を異にした第２導電形即ちＰ形の第１
ウエル領域２１と第２ウエル領域２２を互に接するよう
にして形成する。この場合、第１ウエル領域２１は空乏
化される低濃度で形成し、第２ウエル領域２２は空乏化
されないように第１ウエル領域２１より高濃度で形成す
る。
【００１９】そして、低濃度の第１ウエル領域２１に駆
動用ＭＯＳトランジスタ３を形成し、高濃度の第２ウエ
ル領域２２に負荷用ＭＯＳトランジスタ４を形成してソ
ースフォロア回路５を構成する。
動用ＭＯＳトランジスタ３を形成し、高濃度の第２ウエ
ル領域２２に負荷用ＭＯＳトランジスタ４を形成してソ
ースフォロア回路５を構成する。
【００２０】この場合、第１ウエル領域２１にＮ形の第
１拡散層１３を形成し、第１及び第２のウエル領域２１
及び２２に跨がってＮ形の第２拡散層１４を形成し、第
２ウエル領域２２にＮ形の第３拡散層１５を形成する。
そして第１及び第２の拡散層１３及び１４間の第１ウエ
ル領域表面にゲート絶縁膜を介してゲート電極１６を形
成して駆動用ＭＯＳトランジスタ３を形成する。また、
第２及び第３の拡散層１４及び１５間の第２ウエル領域
表面にゲート絶縁膜を介してゲート電極１７を形成して
負荷用ＭＯＳトランジスタ４を形成する。
１拡散層１３を形成し、第１及び第２のウエル領域２１
及び２２に跨がってＮ形の第２拡散層１４を形成し、第
２ウエル領域２２にＮ形の第３拡散層１５を形成する。
そして第１及び第２の拡散層１３及び１４間の第１ウエ
ル領域表面にゲート絶縁膜を介してゲート電極１６を形
成して駆動用ＭＯＳトランジスタ３を形成する。また、
第２及び第３の拡散層１４及び１５間の第２ウエル領域
表面にゲート絶縁膜を介してゲート電極１７を形成して
負荷用ＭＯＳトランジスタ４を形成する。
【００２１】そして、第１ウエル領域２１内に形成した
フローティングディフージョン領域ＦＤと駆動用ＭＯＳ
トランジスタ３のゲート電極１６が接続され、駆動用Ｍ
ＯＳトランジスタ３のドレイン（拡散層）１３に電圧Ｖ
ｄｄが印加され、拡散層１４より出力端子Ｔｏｕｔが導
出される。また、負荷用ＭＯＳトランジスタ４のゲート
電極１７には所定のゲート電圧Ｖｇｇが印加され、その
ソース（拡散層）１５が接地電位となる。第１及び第２
のウエル領域２１及び２２には第２ウエル領域２２に設
けたＰ形高濃度領域１８を通じて接地電位が印加れる。
フローティングディフージョン領域ＦＤと駆動用ＭＯＳ
トランジスタ３のゲート電極１６が接続され、駆動用Ｍ
ＯＳトランジスタ３のドレイン（拡散層）１３に電圧Ｖ
ｄｄが印加され、拡散層１４より出力端子Ｔｏｕｔが導
出される。また、負荷用ＭＯＳトランジスタ４のゲート
電極１７には所定のゲート電圧Ｖｇｇが印加され、その
ソース（拡散層）１５が接地電位となる。第１及び第２
のウエル領域２１及び２２には第２ウエル領域２２に設
けたＰ形高濃度領域１８を通じて接地電位が印加れる。
【００２２】上述の構成によれば、ソースフォロア回路
５の負荷用ＭＯＳトランジスタ４側ではその第２ウエル
領域２２が高濃度で形成されるので、ゲート下に対応す
るウエル領域部は空乏化せず接地電位に固定され、所謂
ニュートラル化される。このため、負荷用ＭＯＳトラン
ジスタ４のＩ−Ｖ特性は図３に示す理想的な特性とな
る。
５の負荷用ＭＯＳトランジスタ４側ではその第２ウエル
領域２２が高濃度で形成されるので、ゲート下に対応す
るウエル領域部は空乏化せず接地電位に固定され、所謂
ニュートラル化される。このため、負荷用ＭＯＳトラン
ジスタ４のＩ−Ｖ特性は図３に示す理想的な特性とな
る。
【００２３】一方、駆動用ＭＯＳトランジスタ３側で
は、第１ウエル領域２１が低濃度で形成されるので、第
１ウエル領域２１は空乏化する。このため、バックゲー
ト効果が抑えられ、ドレイン電流Ｉｄの減少が回避され
る。従って、トランジスタサイズを大きくする必要がな
くなり、ソースフォロア回路５の利得を向上することが
でき、且つ、電荷電圧変換効率を向上することができ
る。従って、ＣＣＤ撮像素子としての感度を向上するこ
とができる。
は、第１ウエル領域２１が低濃度で形成されるので、第
１ウエル領域２１は空乏化する。このため、バックゲー
ト効果が抑えられ、ドレイン電流Ｉｄの減少が回避され
る。従って、トランジスタサイズを大きくする必要がな
くなり、ソースフォロア回路５の利得を向上することが
でき、且つ、電荷電圧変換効率を向上することができ
る。従って、ＣＣＤ撮像素子としての感度を向上するこ
とができる。
【００２４】また本構成によれば、半導体製造プロセス
での変動即ち製造ばらつきに対して、動作のばらつきも
少なくなる。
での変動即ち製造ばらつきに対して、動作のばらつきも
少なくなる。
【００２５】上例では、第１、第２及び第３拡散層１
３、１４及び１５を用いてソースフォロア回路５を形成
したが、その他、図示せざるも、第１ウエル領域及び第
２ウエル領域を形成し、第１ウエル領域に対の拡散層を
形成して駆動用ＭＯＳトランジスタ３を形成し、第２ウ
エル領域に対の拡散層を形成して負荷用ＭＯＳトランジ
スタ４を形成し、夫々のウエル領域に接地電位を印加す
るようにした構成にも適用できる。
３、１４及び１５を用いてソースフォロア回路５を形成
したが、その他、図示せざるも、第１ウエル領域及び第
２ウエル領域を形成し、第１ウエル領域に対の拡散層を
形成して駆動用ＭＯＳトランジスタ３を形成し、第２ウ
エル領域に対の拡散層を形成して負荷用ＭＯＳトランジ
スタ４を形成し、夫々のウエル領域に接地電位を印加す
るようにした構成にも適用できる。
【００２６】
【発明の効果】本発明によれば、ＣＣＤ撮像素子の出力
部において、そのソースフォロア回路の駆動用トランジ
スタ素子と負荷用トランジスタ素子を共に最適なＩ−Ｖ
特性とすることができ、ソースフォロア回路の利得を向
上し、また電荷電圧変換効率を向上することができる。
従ってＣＣＤ撮像素子の感度を向上することができる。
部において、そのソースフォロア回路の駆動用トランジ
スタ素子と負荷用トランジスタ素子を共に最適なＩ−Ｖ
特性とすることができ、ソースフォロア回路の利得を向
上し、また電荷電圧変換効率を向上することができる。
従ってＣＣＤ撮像素子の感度を向上することができる。
【図１】本発明によるＣＣＤ撮像素子の出力部の要部の
断面図である。
断面図である。
【図２】ＣＣＤ撮像素子の出力部の構成図である。
【図３】出力部を構成するソースフォロア回路の負荷用
ＭＯＳトランジスタに要求される理想的なＩ−Ｖ特性図
である。
ＭＯＳトランジスタに要求される理想的なＩ−Ｖ特性図
である。
【図４】従来のＣＣＤ撮像素子における出力部の負荷用
ＭＯＳトランジスタのＩ−Ｖ特性図である。
ＭＯＳトランジスタのＩ−Ｖ特性図である。
【図５】従来のＣＣＤ撮像素子の出力部の要部の断面図
である。
である。
１ 電荷転送部 ２ 放電用素子 ＯＧ 出力ゲート ＦＤ フローティングディフージョン領域 ＲＧ リセットゲート ＲＤ リセットドレイン領域 ３ 駆動用ＭＯＳトランジスタ ４ 負荷用ＭＯＳトランジスタ ５ ソースフォロア回路 １１ Ｎ形半導体基板 １２、２１、２２ Ｐ形ウエル領域 １３、１４，１５ 拡散層 １８ Ｐ形高濃度領域
Claims (1)
- 【請求項１】 電荷転送部からの信号電荷を一旦フロー
ディングディフージョンに蓄積し、その蓄積電荷に基づ
く電圧変化を駆動用トランジスタ素子と負荷用トランジ
スタ素子からなるソースフォロア回路に供給することに
よって、該ソースフォロア回路の出力端子から出力電圧
として取出すようにした出力部を有するＣＣＤ撮像素子
において、 上記ソースフォロア回路の駆動用トランジスタ素子及び
負荷用トランジスタ素子が半導体基板のウエル領域内に
形成され、 上記駆動用トランジスタ素子に対応するウエル領域と上
記負荷用トランジスタ素子に対応するウエル領域の不純
物濃度が互いに異なるように設定されて成るＣＣＤ撮像
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03222923A JP3118889B2 (ja) | 1991-09-03 | 1991-09-03 | Ｃｃｄ撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03222923A JP3118889B2 (ja) | 1991-09-03 | 1991-09-03 | Ｃｃｄ撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563177A true JPH0563177A (ja) | 1993-03-12 |
| JP3118889B2 JP3118889B2 (ja) | 2000-12-18 |
Family
ID=16789985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03222923A Expired - Fee Related JP3118889B2 (ja) | 1991-09-03 | 1991-09-03 | Ｃｃｄ撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3118889B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0605958A1 (en) * | 1992-12-28 | 1994-07-13 | Sharp Kabushiki Kaisha | Solid state imaging device having high-sensitivity and low-noise characteristics by reducing electrostatic capacity of interconnection |
| EP0657946A1 (en) * | 1993-12-09 | 1995-06-14 | Kabushiki Kaisha Toshiba | Solid state image sensing device |
| US6407440B1 (en) * | 2000-02-25 | 2002-06-18 | Micron Technology Inc. | Pixel cell with high storage capacitance for a CMOS imager |
| US6465819B2 (en) * | 1998-08-25 | 2002-10-15 | Nec Corporation | Solid state imaging apparatus with transistors having different gate insulating film thickness and manufacturing method for the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097186B2 (ja) | 1991-06-04 | 2000-10-10 | ソニー株式会社 | 固体撮像装置 |
-
1991
- 1991-09-03 JP JP03222923A patent/JP3118889B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0605958A1 (en) * | 1992-12-28 | 1994-07-13 | Sharp Kabushiki Kaisha | Solid state imaging device having high-sensitivity and low-noise characteristics by reducing electrostatic capacity of interconnection |
| EP0657946A1 (en) * | 1993-12-09 | 1995-06-14 | Kabushiki Kaisha Toshiba | Solid state image sensing device |
| US6465819B2 (en) * | 1998-08-25 | 2002-10-15 | Nec Corporation | Solid state imaging apparatus with transistors having different gate insulating film thickness and manufacturing method for the same |
| US6407440B1 (en) * | 2000-02-25 | 2002-06-18 | Micron Technology Inc. | Pixel cell with high storage capacitance for a CMOS imager |
| US6723594B2 (en) | 2000-02-25 | 2004-04-20 | Howard E. Rhodes | Pixel cell with high storage capacitance for a CMOS imager |
| US6853045B2 (en) | 2000-02-25 | 2005-02-08 | Micron Technology, Inc. | Pixel cell with high storage capacitance for a CMOS imager |
| US7199405B2 (en) | 2000-02-25 | 2007-04-03 | Micron Technology, Inc. | Pixel cell with high storage capacitance for a CMOS imager |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3118889B2 (ja) | 2000-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6677656B2 (en) | High-capacitance photodiode | |
| CN101320744B (zh) | 固态成像装置及其制造方法 | |
| US6946637B2 (en) | Image sensing device using MOS type image sensing elements | |
| US8247853B2 (en) | Stratified photodiode for high resolution CMOS image sensor implemented with STI technology | |
| JP2000082839A (ja) | フォトダイオ―ド、これを用いたイメ―ジセンサの単位画素及びこれからデ―タを得る方法 | |
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| US8114696B2 (en) | CMOS image sensor with asymmetric well structure of source follower | |
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| US20080296630A1 (en) | CMOS image sensor and pixel of the same | |
| JP2003142675A (ja) | Ｃｍｏｓイメージセンサ | |
| CN100382329C (zh) | 电荷检测装置 | |
| US20060192234A1 (en) | Solid-state imaging device | |
| JP3624042B2 (ja) | 光電変換装置 | |
| JP3118889B2 (ja) | Ｃｃｄ撮像素子 | |
| JP2746154B2 (ja) | 固体撮像素子 | |
| US6465819B2 (en) | Solid state imaging apparatus with transistors having different gate insulating film thickness and manufacturing method for the same | |
| JP2001196572A (ja) | 光電変換装置 | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| US6023195A (en) | On-chip source follower amplifier | |
| JPH05291550A (ja) | 固体撮像装置及びその製造方法 | |
| JP2986752B2 (ja) | 半導体装置 | |
| KR100436060B1 (ko) | 전하운송효율을 높인 시모스 이미지센서 | |
| JPH07297295A (ja) | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 | |
| JP3084034B2 (ja) | 半導体装置 | |
| JP2828124B2 (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |