JPH0563196A - 薄膜半導体装置及びその製造方法並び液晶表示装置 - Google Patents
薄膜半導体装置及びその製造方法並び液晶表示装置Info
- Publication number
- JPH0563196A JPH0563196A JP22395391A JP22395391A JPH0563196A JP H0563196 A JPH0563196 A JP H0563196A JP 22395391 A JP22395391 A JP 22395391A JP 22395391 A JP22395391 A JP 22395391A JP H0563196 A JPH0563196 A JP H0563196A
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- thin film
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】高移動度かつ低オフ電流の逆スタガ構造ＴＦＴ
を形成し、最終的には液晶表示装置において、駆動用周
辺回路を表示部と同一基板上に内蔵することが可能なＴ
ＦＴを形成することを目的とする。 【構成】絶縁性基板上にゲート電極を形成した後、プラ
ズマＣＶＤ法でＳｉＮ膜を堆積する。次に、プラズマＣ
ＶＤ法でａ−Ｓｉ：Ｈ膜を１０〜４０ｎｍの膜厚で堆積
した後、エキシマレーザを１３０〜２００ｍＪ／cm2 の
エネルギーで照射し、前記ａ−Ｓｉ：Ｈ膜をpoly−Ｓｉ
膜に変換する。次に、前記poly−Ｓｉ膜の上部にプラズ
マＣＶＤ法でａ−Ｓｉ：Ｈ膜を堆積した後、ソース・ド
レイン領域を形成し、最後にパッシベーション膜を形成
する。この様にして形成したＴＦＴはエキシマレーザの
照射時にＳｉＮ膜の膜質を損なうことなく、高移動度か
つ低オフ電流の特性となる。
を形成し、最終的には液晶表示装置において、駆動用周
辺回路を表示部と同一基板上に内蔵することが可能なＴ
ＦＴを形成することを目的とする。 【構成】絶縁性基板上にゲート電極を形成した後、プラ
ズマＣＶＤ法でＳｉＮ膜を堆積する。次に、プラズマＣ
ＶＤ法でａ−Ｓｉ：Ｈ膜を１０〜４０ｎｍの膜厚で堆積
した後、エキシマレーザを１３０〜２００ｍＪ／cm2 の
エネルギーで照射し、前記ａ−Ｓｉ：Ｈ膜をpoly−Ｓｉ
膜に変換する。次に、前記poly−Ｓｉ膜の上部にプラズ
マＣＶＤ法でａ−Ｓｉ：Ｈ膜を堆積した後、ソース・ド
レイン領域を形成し、最後にパッシベーション膜を形成
する。この様にして形成したＴＦＴはエキシマレーザの
照射時にＳｉＮ膜の膜質を損なうことなく、高移動度か
つ低オフ電流の特性となる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜半導体装置に係り、
特に液晶表示装置に用いる逆スタガ構造の薄膜トランジ
スタ並びにその製造方法に関する。
特に液晶表示装置に用いる逆スタガ構造の薄膜トランジ
スタ並びにその製造方法に関する。
【０００２】
【従来の技術】従来より、逆スタガ構造の薄膜トランジ
スタ（以下ＴＦＴと略記）はゲート絶縁膜，半導体薄
膜，高濃度不純物層をプラズマＣＶＤ法により順次連続
形成できるため製造工程が容易であり、遮光膜が不要で
あるという利点などから液晶ディスプレイ用アクティブ
マトリクス基板に広く用いられている。図２は逆スタガ
構造ａ−Ｓｉ ＴＦＴのプロセスフロー及び構造断面図
を示す。このように、プラズマＣＶＤ膜（ゲート絶縁
膜，半導体薄膜，高濃度不純物層）を３層連続に形成で
きるため特性のばらつきは小さい。しかし、水素化非晶
質シリコン膜（以下ａ−Ｓｉ：Ｈ膜と略記）をチャネル
層に使用した場合、電界効果移動度が０.５cm2／Ｖ・ｓ
程度と小さいため、液晶表示装置の画素部に用いるには
十分であるが、画素部と同一基板上に前記ａ−Ｓｉ Ｔ
ＦＴで駆動用周辺回路を構成することは非常に困難であ
る。
スタ（以下ＴＦＴと略記）はゲート絶縁膜，半導体薄
膜，高濃度不純物層をプラズマＣＶＤ法により順次連続
形成できるため製造工程が容易であり、遮光膜が不要で
あるという利点などから液晶ディスプレイ用アクティブ
マトリクス基板に広く用いられている。図２は逆スタガ
構造ａ−Ｓｉ ＴＦＴのプロセスフロー及び構造断面図
を示す。このように、プラズマＣＶＤ膜（ゲート絶縁
膜，半導体薄膜，高濃度不純物層）を３層連続に形成で
きるため特性のばらつきは小さい。しかし、水素化非晶
質シリコン膜（以下ａ−Ｓｉ：Ｈ膜と略記）をチャネル
層に使用した場合、電界効果移動度が０.５cm2／Ｖ・ｓ
程度と小さいため、液晶表示装置の画素部に用いるには
十分であるが、画素部と同一基板上に前記ａ−Ｓｉ Ｔ
ＦＴで駆動用周辺回路を構成することは非常に困難であ
る。
【０００３】そこで、上記問題点を克服するためａ−Ｓ
ｉ：Ｈ膜にレーザビームを照射し、電界効果移動度を向
上させる方法が考えられている。特に発振波長が紫外光
領域であるエキシマレーザはａ−Ｓｉ：Ｈ膜に対して吸
収係数が大きく、ガラス基板への熱的影響が小さい。そ
のため、安価な低融点ガラスを使用することができると
ともに、レーザを用いることで局所的な結晶化も可能で
ある。
ｉ：Ｈ膜にレーザビームを照射し、電界効果移動度を向
上させる方法が考えられている。特に発振波長が紫外光
領域であるエキシマレーザはａ−Ｓｉ：Ｈ膜に対して吸
収係数が大きく、ガラス基板への熱的影響が小さい。そ
のため、安価な低融点ガラスを使用することができると
ともに、レーザを用いることで局所的な結晶化も可能で
ある。
【０００４】上記プロセスを利用した従来の多結晶シリ
コン薄膜トランジスタ（以下poly−Ｓｉ ＴＦＴと略
記）の製造方法の一例を以下に示す。
コン薄膜トランジスタ（以下poly−Ｓｉ ＴＦＴと略
記）の製造方法の一例を以下に示す。
【０００５】ガラス基板上にスパッタ法により形成した
クロム（Ｃｒ）やアルミニウム（Ａｌ）等でゲート電極
を形成した後、ゲート絶縁膜，ａ−Ｓｉ：Ｈ膜を順次プ
ラズマＣＶＤ法で堆積する。その後、ＸｅＣｌエキシマ
レーザを照射し、前記ａ−Ｓｉ：Ｈ膜をpoly−Ｓｉ膜に
変換する。この時の構造断面図を図３に示す。次に、オ
ーミックコンタクト層としてｎ型シリコン膜をプラズマ
ＣＶＤ法で堆積し、ＴＦＴを形成する部分のＳｉ膜をホ
ト・エッチング工程により島状加工する。その後、スパ
ッタ法により形成したＣｒやＡｌ等でソース電極，ドレ
イン電極を形成し、両電極をマスクにチャネル部に対応
する部分上のｎ型シリコン膜をドライエッチング法等で
選択除去する。最後に、全面にパッシペーション膜を被
着形成し、目的のpoly−Ｓｉ ＴＦＴを製造している
(特開平2−130913号公報記載）。
クロム（Ｃｒ）やアルミニウム（Ａｌ）等でゲート電極
を形成した後、ゲート絶縁膜，ａ−Ｓｉ：Ｈ膜を順次プ
ラズマＣＶＤ法で堆積する。その後、ＸｅＣｌエキシマ
レーザを照射し、前記ａ−Ｓｉ：Ｈ膜をpoly−Ｓｉ膜に
変換する。この時の構造断面図を図３に示す。次に、オ
ーミックコンタクト層としてｎ型シリコン膜をプラズマ
ＣＶＤ法で堆積し、ＴＦＴを形成する部分のＳｉ膜をホ
ト・エッチング工程により島状加工する。その後、スパ
ッタ法により形成したＣｒやＡｌ等でソース電極，ドレ
イン電極を形成し、両電極をマスクにチャネル部に対応
する部分上のｎ型シリコン膜をドライエッチング法等で
選択除去する。最後に、全面にパッシペーション膜を被
着形成し、目的のpoly−Ｓｉ ＴＦＴを製造している
(特開平2−130913号公報記載）。
【０００６】上記従来例と異なるものとして、図４に示
すように全面にパッシベーション膜を被着形成した後に
ＸｅＣｌエキシマレーザを照射する方法が考えられてい
る。この方法によれば、従来のａ−Ｓｉ ＴＦＴの製造
プロセス完了後にレーザを照射するため、プロセス変更
が最も少ない（特開昭60−245124号公報記載）。
すように全面にパッシベーション膜を被着形成した後に
ＸｅＣｌエキシマレーザを照射する方法が考えられてい
る。この方法によれば、従来のａ−Ｓｉ ＴＦＴの製造
プロセス完了後にレーザを照射するため、プロセス変更
が最も少ない（特開昭60−245124号公報記載）。
【０００７】又、ａ−Ｓｉ：Ｈ膜にレーザビームを照射
して逆スタガ構造ＴＦＴを高移動度化する方法及び構造
として以下のものも考えられる。一般にａ−ＳｉＴＦＴ
の場合、ｎ型シリコン膜とａ−Ｓｉ：Ｈ膜のエッチング
は選択性が小さいため、チャネル層となるａ−Ｓｉ：Ｈ
膜をある程度厚くしておく必要がある。しかし、ａ−Ｓ
ｉ：Ｈ膜を厚くした場合、エキシマレーザを高エネルギ
ーで照射しても膜全体を結晶化することが困難であり、
実際オン電流が流れるゲート絶縁膜との界面付近の結晶
性向上が不十分となる。そのため、ＴＦＴの電界効果移
動度の向上も小さい。そこで、まずａ−Ｓｉ：Ｈ膜を薄
く堆積した後、レーザビームを照射して前記ａ−Ｓｉ：
Ｈ膜をpoly−Ｓｉ膜に改質し、次に前記poly−Ｓｉ膜の
上部にａ−Ｓｉ：Ｈ膜を堆積する。この様に、チャネル
層をpoly−Ｓｉとａ−Ｓｉ：Ｈの二層構造とすることで
電界効果移動度を向上させ、なおかつｎ型シリコン膜の
エッチングに裕度を持たせることができる。
して逆スタガ構造ＴＦＴを高移動度化する方法及び構造
として以下のものも考えられる。一般にａ−ＳｉＴＦＴ
の場合、ｎ型シリコン膜とａ−Ｓｉ：Ｈ膜のエッチング
は選択性が小さいため、チャネル層となるａ−Ｓｉ：Ｈ
膜をある程度厚くしておく必要がある。しかし、ａ−Ｓ
ｉ：Ｈ膜を厚くした場合、エキシマレーザを高エネルギ
ーで照射しても膜全体を結晶化することが困難であり、
実際オン電流が流れるゲート絶縁膜との界面付近の結晶
性向上が不十分となる。そのため、ＴＦＴの電界効果移
動度の向上も小さい。そこで、まずａ−Ｓｉ：Ｈ膜を薄
く堆積した後、レーザビームを照射して前記ａ−Ｓｉ：
Ｈ膜をpoly−Ｓｉ膜に改質し、次に前記poly−Ｓｉ膜の
上部にａ−Ｓｉ：Ｈ膜を堆積する。この様に、チャネル
層をpoly−Ｓｉとａ−Ｓｉ：Ｈの二層構造とすることで
電界効果移動度を向上させ、なおかつｎ型シリコン膜の
エッチングに裕度を持たせることができる。
【０００８】
【発明が解決しようとする課題】上記従来技術では、結
晶化するＳｉ膜の膜厚、レーザビームを照射する際のエ
ネルギー、さらにはレーザビームを照射した際のゲート
絶縁膜への加熱の影響等に関して配慮がなされていな
い。
晶化するＳｉ膜の膜厚、レーザビームを照射する際のエ
ネルギー、さらにはレーザビームを照射した際のゲート
絶縁膜への加熱の影響等に関して配慮がなされていな
い。
【０００９】ＴＦＴが逆スタガ構造であるため、結晶化
するａ−Ｓｉ：Ｈ膜が厚い場合には、高エネルギーのレ
ーザビームを照射しても実際にオン電流が流れるゲート
絶縁膜との界面付近の結晶性を向上させるのが困難であ
る。そのため、電界効果移動度を向上させることも困難
となる。しかし、ａ−Ｓｉ：Ｈ膜の膜厚を１００ｎｍ以
下にすることで、前記ａ−Ｓｉ：Ｈ膜全体を結晶化する
ことができる。そのため、ＳｉＯ2 膜によりゲート絶縁
膜を構成した場合には、上記のように膜厚を制限するこ
とにより電界効果移動度を向上できる。
するａ−Ｓｉ：Ｈ膜が厚い場合には、高エネルギーのレ
ーザビームを照射しても実際にオン電流が流れるゲート
絶縁膜との界面付近の結晶性を向上させるのが困難であ
る。そのため、電界効果移動度を向上させることも困難
となる。しかし、ａ−Ｓｉ：Ｈ膜の膜厚を１００ｎｍ以
下にすることで、前記ａ−Ｓｉ：Ｈ膜全体を結晶化する
ことができる。そのため、ＳｉＯ2 膜によりゲート絶縁
膜を構成した場合には、上記のように膜厚を制限するこ
とにより電界効果移動度を向上できる。
【００１０】しかし、ＳｉＮ膜でゲート絶縁膜を構成し
た場合には、上記ＳｉＯ2 膜の場合とは得られるＴＦＴ
の特性が異なる。レーザビームをａ−Ｓｉ：Ｈ膜に照射
した場合、Ｓｉ膜は潜熱をもち、この潜熱はａ−Ｓｉ：
Ｈ膜の膜厚が厚いほど大きい。従って、ａ−Ｓｉ：Ｈ膜
の膜厚が厚いほどゲート絶縁膜への加熱の影響は大きく
なる。さらには照射するレーザが高エネルギーであるほ
ど前記影響は大きい。ＳｉＯ2 膜のように膜中に水素が
含有されていない場合には、上記のような加熱の影響に
よる膜質の劣化は起こらない。しかし、ＳｉＮ膜のよう
に膜中に多量の水素を含んでいる場合には、この加熱の
影響により前記含有水素が離脱し、膜質が著しく劣化す
る。そのため、ＴＦＴを形成した際の電気特性も低下す
る。
た場合には、上記ＳｉＯ2 膜の場合とは得られるＴＦＴ
の特性が異なる。レーザビームをａ−Ｓｉ：Ｈ膜に照射
した場合、Ｓｉ膜は潜熱をもち、この潜熱はａ−Ｓｉ：
Ｈ膜の膜厚が厚いほど大きい。従って、ａ−Ｓｉ：Ｈ膜
の膜厚が厚いほどゲート絶縁膜への加熱の影響は大きく
なる。さらには照射するレーザが高エネルギーであるほ
ど前記影響は大きい。ＳｉＯ2 膜のように膜中に水素が
含有されていない場合には、上記のような加熱の影響に
よる膜質の劣化は起こらない。しかし、ＳｉＮ膜のよう
に膜中に多量の水素を含んでいる場合には、この加熱の
影響により前記含有水素が離脱し、膜質が著しく劣化す
る。そのため、ＴＦＴを形成した際の電気特性も低下す
る。
【００１１】又、上記従来技術では、オフ電流（以下Ｉ
OFF と略記）や逆方向リーク電流（以下ＩREV と略記）
について十分に配慮されておらず、最終的に液晶ディス
プレイ用アクティブマトリクス基板に駆動用周辺回路を
内蔵できない問題があった。
OFF と略記）や逆方向リーク電流（以下ＩREV と略記）
について十分に配慮されておらず、最終的に液晶ディス
プレイ用アクティブマトリクス基板に駆動用周辺回路を
内蔵できない問題があった。
【００１２】本発明は、ゲート絶縁膜の膜質を劣化させ
ることなく、電界効果移動度が大きくかつオフ電流が低
いＴＦＴを形成し、最終的には駆動用周辺回路を表示部
と同一基板上に内蔵することを目的とする。
ることなく、電界効果移動度が大きくかつオフ電流が低
いＴＦＴを形成し、最終的には駆動用周辺回路を表示部
と同一基板上に内蔵することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明では逆スタガ構造ＴＦＴを以下の構成とし
た。絶縁性基板上にゲート電極、ＳｉＮ膜を形成した
後、チャネル層を前記SiN膜と接する側からpoly−Ｓ
ｉ，ａ−Ｓｉ：Ｈの二層構造とし、なおかつpoly−Ｓｉ
の膜厚を１０ｎｍ以上４０ｎｍ以下とする逆スタガ構造
ＴＦＴである。
に、本発明では逆スタガ構造ＴＦＴを以下の構成とし
た。絶縁性基板上にゲート電極、ＳｉＮ膜を形成した
後、チャネル層を前記SiN膜と接する側からpoly−Ｓ
ｉ，ａ−Ｓｉ：Ｈの二層構造とし、なおかつpoly−Ｓｉ
の膜厚を１０ｎｍ以上４０ｎｍ以下とする逆スタガ構造
ＴＦＴである。
【００１４】上記目的を達成するために、本発明は逆ス
タガ構造ＴＦＴの製造方法を以下のようにした。まず絶
縁性基板上にゲート電極，ＳｉＮ膜を形成した後、ａ−
Ｓｉ：Ｈ膜を１０ｎｍ以上４０ｎｍ以下の膜厚で堆積す
る。その後、エキシマレーザを１３０ｍＪ／cm2 以上２
００ｍＪ／cm2 のエネルギーで照射し、前記ａ−Ｓｉ：
Ｈ膜をpoly−Ｓｉ膜に変換する。その際の照射雰囲気
は、ＨｅやＡｒなどの不活性ガス中或いは真空中が望ま
しい。前記poly−Ｓｉ膜形成後、その上部にａ−Ｓｉ：
Ｈ膜を堆積し、ＴＦＴを形成する部分のＳｉ膜を島状加
工する。次に、ソース・ドレイン電極を形成し、両電極
をマスクにチャネル部に対応する部分上のｎ型シリコン
膜をドライエッチング法等で選択除去する。最後に、全
面にパッシベーション膜を形成して、目的の高移動度の
ＴＦＴを形成する。
タガ構造ＴＦＴの製造方法を以下のようにした。まず絶
縁性基板上にゲート電極，ＳｉＮ膜を形成した後、ａ−
Ｓｉ：Ｈ膜を１０ｎｍ以上４０ｎｍ以下の膜厚で堆積す
る。その後、エキシマレーザを１３０ｍＪ／cm2 以上２
００ｍＪ／cm2 のエネルギーで照射し、前記ａ−Ｓｉ：
Ｈ膜をpoly−Ｓｉ膜に変換する。その際の照射雰囲気
は、ＨｅやＡｒなどの不活性ガス中或いは真空中が望ま
しい。前記poly−Ｓｉ膜形成後、その上部にａ−Ｓｉ：
Ｈ膜を堆積し、ＴＦＴを形成する部分のＳｉ膜を島状加
工する。次に、ソース・ドレイン電極を形成し、両電極
をマスクにチャネル部に対応する部分上のｎ型シリコン
膜をドライエッチング法等で選択除去する。最後に、全
面にパッシベーション膜を形成して、目的の高移動度の
ＴＦＴを形成する。
【００１５】
【作用】上記のようにして製造した本発明の逆スタガ構
造ＴＦＴは、レーザを照射する際のａ−Ｓｉ：Ｈ膜の膜
厚が４０ｎｍ以下であるためＳｉ膜の潜熱が小さく、そ
のためＳｉＮ膜への加熱の影響も小さい。一方、ａ−Ｓ
ｉ：Ｈ膜の膜厚が４０ｎｍを超えると潜熱が大きくな
り、ＳｉＮ膜が加熱される。そのため、ＳｉＮ膜中のＳ
ｉ−Ｈ結合が切断され、含有水素が離脱して膜質が著し
く劣化する。この様な状態で形成した場合、電界効果移
動度が小さく、しきい電圧が大きく、オフ電流が高いＴ
ＦＴとなる。しかし、本発明の手段によりＴＦＴを形成
することで、ゲート絶縁膜の膜厚を劣化させることはな
い。又、結晶化したＳｉ膜の上部にａ−Ｓｉ：Ｈ膜を堆
積するためチャネル層を厚くすることができ、ｎ型シリ
コン膜をドライエッチング法等で選択除去する際のプロ
セスの裕度を増すことができる。この様にして形成した
ＴＦＴは、ゲート電極に順方向電圧を印加してトランジ
スタをオン状態にした場合、反転層はキャリア移動度の
大きいpoly−Ｓｉ膜中に形成され、かつスタガ構造であ
るため反転層とソース・ドレインの重なりが大きく、po
ly−Ｓｉ膜とａ−Ｓｉ：Ｈ膜の二層構造でもオン電流が
大きくとれる。なお、poly−Ｓｉ膜の膜厚は反転層の厚
さよりも厚くする必要があり、さらには成膜の安定性な
どを考慮すると、poly−Ｓｉ膜の膜厚は１０ｎｍ以上で
あることが望ましい。
造ＴＦＴは、レーザを照射する際のａ−Ｓｉ：Ｈ膜の膜
厚が４０ｎｍ以下であるためＳｉ膜の潜熱が小さく、そ
のためＳｉＮ膜への加熱の影響も小さい。一方、ａ−Ｓ
ｉ：Ｈ膜の膜厚が４０ｎｍを超えると潜熱が大きくな
り、ＳｉＮ膜が加熱される。そのため、ＳｉＮ膜中のＳ
ｉ−Ｈ結合が切断され、含有水素が離脱して膜質が著し
く劣化する。この様な状態で形成した場合、電界効果移
動度が小さく、しきい電圧が大きく、オフ電流が高いＴ
ＦＴとなる。しかし、本発明の手段によりＴＦＴを形成
することで、ゲート絶縁膜の膜厚を劣化させることはな
い。又、結晶化したＳｉ膜の上部にａ−Ｓｉ：Ｈ膜を堆
積するためチャネル層を厚くすることができ、ｎ型シリ
コン膜をドライエッチング法等で選択除去する際のプロ
セスの裕度を増すことができる。この様にして形成した
ＴＦＴは、ゲート電極に順方向電圧を印加してトランジ
スタをオン状態にした場合、反転層はキャリア移動度の
大きいpoly−Ｓｉ膜中に形成され、かつスタガ構造であ
るため反転層とソース・ドレインの重なりが大きく、po
ly−Ｓｉ膜とａ−Ｓｉ：Ｈ膜の二層構造でもオン電流が
大きくとれる。なお、poly−Ｓｉ膜の膜厚は反転層の厚
さよりも厚くする必要があり、さらには成膜の安定性な
どを考慮すると、poly−Ｓｉ膜の膜厚は１０ｎｍ以上で
あることが望ましい。
【００１６】又、電界が集中するソース・ドレイン領域
との接合部にａ−Ｓｉ：Ｈ膜が存在するため電界が緩和
され、オフ電流や逆方向リーク電流を抑えることができ
る。又、ゲート絶縁膜に接する側のＳｉ層の膜厚を４０
ｎｍ以下としても、２００ｍＪ／cm2 を超えるエネルギ
ーのエキシマレーザを照射した場合には、ＳｉＮ膜が加
熱され、膜中の含有水素が離脱して膜質が劣化する現象
が起こる。しかし、エキシマレーザの照射エネルギーを
２００ｍＪ／cm2 以下とすることで、ＳｉＮ膜の膜厚を
劣化させることなく、Ｓｉ膜を結晶化することができ
る。又、１３０ｍＪ／cm2 以下の照射エネルギーではａ
−Ｓｉ：Ｈ膜の結晶化が安定して起こらないため、照射
エネルギーの下限は１３０ｍＪ／cm2 である。
との接合部にａ−Ｓｉ：Ｈ膜が存在するため電界が緩和
され、オフ電流や逆方向リーク電流を抑えることができ
る。又、ゲート絶縁膜に接する側のＳｉ層の膜厚を４０
ｎｍ以下としても、２００ｍＪ／cm2 を超えるエネルギ
ーのエキシマレーザを照射した場合には、ＳｉＮ膜が加
熱され、膜中の含有水素が離脱して膜質が劣化する現象
が起こる。しかし、エキシマレーザの照射エネルギーを
２００ｍＪ／cm2 以下とすることで、ＳｉＮ膜の膜厚を
劣化させることなく、Ｓｉ膜を結晶化することができ
る。又、１３０ｍＪ／cm2 以下の照射エネルギーではａ
−Ｓｉ：Ｈ膜の結晶化が安定して起こらないため、照射
エネルギーの下限は１３０ｍＪ／cm2 である。
【００１７】上記ＴＦＴ構造及び製造方法により、目的
とする駆動用回路内蔵液晶表示装置が実現できる。
とする駆動用回路内蔵液晶表示装置が実現できる。
【００１８】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１９】実施例１ 図１は、本発明の構成を示す薄膜トランジスタの構造断
面図である。ガラス基板１上にまずＣｒによりゲート電
極２を形成した後、ゲート絶縁膜３を堆積する。その
後、ａ−Ｓｉ：Ｈ膜を１０〜８０ｎｍの膜厚で各々堆積
し、Ｈｅ雰囲気中でＸｅＣｌエキシマレーザを２００ｍ
Ｊ／cm2 のエネルギーで照射した。この時、ａ−Ｓｉ：
Ｈ膜中の含有水素量が多い場合には、エキシマレーザを
照射するとＳｉ膜が剥離するため、レーザアニールの前
処理として４００℃以上で熱処理したり、或いはＡｒレ
ーザ等のエネルギービームを照射してａ−Ｓｉ：Ｈ膜中
の含有水素量を制御する必要がある。以上のようにして
エキシマレーザを照射することで、前記ａ−Ｓｉ：Ｈ膜
はpoly−Ｓｉ膜４に改質される。次に、Ｓｉ膜のトータ
ル膜厚が２２０ｎｍになるように前記poly−Ｓｉ膜４の
上部にａ−Ｓｉ：Ｈ膜５を堆積し、その後ｎ型シリコン
層６を３５ｎｍ堆積する。次に、ＴＦＴを形成する部分
のＳｉ膜をホト・エッチング工程により島状加工した
後、Ａｌ等でソース・ドレイン電極７を形成する。両電
極をマスクにチャネル部に対応する部分上のｎ型シリコ
ン膜をドライエッチング法で除去した後、最後に全面に
パッシベーション膜を被着形成して、目的のＴＦＴが完
成する。図５は、ゲート絶縁膜をＳｉＮ膜或いはＳｉＯ
2 膜により構成した場合のpoly−Ｓｉ膜の膜厚と電界効
果移動度との関係を示す。ＳｉＯ2 膜によりゲート絶縁
膜を構成した場合、poly−Ｓｉ膜が１０〜８０ｎｍの範
囲で電界効果移動度２０ｃｍ2／Ｖ・ｓ 程度のTFTが得
られる。しかし、ＳｉＮ膜によりゲート絶縁膜を構成し
た場合、poly−Ｓｉ膜の膜厚が４０ｎｍを超えると、電
界効果移動度が著しく低下する。この様にＳｉＮ膜をゲ
ート絶縁膜に使用した場合には、poly−Ｓｉ膜の膜厚を
４０ｎｍ以下にする必要があるが、前記のように膜厚を
制限することによりＳｉＯ2 膜をゲート絶縁膜に用いた
場合と同様に電界効果移動度２０ｃｍ2／Ｖ・ｓ のＴＦ
Ｔを形成することができる。
面図である。ガラス基板１上にまずＣｒによりゲート電
極２を形成した後、ゲート絶縁膜３を堆積する。その
後、ａ−Ｓｉ：Ｈ膜を１０〜８０ｎｍの膜厚で各々堆積
し、Ｈｅ雰囲気中でＸｅＣｌエキシマレーザを２００ｍ
Ｊ／cm2 のエネルギーで照射した。この時、ａ−Ｓｉ：
Ｈ膜中の含有水素量が多い場合には、エキシマレーザを
照射するとＳｉ膜が剥離するため、レーザアニールの前
処理として４００℃以上で熱処理したり、或いはＡｒレ
ーザ等のエネルギービームを照射してａ−Ｓｉ：Ｈ膜中
の含有水素量を制御する必要がある。以上のようにして
エキシマレーザを照射することで、前記ａ−Ｓｉ：Ｈ膜
はpoly−Ｓｉ膜４に改質される。次に、Ｓｉ膜のトータ
ル膜厚が２２０ｎｍになるように前記poly−Ｓｉ膜４の
上部にａ−Ｓｉ：Ｈ膜５を堆積し、その後ｎ型シリコン
層６を３５ｎｍ堆積する。次に、ＴＦＴを形成する部分
のＳｉ膜をホト・エッチング工程により島状加工した
後、Ａｌ等でソース・ドレイン電極７を形成する。両電
極をマスクにチャネル部に対応する部分上のｎ型シリコ
ン膜をドライエッチング法で除去した後、最後に全面に
パッシベーション膜を被着形成して、目的のＴＦＴが完
成する。図５は、ゲート絶縁膜をＳｉＮ膜或いはＳｉＯ
2 膜により構成した場合のpoly−Ｓｉ膜の膜厚と電界効
果移動度との関係を示す。ＳｉＯ2 膜によりゲート絶縁
膜を構成した場合、poly−Ｓｉ膜が１０〜８０ｎｍの範
囲で電界効果移動度２０ｃｍ2／Ｖ・ｓ 程度のTFTが得
られる。しかし、ＳｉＮ膜によりゲート絶縁膜を構成し
た場合、poly−Ｓｉ膜の膜厚が４０ｎｍを超えると、電
界効果移動度が著しく低下する。この様にＳｉＮ膜をゲ
ート絶縁膜に使用した場合には、poly−Ｓｉ膜の膜厚を
４０ｎｍ以下にする必要があるが、前記のように膜厚を
制限することによりＳｉＯ2 膜をゲート絶縁膜に用いた
場合と同様に電界効果移動度２０ｃｍ2／Ｖ・ｓ のＴＦ
Ｔを形成することができる。
【００２０】実施例２ 次に、ａ−Ｓｉ：Ｈ膜に照射するエキシマレーザのエネ
ルギーを変えた場合について以下に示す。ガラス基板上
にスパッタ法によりＣｒを１２０ｎｍ堆積し、ホト・エ
ッチング工程によりゲート電極を形成する。次に、プラ
ズマＣＶＤ法によりＳｉＮ膜、ａ−Ｓｉ：Ｈ膜を各々３
５０ｎｍ，３０ｎｍ堆積する。その後、エキシマレーザ
を照射する前処理として４００℃１５分間窒素雰囲気中
で熱処理を行い、ａ−Ｓｉ：Ｈ膜中の含有水素量を減少
させる。この前処理は、Ａｒレーザ等のエネルギービー
ムを照射しても良い。次に、エキシマレーザを１００〜
２５０ｍＪ／cm2 のエネルギーで照射し、前記ａ−Ｓ
ｉ：Ｈ膜をpoly−Ｓｉ膜４に改質する。その後、プラズ
マＣＶＤ法によりａ−Ｓｉ：Ｈ膜５、ｎ型シリコン膜６
を各々１９０ｎｍ，３５ｎｍ堆積し、ＴＦＴを形成する
部分のＳｉ膜をホト・エッチング工程により島状加工す
る。次に、スパッタ法により形成したＡｌでソース・ド
レイン電極と形成した後、両電極をマスクにチャネル部
に対応する部分上のｎ型シリコン膜をドライエッチング
法等で選択除去する。最後に、全面にパッシベーション
膜を形成してＴＦＴが完成する。この様にして形成した
ＴＦＴの電界効果移動度とエキシマレーザの照射エネル
ギーとの関係を図６に示す。エキシマレーザの照射エネ
ルギーが１３０ｍＪ／cm2以下ではａ−Ｓｉ：Ｈ膜が結
晶化せず、電界効果移動度の向上は見られない。又、エ
キシマレーザの照射エネルギーが２００ｍＪ／cm2 を超
えるとＳｉＮ膜中の水素が昇温により離脱するため、電
界効果移動度が著しく低下する。又、オフ電流も電界効
果移動度の低下と共に増加している。しかし、エキシマ
レーザの照射エネルギーを１３０〜２００ｍＪ／cm2 と
することで電界効果移動度２０cm2／Ｖ・ｓ 、オフ電流
２ｐＡのＴＦＴをばらつきなく製造することができた。
ルギーを変えた場合について以下に示す。ガラス基板上
にスパッタ法によりＣｒを１２０ｎｍ堆積し、ホト・エ
ッチング工程によりゲート電極を形成する。次に、プラ
ズマＣＶＤ法によりＳｉＮ膜、ａ−Ｓｉ：Ｈ膜を各々３
５０ｎｍ，３０ｎｍ堆積する。その後、エキシマレーザ
を照射する前処理として４００℃１５分間窒素雰囲気中
で熱処理を行い、ａ−Ｓｉ：Ｈ膜中の含有水素量を減少
させる。この前処理は、Ａｒレーザ等のエネルギービー
ムを照射しても良い。次に、エキシマレーザを１００〜
２５０ｍＪ／cm2 のエネルギーで照射し、前記ａ−Ｓ
ｉ：Ｈ膜をpoly−Ｓｉ膜４に改質する。その後、プラズ
マＣＶＤ法によりａ−Ｓｉ：Ｈ膜５、ｎ型シリコン膜６
を各々１９０ｎｍ，３５ｎｍ堆積し、ＴＦＴを形成する
部分のＳｉ膜をホト・エッチング工程により島状加工す
る。次に、スパッタ法により形成したＡｌでソース・ド
レイン電極と形成した後、両電極をマスクにチャネル部
に対応する部分上のｎ型シリコン膜をドライエッチング
法等で選択除去する。最後に、全面にパッシベーション
膜を形成してＴＦＴが完成する。この様にして形成した
ＴＦＴの電界効果移動度とエキシマレーザの照射エネル
ギーとの関係を図６に示す。エキシマレーザの照射エネ
ルギーが１３０ｍＪ／cm2以下ではａ−Ｓｉ：Ｈ膜が結
晶化せず、電界効果移動度の向上は見られない。又、エ
キシマレーザの照射エネルギーが２００ｍＪ／cm2 を超
えるとＳｉＮ膜中の水素が昇温により離脱するため、電
界効果移動度が著しく低下する。又、オフ電流も電界効
果移動度の低下と共に増加している。しかし、エキシマ
レーザの照射エネルギーを１３０〜２００ｍＪ／cm2 と
することで電界効果移動度２０cm2／Ｖ・ｓ 、オフ電流
２ｐＡのＴＦＴをばらつきなく製造することができた。
【００２１】実施例３ 次に、ゲート絶縁膜を陽極酸化膜とＳｉＮ膜の二層構造
にした場合の実施例を図７を用いて説明する。
にした場合の実施例を図７を用いて説明する。
【００２２】ガラス基板１上にＡｌ膜１０をスパッタ法
により圧力５４μＰａ、パワー2.1ｋＷ、基板温度１０
０℃の条件で２５０ｎｍ堆積する。ホト・エッチング工
程によりゲート電極パターンを形成した後、Ａｌの表面
を陽極化成する。この時形成するＡｌ2Ｏ3膜１１の膜厚
は２００ｎｍとする。その後、プラズマＣＶＤ法により
ＳｉＮ膜３を圧力０.６Torr、パワー６０Ｗ、基板温度
３５０℃、ガス流量ＳｉＨ4８sccm ＮＨ3４８sccmＮ2
１６０sccmの条件で２００ｎｍ、ａ−Ｓｉ：Ｈ膜を圧力
０.６Torr、パワー４０Ｗ、基板温度３００℃、ガス流
量ＳｉＨ4１４sccm Ｈ2４０sccmの条件で３０ｎｍ連続
形成した後、Ａｒレーザを出力６.０Ｗ、ビーム径２.０
mmφ、走査速度３.０mm／ｓの条件で、ＴＦＴを形成す
る部分上のａ−Ｓｉ：Ｈ膜に照射する。これにより、ａ
−Ｓｉ：Ｈ膜中の水素量を減少させ、マキシマレーザを
照射した時の膜剥がれを防止する。Ａｒレーザを照射し
た後、ＸｅＣｌエキシマレーザを１７０ｍＪ／cm2 のエ
ネルギーで照射して前記ａ−Ｓｉ：Ｈ膜をpoly−Ｓｉ膜
４に改質する。次に、プラズマＣＶＤ法でａ−Ｓｉ：Ｈ
膜５を前記ａ−Ｓｉ：Ｈ膜と同条件で１９０ｎｍ、ｎ型
シリコン膜６を圧力０.６Torr、パワー４０Ｗ、基板温
度２５０℃、ガス流量ＳｉＨ4２０sccm ＰＨ3２０sccm
Ｈ2 ５０sccmの条件で３５ｎｍ連続形成する。その
後、Ｓｉ膜をホト・エッチング工程により島状加工した
後、Ｃｒ膜１２，Ａｌ膜１０をスパッタ法によりゲート
Ａｌ膜と同条件で各々６０ｎｍ，４００ｎｍ形成し、ソ
ース・ドレイン電極にパターニングする。両電極をマス
クにチャネル部に対応する部分上のｎ型シリコン膜をド
ライエッチング法で選択除去した後、全面にパッシベー
ション膜８を１μｍ形成して目的のＴＦＴが完成する。
これにより、電界効果移動度２０cm2／Ｖｓ、しきい電
圧２Ｖ、オフ電流２ｐＡ（Ｗ／Ｌ＝１０)のＴＦＴが形
成できた。又、陽極化成後にエキシマレーザ等のエネル
ギービームを照射することでＳｉＮ膜との密着性が向上
し、ＴＦＴ特性のばらつきが一層小さくなる。
により圧力５４μＰａ、パワー2.1ｋＷ、基板温度１０
０℃の条件で２５０ｎｍ堆積する。ホト・エッチング工
程によりゲート電極パターンを形成した後、Ａｌの表面
を陽極化成する。この時形成するＡｌ2Ｏ3膜１１の膜厚
は２００ｎｍとする。その後、プラズマＣＶＤ法により
ＳｉＮ膜３を圧力０.６Torr、パワー６０Ｗ、基板温度
３５０℃、ガス流量ＳｉＨ4８sccm ＮＨ3４８sccmＮ2
１６０sccmの条件で２００ｎｍ、ａ−Ｓｉ：Ｈ膜を圧力
０.６Torr、パワー４０Ｗ、基板温度３００℃、ガス流
量ＳｉＨ4１４sccm Ｈ2４０sccmの条件で３０ｎｍ連続
形成した後、Ａｒレーザを出力６.０Ｗ、ビーム径２.０
mmφ、走査速度３.０mm／ｓの条件で、ＴＦＴを形成す
る部分上のａ−Ｓｉ：Ｈ膜に照射する。これにより、ａ
−Ｓｉ：Ｈ膜中の水素量を減少させ、マキシマレーザを
照射した時の膜剥がれを防止する。Ａｒレーザを照射し
た後、ＸｅＣｌエキシマレーザを１７０ｍＪ／cm2 のエ
ネルギーで照射して前記ａ−Ｓｉ：Ｈ膜をpoly−Ｓｉ膜
４に改質する。次に、プラズマＣＶＤ法でａ−Ｓｉ：Ｈ
膜５を前記ａ−Ｓｉ：Ｈ膜と同条件で１９０ｎｍ、ｎ型
シリコン膜６を圧力０.６Torr、パワー４０Ｗ、基板温
度２５０℃、ガス流量ＳｉＨ4２０sccm ＰＨ3２０sccm
Ｈ2 ５０sccmの条件で３５ｎｍ連続形成する。その
後、Ｓｉ膜をホト・エッチング工程により島状加工した
後、Ｃｒ膜１２，Ａｌ膜１０をスパッタ法によりゲート
Ａｌ膜と同条件で各々６０ｎｍ，４００ｎｍ形成し、ソ
ース・ドレイン電極にパターニングする。両電極をマス
クにチャネル部に対応する部分上のｎ型シリコン膜をド
ライエッチング法で選択除去した後、全面にパッシベー
ション膜８を１μｍ形成して目的のＴＦＴが完成する。
これにより、電界効果移動度２０cm2／Ｖｓ、しきい電
圧２Ｖ、オフ電流２ｐＡ（Ｗ／Ｌ＝１０)のＴＦＴが形
成できた。又、陽極化成後にエキシマレーザ等のエネル
ギービームを照射することでＳｉＮ膜との密着性が向上
し、ＴＦＴ特性のばらつきが一層小さくなる。
【００２３】実施例４ 図８は本発明の一実施例を示すものであり、駆動用周辺
回路内蔵型アクティブマトリクス基板の概略図である。
本実施例は、表示部１００が対角１０インチで表示部を
駆動するための周辺回路１０１を内蔵したビデオディス
プレイターミナル（以下、ＶＤＴと略記）を実現する場
合のものである。この場合は、表示部１００の画素数は
４８０×６４０×（３）であり、表示部１００に用いる
ＴＦＴは通常の逆スタガ構造ａ−Ｓｉ ＴＦＴで、周辺
回路部に用いるＴＦＴはチャネル領域がpoly−Ｓｉ膜と
ａ−Ｓｉ：Ｈ膜の二層構造である。
回路内蔵型アクティブマトリクス基板の概略図である。
本実施例は、表示部１００が対角１０インチで表示部を
駆動するための周辺回路１０１を内蔵したビデオディス
プレイターミナル（以下、ＶＤＴと略記）を実現する場
合のものである。この場合は、表示部１００の画素数は
４８０×６４０×（３）であり、表示部１００に用いる
ＴＦＴは通常の逆スタガ構造ａ−Ｓｉ ＴＦＴで、周辺
回路部に用いるＴＦＴはチャネル領域がpoly−Ｓｉ膜と
ａ−Ｓｉ：Ｈ膜の二層構造である。
【００２４】まず、対角１２インチのガラス基板上にス
パッタ法によりゲート電極としてＣｒ膜を１２０ｎｍ堆
積する。Ｃｒ膜をホト・エッチング工程によりパターニ
ングした後、プラズマＣＶＤ法によりＳｉＮ膜３を３５
０ｎｍ、ａ−Ｓｉ：Ｈ膜を３０ｎｍ順次連続形成する。
ここで、基板上の駆動用周辺回路を形成する部分にＨｅ
雰囲気中でＸｅＣｌエキシマレーザを１７０ｍＪ／cm2
のエネルギーで照射して、ａ−Ｓｉ：Ｈ膜をpoly−Ｓｉ
膜４に変換する。続いて、プラズマＣＶＤ法によりａ−
Ｓｉ：Ｈ膜５を１９０ｎｍ堆積する。これにより、周辺
回路部はａ−Ｓｉ：Ｈ（１９０ｎｍ）／poly−Ｓｉ（３
０ｎｍ）の二層構造で、画素部１００はａ−Ｓｉ：Ｈ
（２２０ｎｍ）の単層構造が得られる。各々の断面構造
図を図９に示す。次に、プラズマＣＶＤ法によりｎ型シ
リコン層を３５ｎｍ堆積し、ホト・エッチング工程によ
りＳｉ膜を島状加工した後、透明電極であるＩＴＯをス
パッタ法で堆積し、ホト・エッチング工程によりパター
ニングする。その後、スパッタ法でＣｒ膜，Ａｌ膜を各
々６０ｎｍ，４００ｎｍ堆積し、ホト・エッチング工程
によりソース・ドレイン電極を形成する。両電極をマス
クにしてチャネル部に対応する部分上のｎ型シリコン膜
をドライエッチング法で選択除去した後、全面にパッシ
ベーション膜を形成すると目的の液晶ディスプレイ用ア
クティブマトリクス基板が完成する。前記アクティブマ
トリクス基板に備えられたＴＦＴの特性は、周辺回路部
において電界効果移動度：２０cm2／Ｖｓ ，しきい値電
圧：２Ｖ，オフ電流：２ｐＡ，逆方向リーク電流：３ｐ
Ａ（Ｗ／Ｌ＝１０）、画素部においては電界効果移動
度：０.４cm2／Ｖｓ ，しきい値電圧：１.５Ｖ，オフ電
流：１ｐＡ（Ｗ／Ｌ＝１０）が得られる。一方、他の１
２インチのガラス基板上に偏光板，カラーフィルタ，透
明電極を形成し、前記アクティブマトリクス基板との間
に液晶を封入すると、１０インチサイズのＶＤＴ用液晶
表示装置が完成する。
パッタ法によりゲート電極としてＣｒ膜を１２０ｎｍ堆
積する。Ｃｒ膜をホト・エッチング工程によりパターニ
ングした後、プラズマＣＶＤ法によりＳｉＮ膜３を３５
０ｎｍ、ａ−Ｓｉ：Ｈ膜を３０ｎｍ順次連続形成する。
ここで、基板上の駆動用周辺回路を形成する部分にＨｅ
雰囲気中でＸｅＣｌエキシマレーザを１７０ｍＪ／cm2
のエネルギーで照射して、ａ−Ｓｉ：Ｈ膜をpoly−Ｓｉ
膜４に変換する。続いて、プラズマＣＶＤ法によりａ−
Ｓｉ：Ｈ膜５を１９０ｎｍ堆積する。これにより、周辺
回路部はａ−Ｓｉ：Ｈ（１９０ｎｍ）／poly−Ｓｉ（３
０ｎｍ）の二層構造で、画素部１００はａ−Ｓｉ：Ｈ
（２２０ｎｍ）の単層構造が得られる。各々の断面構造
図を図９に示す。次に、プラズマＣＶＤ法によりｎ型シ
リコン層を３５ｎｍ堆積し、ホト・エッチング工程によ
りＳｉ膜を島状加工した後、透明電極であるＩＴＯをス
パッタ法で堆積し、ホト・エッチング工程によりパター
ニングする。その後、スパッタ法でＣｒ膜，Ａｌ膜を各
々６０ｎｍ，４００ｎｍ堆積し、ホト・エッチング工程
によりソース・ドレイン電極を形成する。両電極をマス
クにしてチャネル部に対応する部分上のｎ型シリコン膜
をドライエッチング法で選択除去した後、全面にパッシ
ベーション膜を形成すると目的の液晶ディスプレイ用ア
クティブマトリクス基板が完成する。前記アクティブマ
トリクス基板に備えられたＴＦＴの特性は、周辺回路部
において電界効果移動度：２０cm2／Ｖｓ ，しきい値電
圧：２Ｖ，オフ電流：２ｐＡ，逆方向リーク電流：３ｐ
Ａ（Ｗ／Ｌ＝１０）、画素部においては電界効果移動
度：０.４cm2／Ｖｓ ，しきい値電圧：１.５Ｖ，オフ電
流：１ｐＡ（Ｗ／Ｌ＝１０）が得られる。一方、他の１
２インチのガラス基板上に偏光板，カラーフィルタ，透
明電極を形成し、前記アクティブマトリクス基板との間
に液晶を封入すると、１０インチサイズのＶＤＴ用液晶
表示装置が完成する。
【００２５】
【発明の効果】本発明によれば、ゲート絶縁膜の膜質を
劣化させることなく、前記ゲート絶縁膜の上部に形成し
たａ−Ｓｉ：Ｈ膜にレーザビームを照射してpoly−Ｓｉ
膜に変換することができる効果があり、高移動度かつ低
オフ電流のＴＦＴを形成することができる。又、最終的
には駆動用周辺回路を液晶表示基板や画像処理基板に内
蔵できる効果がある。
劣化させることなく、前記ゲート絶縁膜の上部に形成し
たａ−Ｓｉ：Ｈ膜にレーザビームを照射してpoly−Ｓｉ
膜に変換することができる効果があり、高移動度かつ低
オフ電流のＴＦＴを形成することができる。又、最終的
には駆動用周辺回路を液晶表示基板や画像処理基板に内
蔵できる効果がある。
【図１】二層構造ＴＦＴの断面図である。
【図２】ａ−Ｓｉ ＴＦＴのプロセスフロー図である。
【図３】従来技術のレーザアニール時の断面構造図であ
る。
る。
【図４】従来技術のレーザアニール時の断面構造図であ
る。
る。
【図５】ゲート絶縁膜とＴＦＴ特性の関係図である。
【図６】レーザ照射エネルギーと電界効果移動度の関係
図である。
図である。
【図７】二層構造ＴＦＴの断面構造である。
【図８】駆動用周辺回路内蔵型アクティブマトリクス基
板を示す図である。
板を示す図である。
【図９】画素部及び回路部のＴＦＴ構造図である。
１…ガラス基板、２…ゲート電極、３…ゲート絶縁膜、
４…多結晶シリコン膜、５…水素化非晶質シリコン膜、
６…ｎ型シリコン膜、７…ソース・ドレイン電極、８…
パッシベーション膜、１０…アルミニウム膜、１１…ア
ルミナ膜、１２…クロム膜、１００…液晶表示装置画素
部、１０１…液晶表示装置駆動用周辺回路部。
４…多結晶シリコン膜、５…水素化非晶質シリコン膜、
６…ｎ型シリコン膜、７…ソース・ドレイン電極、８…
パッシベーション膜、１０…アルミニウム膜、１１…ア
ルミナ膜、１２…クロム膜、１００…液晶表示装置画素
部、１０１…液晶表示装置駆動用周辺回路部。
Claims (11)
- 【請求項１】絶縁性基板上にゲート電極，ゲート絶縁
膜，チャンネル領域，ソース領域，ドレイン領域を備え
た逆スタガ構造の薄膜半導体装置において、前記チャネ
ル領域をゲート絶縁膜と接する側から多結晶シリコン，
非晶質シリコンの順で二層構造とし、かつ前記多結晶シ
リコンの膜厚が１０ｎｍ以上４０ｎｍ以下であることを
特徴とする薄膜半導体装置。 - 【請求項２】請求項１において、ゲート絶縁膜の少なく
ともチャネル領域に接する側が窒化シリコンで構成され
ていることを特徴とする薄膜半導体装置。 - 【請求項３】絶縁性基板上にゲート電極，ゲート絶縁
膜，チャネル領域，ソース領域，ドレイン領域を備えた
逆スタガ構造の薄膜半導体装置の製造方法において、ゲ
ート電極及びゲート絶縁膜を形成した後、膜厚が１０ｎ
ｍ以上４０ｎｍ以下の多結晶シリコン層を堆積し、次
に、非晶質シリコン層を堆積し、ソース領域，ドレイン
領域を形成することを特徴とする薄膜半導体装置の製造
方法。 - 【請求項４】請求項３において、前記ゲート絶縁膜を形
成した後、非晶質シリコン層を堆積し、レーザなどのエ
ネルギービームにより前記非晶質シリコン層を多結晶シ
リコン層に変換することを特徴とする薄膜半導体装置の
製造方法。 - 【請求項５】請求項４において、ゲート絶縁膜の少なく
ともチャネル領域に接する側を窒化シリコンで構成する
ことを特徴とする薄膜半導体装置の製造方法。 - 【請求項６】透明絶縁性基板間に液晶を封入し、前記透
明絶縁性基板の一方に薄膜トランジスタをスイッチング
素子として備えた液晶表示装置において、表示部となる
画素領域と画素を駆動する周辺回路領域との少なくとも
一方に、絶縁性基板上にゲート電極，ゲート絶縁膜，チ
ャネル領域，ソース領域，ドレイン領域を備えた逆スタ
ガ構造であり、前記ゲート絶縁膜の少なくともチャネル
領域に接する側を窒化シリコンにより構成し、かつ前記
チャネル領域がゲート絶縁膜と接する側から多結晶シリ
コン，非晶質シリコンの順で二層構造を成し、かつ前記
多結晶シリコンの膜厚が１０ｎｍ以上４０ｎｍ以下であ
る薄膜トランジスタを用いたことを特徴とする液晶表示
装置。 - 【請求項７】透明絶縁性基板間に液晶を封入し、前記透
明絶縁性基板の一方に薄膜トランジスタをスイッチング
素子として備えた液晶表示装置において、絶縁性基板上
にゲート電極，窒化シリコン膜を堆積した後、膜厚が１
０ｎｍ以上４０ｎｍ以下の非晶質シリコン層を堆積し、
表示部となる画素領域と画素を駆動する周辺回路領域と
の少なくとも一方に、レーザなどのエネルギービームを
照射して前記非晶質シリコン層を多結晶シリコン層に変
換した後、非晶質シリコン層を形成し、次に、ソース領
域，ドレイン領域を形成することを特徴とする液晶表示
装置の製造方法。 - 【請求項８】透明絶縁性基板間に液晶を封入し、前記透
明絶縁性基板の一方に薄膜トランジスタをスイッチング
素子として備えた液晶表示装置において、絶縁性基板上
にゲート電極を形成し、前記ゲート電極の一部を陽極化
成した後、窒化シリコン膜を堆積し、次に膜厚が１０ｎ
ｍ以上４０ｎｍ以下の非晶質シリコン層を堆積し、表示
部となる画素領域と画素を駆動する周辺回路領域との少
なくとも一方に、レーザなどのエネルギービームを照射
して前記非晶質シリコン層を多結晶シリコン層に変換し
た後、非晶質シリコン層を形成し、次に、ソース領域，
ドレイン領域を形成することを特徴とする液晶表示装置
の製造方法。 - 【請求項９】請求項５または７において、前記エネルギ
ービームがエキシマレーザであることを特徴とする薄膜
半導体装置の製造方法。 - 【請求項１０】請求項９において、前記エキシマレーザ
の照射エネルギーが１３０ｍＪ／ｃｍ２ 以上２００ｍ
Ｊ／ｃｍ２ 以下であることを特徴とする薄膜半導体装
置の製造方法。 - 【請求項１１】請求項４において、ゲート絶縁膜がゲー
ト電極の一部を陽極化成した膜と窒化シリコン膜の二層
構造であり、かつ前記陽極化成膜形成後にレーザビーム
を照射することを特徴とする薄膜半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22395391A JPH0563196A (ja) | 1991-09-04 | 1991-09-04 | 薄膜半導体装置及びその製造方法並び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22395391A JPH0563196A (ja) | 1991-09-04 | 1991-09-04 | 薄膜半導体装置及びその製造方法並び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563196A true JPH0563196A (ja) | 1993-03-12 |
Family
ID=16806287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22395391A Pending JPH0563196A (ja) | 1991-09-04 | 1991-09-04 | 薄膜半導体装置及びその製造方法並び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563196A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223591B1 (ko) * | 1996-11-20 | 1999-10-15 | 윤종용 | 박막 트랜지스터 및 그 제조 방법 |
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| US6204082B1 (en) | 1998-06-30 | 2001-03-20 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing liquid crystal display device |
| KR100327493B1 (ko) * | 1999-10-04 | 2002-03-25 | 김순택 | 전류 특성이 개선된 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
| KR100379858B1 (ko) * | 1994-03-31 | 2003-07-16 | 소니 가부시끼 가이샤 | 박막트랜지스터의제조방법 |
| EP2096673A2 (en) | 2008-02-29 | 2009-09-02 | Hitachi Displays, Ltd. | Display device and manufacturing method thereof |
| US7709838B2 (en) | 2005-10-17 | 2010-05-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| JP2010129859A (ja) * | 2008-11-28 | 2010-06-10 | Hitachi Displays Ltd | 表示装置 |
| WO2010067698A1 (en) * | 2008-12-11 | 2010-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| CN101752427A (zh) * | 2008-12-11 | 2010-06-23 | 株式会社半导体能源研究所 | 薄膜晶体管及显示装置 |
| JP2010245480A (ja) * | 2009-04-10 | 2010-10-28 | Hitachi Displays Ltd | 表示装置 |
| WO2011061978A1 (ja) | 2009-11-19 | 2011-05-26 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
| WO2011141954A1 (ja) * | 2010-05-11 | 2011-11-17 | パナソニック株式会社 | 表示装置用薄膜半導体装置及びその製造方法 |
| WO2011152018A1 (ja) * | 2010-06-04 | 2011-12-08 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法 |
| KR20120033353A (ko) | 2009-07-24 | 2012-04-06 | 브이 테크놀로지 씨오. 엘티디 | 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치 |
| WO2012060104A1 (ja) * | 2010-11-02 | 2012-05-10 | パナソニック株式会社 | トランジスタの製造方法、トランジスタ、および、表示装置 |
| KR20120109496A (ko) | 2009-11-05 | 2012-10-08 | 브이 테크놀로지 씨오. 엘티디 | 저온 폴리실리콘막의 형성 장치 및 방법 |
| WO2013021416A1 (ja) * | 2011-08-09 | 2013-02-14 | パナソニック株式会社 | 薄膜半導体装置及び薄膜半導体装置の製造方法 |
| JPWO2016157351A1 (ja) * | 2015-03-30 | 2018-01-18 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタ及び表示パネル |
| US10483286B2 (en) | 2017-03-09 | 2019-11-19 | Mitsubishi Electric Corporation | Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate |
| US10665616B2 (en) | 2017-07-05 | 2020-05-26 | Mitsubishi Electric Corporation | Thin film transistor substrate and method of manufacturing thin film transistor substrate |
-
1991
- 1991-09-04 JP JP22395391A patent/JPH0563196A/ja active Pending
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100379858B1 (ko) * | 1994-03-31 | 2003-07-16 | 소니 가부시끼 가이샤 | 박막트랜지스터의제조방법 |
| KR100415915B1 (ko) * | 1994-03-31 | 2004-01-24 | 소니 가부시끼 가이샤 | 박막트랜지스터 및 그 제조방법 |
| KR100223591B1 (ko) * | 1996-11-20 | 1999-10-15 | 윤종용 | 박막 트랜지스터 및 그 제조 방법 |
| US6200837B1 (en) | 1998-06-30 | 2001-03-13 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing thin film transistor |
| US6204082B1 (en) | 1998-06-30 | 2001-03-20 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing liquid crystal display device |
| KR100327493B1 (ko) * | 1999-10-04 | 2002-03-25 | 김순택 | 전류 특성이 개선된 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
| US7709838B2 (en) | 2005-10-17 | 2010-05-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| US7883921B2 (en) | 2005-10-17 | 2011-02-08 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US8058654B2 (en) | 2008-02-29 | 2011-11-15 | Hitachi Displays, Ltd. | Display device and manufacturing method thereof |
| JP2009206437A (ja) * | 2008-02-29 | 2009-09-10 | Hitachi Displays Ltd | 表示装置およびその製造方法 |
| KR101043115B1 (ko) * | 2008-02-29 | 2011-06-20 | 가부시키가이샤 히타치 디스프레이즈 | 표시 장치 및 그 제조 방법 |
| EP2096673A2 (en) | 2008-02-29 | 2009-09-02 | Hitachi Displays, Ltd. | Display device and manufacturing method thereof |
| JP2010129859A (ja) * | 2008-11-28 | 2010-06-10 | Hitachi Displays Ltd | 表示装置 |
| WO2010067698A1 (en) * | 2008-12-11 | 2010-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| CN101752427A (zh) * | 2008-12-11 | 2010-06-23 | 株式会社半导体能源研究所 | 薄膜晶体管及显示装置 |
| US8120030B2 (en) | 2008-12-11 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| JP2010245480A (ja) * | 2009-04-10 | 2010-10-28 | Hitachi Displays Ltd | 表示装置 |
| KR20170017008A (ko) | 2009-07-24 | 2017-02-14 | 브이 테크놀로지 씨오. 엘티디 | 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치 |
| KR20120033353A (ko) | 2009-07-24 | 2012-04-06 | 브이 테크놀로지 씨오. 엘티디 | 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치 |
| KR20120109496A (ko) | 2009-11-05 | 2012-10-08 | 브이 테크놀로지 씨오. 엘티디 | 저온 폴리실리콘막의 형성 장치 및 방법 |
| US8748326B2 (en) | 2009-11-05 | 2014-06-10 | V Technology Co., Ltd. | Device and method for forming low-temperature polysilicon film |
| US8823002B2 (en) | 2009-11-19 | 2014-09-02 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor device, semiconductor device, and display device |
| WO2011061978A1 (ja) | 2009-11-19 | 2011-05-26 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
| JPWO2011141954A1 (ja) * | 2010-05-11 | 2013-07-22 | パナソニック株式会社 | 表示装置用薄膜半導体装置及びその製造方法 |
| US8330166B2 (en) | 2010-05-11 | 2012-12-11 | Panasonic Corporation | Thin-film semiconductor device for display apparatus thereof and manufacturing method thereof |
| WO2011141954A1 (ja) * | 2010-05-11 | 2011-11-17 | パナソニック株式会社 | 表示装置用薄膜半導体装置及びその製造方法 |
| JP5367092B2 (ja) * | 2010-06-04 | 2013-12-11 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法 |
| US8377723B2 (en) | 2010-06-04 | 2013-02-19 | Panasonic Corporation | Method of manufacturing thin-film transistor substrate |
| WO2011152018A1 (ja) * | 2010-06-04 | 2011-12-08 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法 |
| WO2012060104A1 (ja) * | 2010-11-02 | 2012-05-10 | パナソニック株式会社 | トランジスタの製造方法、トランジスタ、および、表示装置 |
| WO2013021416A1 (ja) * | 2011-08-09 | 2013-02-14 | パナソニック株式会社 | 薄膜半導体装置及び薄膜半導体装置の製造方法 |
| US9000437B2 (en) | 2011-08-09 | 2015-04-07 | Panasonic Corporation | Thin-film semiconductor device including a multi-layer channel layer, and method of manufacturing the same |
| JPWO2016157351A1 (ja) * | 2015-03-30 | 2018-01-18 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタ及び表示パネル |
| US10483286B2 (en) | 2017-03-09 | 2019-11-19 | Mitsubishi Electric Corporation | Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate |
| US10665616B2 (en) | 2017-07-05 | 2020-05-26 | Mitsubishi Electric Corporation | Thin film transistor substrate and method of manufacturing thin film transistor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563196A (ja) | 薄膜半導体装置及びその製造方法並び液晶表示装置 | |
| JP3409542B2 (ja) | 半導体装置の製造方法 | |
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| JP4602476B2 (ja) | 半導体装置及びその作製方法 | |
| JP2814319B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| US7026200B2 (en) | Method for manufacturing a semiconductor device | |
| JP3579316B2 (ja) | 半導体装置の製造方法 | |
| JPH03244136A (ja) | 薄膜トランジスタの製造方法 | |
| JP3282582B2 (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JP4450900B2 (ja) | 半導体装置の作製方法 | |
| JP3440291B2 (ja) | 微結晶シリコン薄膜トランジスタ | |
| JP2762218B2 (ja) | 半導体装置およびその作製方法 | |
| JPH08172195A (ja) | 薄膜トランジスタ | |
| JP2762219B2 (ja) | 半導体装置およびその作製方法 | |
| JP4249886B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3444047B2 (ja) | 半導体装置の製造方法 | |
| JP4545260B2 (ja) | 半導体装置の作製方法 | |
| JP3175390B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JPH0362972A (ja) | 薄膜トランジスタ | |
| JPH0621459A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 |