JPH0563448A - Waveform generator - Google Patents
Waveform generatorInfo
- Publication number
- JPH0563448A JPH0563448A JP3220067A JP22006791A JPH0563448A JP H0563448 A JPH0563448 A JP H0563448A JP 3220067 A JP3220067 A JP 3220067A JP 22006791 A JP22006791 A JP 22006791A JP H0563448 A JPH0563448 A JP H0563448A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- waveform
- sequence
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】任意の順序で出力波形を切換えることができる
波形発生装置を提供することである。
【構成】シーケンシャルに多種の波形を出力できる波形
発生装置において、シーケンス情報を格納するためのメ
モリ等の中に、外部制御信号の制御情報と、それによる
移行先アドレス情報を付加し、さらに、外部より移行先
アドレスを入力でき、前記制御情報により、メモリ中
と、外部入力との移行先アドレス情報を選択する機能を
設けた。
(57) [Abstract] [Purpose] To provide a waveform generator capable of switching output waveforms in an arbitrary order. In a waveform generator capable of sequentially outputting various waveforms, control information of an external control signal and transfer destination address information by it are added to a memory or the like for storing sequence information. A transfer destination address can be input, and a function is provided for selecting transfer destination address information in the memory and external input according to the control information.
Description
【0001】[0001]
【産業上の利用分野】本発明は波形発生装置に関し、特
に、波形シーケンスを外部信号により制御できるように
した波形発生装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a waveform generator, and more particularly to a waveform generator capable of controlling a waveform sequence by an external signal.
【0002】[0002]
【従来の技術】従来の波形発生装置における外部信号
(トリガ)による制御には、図3に示すように、シーケ
ンスプログラムのスタートや一時停止を行うか、あるい
は、図4に示すように、現在出力中の波形エレメントを
中断して次の波形エレメントを出力するという2つの形
態がある。2. Description of the Related Art For control by an external signal (trigger) in a conventional waveform generator, a sequence program is started or paused as shown in FIG. 3, or a current output is made as shown in FIG. There are two modes: interrupting the inner waveform element and outputting the next waveform element.
【0003】[0003]
【発明が解決しようとする課題】上述した従来の波形発
生装置では、トリガ入力により次の命令(エレメント)
にしか移行することができず、トリガ入力による任意の
波形エレメントへの移行ができない。したがって、発生
波形の多様化にかなりの制限が生じるという問題点があ
る。In the above-mentioned conventional waveform generator, the next command (element) is generated by the trigger input.
However, it is not possible to move to any waveform element by trigger input. Therefore, there is a problem that the diversification of the generated waveform is considerably limited.
【0004】本発明はこのような問題点に着目してなさ
れたものであり、その目的は、任意の順序で出力波形を
切換えることができる波形発生装置を提供することにあ
る。The present invention has been made in view of these problems, and an object thereof is to provide a waveform generator capable of switching output waveforms in an arbitrary order.
【0005】[0005]
【課題を解決するための手段】本発明は、シーケンシャ
ルに多種の波形を出力できる波形発生装置において、シ
ーケンス情報を格納するためのメモリ等の中に、外部制
御信号の制御情報と、それによる移行先アドレス情報を
付加し、さらに、外部より移行先アドレスを入力でき、
前記制御情報により、メモリ中と、外部入力との移行先
アドレス情報を選択する機能を設けたことを特徴とする
ものである。According to the present invention, in a waveform generator capable of sequentially outputting various kinds of waveforms, a control information of an external control signal and a transition due to the control information are stored in a memory or the like for storing sequence information. You can add destination address information and input the destination address from the outside.
According to the control information, a function of selecting the transfer destination address information in the memory and the external input is provided.
【0006】[0006]
【作用】外部制御信号によるジャンプ先を任意に設定で
き、かつ、ジャンプ先アドレスも外部入力できるように
することにより、任意の順序で出力波形を切換えること
ができるようになる。By setting the jump destination by an external control signal and allowing the jump destination address to be externally input, the output waveform can be switched in any order.
【0007】[0007]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は本発明の波形発生装置の一実施例の
構成を示す図である。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a diagram showing the configuration of an embodiment of the waveform generator of the present invention.
【0008】本実施例において、シーケンスメモリ1
は、波形メモリアドレス発生部2に、出力すべき波形デ
ータの格納されている領域を与えるエレメント情報A
と、外部トリガによる制御命令を持つトリガ制御情報C
と、外部トリガにシーケンスメモリ1上のどこのアドレ
スに移行するかという移行先アドレスDと、トリガ制御
を行わない場合に、どこのアドレスに移行するかという
次シーケンスメモリアドレスBの4つの情報を格納して
いる。In this embodiment, the sequence memory 1
Is element information A that gives the waveform memory address generator 2 an area in which waveform data to be output is stored.
And trigger control information C having a control command by an external trigger
And the destination address D of which address on the sequence memory 1 is to be moved to the external trigger, and the next sequence memory address B of which address is to be moved to when the trigger control is not performed. Is stored.
【0009】アドレス発生部2は、上述のエレメント情
報Aに従い、波形メモリ(不図示)へアドレスを与え
る。セレクタ4は、外部入力制御部3およびシーケンス
制御部6により、次にシーケンスメモリのどのアドレス
をアクセスするかをセレクトする。The address generator 2 gives an address to a waveform memory (not shown) according to the element information A described above. The selector 4 uses the external input control unit 3 and the sequence control unit 6 to select which address of the sequence memory is to be accessed next.
【0010】ラッチ5は、外部より与えられるアドレス
を一時的に保持するものである。また、全体のシーケン
ス制御は、シーケンス制御部6により行われる。次に、
動作を説明する。 (1)まず、初期状態としてシーケンスメモリ1に、あ
るアドレスが与えられているとして、各種情報A〜Dが
出力される。 (2)情報Aを与えられたアドレス発生部2は、出力す
べきメモリ領域のアドレスを順次、波形メモリに与え
る。 (3)この間に、外部入力制御部3は、与えられたトリ
ガ制御情報Cにより、例えば、トリガを使用しないなら
ば情報Bを、トリガによってシーケンスメモリで指定し
たアドレスにジャンプするなら情報Dを、また、外部入
力によりアドレスを指定するならば情報Eをセレクトす
るように、セレクタ4にセレクト信号Sを送出する。 (4)アドレス発生部2でのアドレス出力状態をシーケ
ンス制御部6がウオッチングしており、出力すべきメモ
リ領域が終了し、次のシーケンスメモリアドレスを与え
るタイミングになったとき、上記(3)で準備されてい
たアドレスをシーケンスメモリ1にロードさせる。 (5)また、上記(3)において、もし、トリガが入力
されなかった時には、強制的に情報Bをセレクトするよ
うにセレクト信号Sを送出する。 (6)以降、この動作の繰返しである。The latch 5 temporarily holds an address given from the outside. The sequence control unit 6 controls the entire sequence. next,
The operation will be described. (1) First, various information A to D is output assuming that a certain address is given to the sequence memory 1 as an initial state. (2) The address generator 2 to which the information A is given sequentially gives the addresses of the memory areas to be output to the waveform memory. (3) During this period, the external input control unit 3 uses the given trigger control information C, for example, the information B if the trigger is not used, and the information D if the trigger jumps to the address designated in the sequence memory, Further, when an address is designated by an external input, a select signal S is sent to the selector 4 so that the information E is selected. (4) When the sequence control unit 6 is watching the address output state in the address generation unit 2 and the memory area to be output is finished and it is time to give the next sequence memory address, (3) The address prepared in 1 is loaded into the sequence memory 1. (5) Further, in the above (3), if the trigger is not input, the select signal S is forcibly transmitted so as to forcibly select the information B. After (6), this operation is repeated.
【0011】図2は動作例を示すフローチャートであ
る。ステップ13のように、本実施例では、トリガ入力が
あった場合に、外部入力で指定されたアドレスへ移行す
ることができる。FIG. 2 is a flowchart showing an operation example. As in step 13, in the present embodiment, when there is a trigger input, it is possible to move to the address designated by the external input.
【0012】[0012]
【発明の効果】以上説明したように本発明は、外部トリ
ガ入力による制御情報により、シーケンス、すなわち、
出力波形エレメントの出力順序を変更することができ、
また、シーケンスプログラム内でジャンプ先アドレスを
指定しなくとも、ジャンプ先アドレス自体を外部から与
えることができるため、簡単な波形エレメントで、より
複雑な出力波形を得られるという効果がある。As described above, according to the present invention, a sequence, that is,
You can change the output order of the output waveform elements,
Further, even if the jump destination address is not specified in the sequence program, the jump destination address itself can be given from the outside, so that a more complicated output waveform can be obtained with a simple waveform element.
【図1】図1は本発明の波形発生装置の一実施例の構成
を示す図である。FIG. 1 is a diagram showing a configuration of an embodiment of a waveform generator of the present invention.
【図2】図2は図1の実施例の動作例を示すフローチャ
ートである。FIG. 2 is a flowchart showing an operation example of the embodiment of FIG.
【図3】従来例の外部トリガ制御機能を説明するための
図である。FIG. 3 is a diagram for explaining an external trigger control function of a conventional example.
【図4】従来例の他の外部トリガ制御機能を説明するた
めの図である。FIG. 4 is a diagram for explaining another external trigger control function of the conventional example.
1 シーケンスメモリ 2 アドレス発生部 3 外部入力制御部 4 セレクタ 5 ラッチ 6 シーケンス制御部 1 Sequence Memory 2 Address Generator 3 External Input Controller 4 Selector 5 Latch 6 Sequence Controller
Claims (1)
る指示に従って、それらの複数のアドレスの中から特定
のアドレスを選択し、前記シーケンスメモリに読出しア
ドレスとして送出するセレクタ(4)と、 外部トリガを受け付けて、前記セレクタに前記セレクト
信号(S)を送出する外部入力制御部(3)と、 波形データが格納されている波形メモリのアドレスを発
生する波形メモリアドレス発生部(2)とを有してお
り、 前記シーケンスメモリ(1)にはシーケンスプログラム
が格納されており、所定アドレスには、 前記波形メモリアドレス発生部に、出力すべき波形デー
タの格納されている領域を指示するエレメント情報
(A)と、 外部トリガによる制御を行わない場合の、次に移行すべ
きシーケンスメモリ内のアドレス(B)と、 外部トリガに対応するための制御命令情報(C)と、 その外部トリガが与えられた場合に、次に移行すべきシ
ーケンスメモリ内のアドレス(D)とが記憶されてお
り、 前記セレクタ(4)には、前記エレメント情報(A)
と、前記外部トリガによる制御を行わない場合の、次に
移行すべきシーケンスメモリ内のアドレス(B)と、外
部から与えられるシーケンスメモリアドレス(E)と
が、前記複数のアドレスとして入力されるようになって
おり、 また、前記外部入力制御部(3)には、前記外部トリガ
に対応するための制御命令情報(C)が与えられてお
り、この外部入力制御部(3)は、前記制御命令情報
(C)に従って前記セレクト信号(S)を前記セレクタ
(4)に与え、必要なアドレス選択を行わせることを特
徴とする波形発生装置。1. A sequence memory (1) and a plurality of addresses are received in parallel, a specific address is selected from the plurality of addresses according to an instruction by a select signal (S), and a read address is stored in the sequence memory. , An external input control unit (3) that receives an external trigger and sends the select signal (S) to the selector, and an address of a waveform memory in which waveform data is stored is generated. A waveform memory address generating section (2), a sequence program is stored in the sequence memory (1), and a predetermined address of the waveform data to be output to the waveform memory address generating section. The element information (A) indicating the stored area and the next step when control by an external trigger is not performed Address (B) in the sequence memory, control command information (C) for responding to the external trigger, and the address (D) in the sequence memory to be transferred next when the external trigger is given. Is stored in the selector (4), and the element information (A) is stored in the selector (4).
When the control by the external trigger is not performed, the address (B) in the sequence memory to be transferred next and the sequence memory address (E) given from the outside are input as the plurality of addresses. Further, the external input control unit (3) is provided with control command information (C) for responding to the external trigger, and the external input control unit (3) is configured to perform the control. A waveform generator characterized in that the select signal (S) is given to the selector (4) in accordance with instruction information (C) to perform necessary address selection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220067A JPH0563448A (en) | 1991-08-30 | 1991-08-30 | Waveform generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220067A JPH0563448A (en) | 1991-08-30 | 1991-08-30 | Waveform generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563448A true JPH0563448A (en) | 1993-03-12 |
Family
ID=16745427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3220067A Pending JPH0563448A (en) | 1991-08-30 | 1991-08-30 | Waveform generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563448A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5148021B1 (en) * | 2012-03-28 | 2013-02-20 | 三菱電機株式会社 | Conversion device, peripheral device, and programmable controller |
-
1991
- 1991-08-30 JP JP3220067A patent/JPH0563448A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5148021B1 (en) * | 2012-03-28 | 2013-02-20 | 三菱電機株式会社 | Conversion device, peripheral device, and programmable controller |
| WO2013145170A1 (en) * | 2012-03-28 | 2013-10-03 | 三菱電機株式会社 | Conversion device, peripheral device, and programmable controller |
| US8775703B2 (en) | 2012-03-28 | 2014-07-08 | Mitsubishi Electric Corporation | Conversion device, peripheral device, and programmable logic controller |
| TWI470400B (en) * | 2012-03-28 | 2015-01-21 | Mitsubishi Electric Corp | Conversion device, peripheral device and programmable logic controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675337A (en) | Analog-to-digital converting device | |
| KR100539126B1 (en) | Motor control apparatus and motor control method | |
| JP2574909B2 (en) | Microcomputer | |
| US7111122B2 (en) | Access circuit with various access data units | |
| JPH0718174Y2 (en) | Arbitrary waveform generator | |
| JPS6243196B2 (en) | ||
| JP4011321B2 (en) | Pattern generator | |
| JPH08237084A (en) | Timing signal generation circuit | |
| JP2731166B2 (en) | Programmable controller | |
| JPH11272444A (en) | Apparatus and method for writing data to nonvolatile memory | |
| JPH087600Y2 (en) | PROM programmer | |
| JPH05143283A (en) | Data speed converter | |
| JPH0784726A (en) | A / D converter | |
| JPH1032468A (en) | Pulse train output circuit | |
| JP2761802B2 (en) | Digital signal processing circuit | |
| JP5066185B2 (en) | Sequence control device and test device | |
| JP2570977B2 (en) | Japanese code converter | |
| JPH11219492A (en) | Mobile radio with control signal generator | |
| KR930003420B1 (en) | Device and method for automatically searching empty space in multi screen configuration | |
| JPH029392Y2 (en) | ||
| JPH11229923A (en) | Control data switching circuit | |
| JPS6225322A (en) | Crt display controller | |
| JPH04304547A (en) | Data transferring system | |
| JPS605088B2 (en) | Channel selection device | |
| JPH10161925A (en) | Address generation method and address generation device |