JPH0563470A - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPH0563470A JPH0563470A JP3224504A JP22450491A JPH0563470A JP H0563470 A JPH0563470 A JP H0563470A JP 3224504 A JP3224504 A JP 3224504A JP 22450491 A JP22450491 A JP 22450491A JP H0563470 A JPH0563470 A JP H0563470A
- Authority
- JP
- Japan
- Prior art keywords
- line
- output
- output signal
- impedance
- bias circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/2007—Filtering devices for biasing networks or DC returns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
- H03D9/02—Demodulation using distributed inductance and capacitance, e.g. in feeder lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【目的】 マイクロ波帯増幅器において使用するバイア
ス回路に関し、出力部における出力信号のレベル低下を
改善することを目的とする。 【構成】 他端が開放された低インピーダンスの第１の
線路32の一端を、高インピーダンスの第２の線路31を介
して、トランジスタからの出力信号を伝送する出力線路
13に接続して、印加されたバイアス電圧を、該第１の線
路の一端を介して該トランジスタ増幅器に供給するバイ
アス回路において、該第１，第２の線路の長さを（λ／
４）よりもΔだけ異なる値に設定すると共に、該第１の
線路の一端に検波部分４を設け、該検波部分で、該第１
の線路を介して漏れてくる出力信号のレベルを該検波部
分で検波するように構成する。
ス回路に関し、出力部における出力信号のレベル低下を
改善することを目的とする。 【構成】 他端が開放された低インピーダンスの第１の
線路32の一端を、高インピーダンスの第２の線路31を介
して、トランジスタからの出力信号を伝送する出力線路
13に接続して、印加されたバイアス電圧を、該第１の線
路の一端を介して該トランジスタ増幅器に供給するバイ
アス回路において、該第１，第２の線路の長さを（λ／
４）よりもΔだけ異なる値に設定すると共に、該第１の
線路の一端に検波部分４を設け、該検波部分で、該第１
の線路を介して漏れてくる出力信号のレベルを該検波部
分で検波するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯増幅器に
おいて使用するバイアス回路に関するものである。
おいて使用するバイアス回路に関するものである。
【０００２】通常、マイクロ波帯増幅器の出力部には、
出力信号のレベルを一定に保つ為の自動レベル制御用の
ダイオード検波部が設けられている。近年、マイクロ波
帯増幅器から送出される出力信号のレベルが増加する傾
向にある。
出力信号のレベルを一定に保つ為の自動レベル制御用の
ダイオード検波部が設けられている。近年、マイクロ波
帯増幅器から送出される出力信号のレベルが増加する傾
向にある。
【０００３】そこで、出力信号のレベルを増加させる
為、出力部におけるレベル低下を改善することが必要で
ある。
為、出力部におけるレベル低下を改善することが必要で
ある。
【０００４】
【従来の技術】図５は従来のFET 増幅回路図の一例を示
す図で、図６は従来例の構成図である。 以下、図５，
図６の動作を説明する。
す図で、図６は従来例の構成図である。 以下、図５，
図６の動作を説明する。
【０００５】先ず、図５において、FET は、端子IN, 伝
送線路11を介して入力した信号（例えば、マイクロ波）
を増幅して出力信号として伝送線路12を介して外部に出
力する。
送線路11を介して入力した信号（例えば、マイクロ波）
を増幅して出力信号として伝送線路12を介して外部に出
力する。
【０００６】一方、伝送線路12には伝送線路13が結合し
ているので、伝送線路12を通る信号の一部が伝送線路13
に現れてダイオードD1で検波され、抵抗R2の両端に出力
信号のレベルに対応する検波電圧が得られる。
ているので、伝送線路12を通る信号の一部が伝送線路13
に現れてダイオードD1で検波され、抵抗R2の両端に出力
信号のレベルに対応する検波電圧が得られる。
【０００７】なお、FET から送出される出力信号のう
ち、例えば、0.2dB 位の出力信号が伝送線路13に結合さ
れると共に、この検波電圧を利用して、前記の出力信号
のレベルが一定になる様にしている。
ち、例えば、0.2dB 位の出力信号が伝送線路13に結合さ
れると共に、この検波電圧を利用して、前記の出力信号
のレベルが一定になる様にしている。
【０００８】また、抵抗R1はダイオード D1 の直流帰路
と伝送線路13をマイクロ波に対して50Ω終端する為であ
り、オープンスタブ14はλ/4の長さを持ち、ａ点で短絡
状態にして、出力信号が抵抗R2の方に行かない様にして
いる。
と伝送線路13をマイクロ波に対して50Ω終端する為であ
り、オープンスタブ14はλ/4の長さを持ち、ａ点で短絡
状態にして、出力信号が抵抗R2の方に行かない様にして
いる。
【０００９】次に、図６の動作を説明する。図に示す様
に、λ/4の長さで、高インピーダンスの線路21の一端に
伝送線路12が、他端にλ/4の長さで、低インピーダンス
のオープンスタブ22が接続されている。
に、λ/4の長さで、高インピーダンスの線路21の一端に
伝送線路12が、他端にλ/4の長さで、低インピーダンス
のオープンスタブ22が接続されている。
【００１０】そして、線路21の一端は、高インピーダン
スの線路23の一端及び一端が接地された抵抗R3とコンデ
ンサC1の直列接続部分の他端に接続される。ここで、高
インピーダンスの線路21と低インピーダンスのλ/4オー
プンスタブ22とを接続することにより、ｂ点からオープ
ンスタブ側を見たインピーダンスが無限大( バイアス回
路が接続されないのと等価になる) である周波数帯域が
広くなる。また、抵抗R3とC1との直列接続部分は増幅器
の低周波発振を防止する為である。
スの線路23の一端及び一端が接地された抵抗R3とコンデ
ンサC1の直列接続部分の他端に接続される。ここで、高
インピーダンスの線路21と低インピーダンスのλ/4オー
プンスタブ22とを接続することにより、ｂ点からオープ
ンスタブ側を見たインピーダンスが無限大( バイアス回
路が接続されないのと等価になる) である周波数帯域が
広くなる。また、抵抗R3とC1との直列接続部分は増幅器
の低周波発振を防止する為である。
【００１１】そして、上記の様に各部が接続されたバイ
アス回路を介して、図５示すFET のドレインに印加され
る。
アス回路を介して、図５示すFET のドレインに印加され
る。
【００１２】
【発明が解決しようとする課題】ここで、FET から出力
端子OUT までの間の損失、即ち検波部分が設けられてい
る為、FET の出力が検波部分に分配されることによる損
失を小さくしなければならないと云う問題がある。
端子OUT までの間の損失、即ち検波部分が設けられてい
る為、FET の出力が検波部分に分配されることによる損
失を小さくしなければならないと云う問題がある。
【００１３】本発明は、FET から出力端子OUT までの間
の損失、即ち、出力部における出力信号のレベル低下を
改善することを目的とする。
の損失、即ち、出力部における出力信号のレベル低下を
改善することを目的とする。
【００１４】
【課題を解決するための手段】図１は本発明の原理構成
図である。図中、32は他端が開放され、長さが（λ／
４）±Δの低インピーダンスの第１の線路、31は他端が
出力線路13に、一端が第１の線路にそれぞれ接続され、
長さが（λ／４）±Δの高インピーダンスの第２の線
路、13はトランジスタの出力線路である。
図である。図中、32は他端が開放され、長さが（λ／
４）±Δの低インピーダンスの第１の線路、31は他端が
出力線路13に、一端が第１の線路にそれぞれ接続され、
長さが（λ／４）±Δの高インピーダンスの第２の線
路、13はトランジスタの出力線路である。
【００１５】また、４は第１の線路の一端に接続された
検波部分である。そして、該検波部分で、該第１の線路
を介して漏れてくる出力信号のレベルを該検波部分で検
波する構成にした。
検波部分である。そして、該検波部分で、該第１の線路
を介して漏れてくる出力信号のレベルを該検波部分で検
波する構成にした。
【００１６】
【作用】本発明は、出力部に付加されていた検波部分を
取り除き、トランジスタ等の増幅素子のバイアス回路を
利用して、検波部分を構成する様にした。
取り除き、トランジスタ等の増幅素子のバイアス回路を
利用して、検波部分を構成する様にした。
【００１７】即ち、従来のバイアス回路は、増幅すべき
信号の周波数において、第１，第２の線路長がλ／４と
なる様に設定して、この回路に出力信号が漏れ込まない
様にしていたが、本回路はλ／４に近い値にすることに
より（λ／４にはしない）、微小な出力信号をバイアス
回路に漏れ込ませる様にした。
信号の周波数において、第１，第２の線路長がλ／４と
なる様に設定して、この回路に出力信号が漏れ込まない
様にしていたが、本回路はλ／４に近い値にすることに
より（λ／４にはしない）、微小な出力信号をバイアス
回路に漏れ込ませる様にした。
【００１８】そして、漏れ込ませた信号を検波部分４で
検波することにより、検波電圧が得られる。これによ
り、トランジスタの出力線路に結合していた検波部分が
除去され、トランジスタから出力端子OUT までの間の損
失を小さくすることができる。
検波することにより、検波電圧が得られる。これによ
り、トランジスタの出力線路に結合していた検波部分が
除去され、トランジスタから出力端子OUT までの間の損
失を小さくすることができる。
【００１９】なお、第１，第２の線路長をλ／４に近い
値に設定する為、トランジスタの出力線路から検波回路
側を見たインピーダンスは無限大ではなくなり、ある有
限の値に見えるので、スタブなどの調整回路を、例え
ば、トランジスタの入力側の線路や出力線路に設け（図
示せず）、バイアス回路を含む増幅器全体に対して整合
する必要がある。
値に設定する為、トランジスタの出力線路から検波回路
側を見たインピーダンスは無限大ではなくなり、ある有
限の値に見えるので、スタブなどの調整回路を、例え
ば、トランジスタの入力側の線路や出力線路に設け（図
示せず）、バイアス回路を含む増幅器全体に対して整合
する必要がある。
【００２０】
【実施例】図２は本発明の実施例の構成図、図３は本発
明を適用したFET 増幅回路の一例を示す図、図４は本発
明の適用例のブロック図を示す。
明を適用したFET 増幅回路の一例を示す図、図４は本発
明の適用例のブロック図を示す。
【００２１】ここで、コンデンサC2, 直流帰路用高イン
ピーダンス線路42, λ/4のオープンスタブ43, 抵抗R5は
検波部分４の構成部分である。なお、全図を通じて同一
符号は同一対象物を示す。以下、図２〜図４の動作を説
明する。
ピーダンス線路42, λ/4のオープンスタブ43, 抵抗R5は
検波部分４の構成部分である。なお、全図を通じて同一
符号は同一対象物を示す。以下、図２〜図４の動作を説
明する。
【００２２】先ず、図３において、FET は、端子IN, 伝
送線路11を介して入力した信号を増幅して出力信号とし
て出力線路13を介して外部に出力する。なお、FET に
は、バイアス・検波部分からバイアス電圧が加えられて
いるが、このバイアス・検波部分は図２に示してある。
送線路11を介して入力した信号を増幅して出力信号とし
て出力線路13を介して外部に出力する。なお、FET に
は、バイアス・検波部分からバイアス電圧が加えられて
いるが、このバイアス・検波部分は図２に示してある。
【００２３】図２において、高インピーダンスの線路31
の一端に出力線路13が、他端に低インピーダンスの線路
32が接続されているが、線路31と線路32の長さはλ/4に
近い値ではあるが、λ/4ではない。
の一端に出力線路13が、他端に低インピーダンスの線路
32が接続されているが、線路31と線路32の長さはλ/4に
近い値ではあるが、λ/4ではない。
【００２４】この為、線路32の一端ｄ点はショート状態
とならず、あるインピーダンスの状態となり、出力線路
13のｂ点からｄ点側を見たインピーダンスは従来例の様
に無限大とはならず、あるインピーダンスの状態とな
る。そこで、出力線路13を通る出力信号の一部が漏れ込
んで、d 点に現れる。
とならず、あるインピーダンスの状態となり、出力線路
13のｂ点からｄ点側を見たインピーダンスは従来例の様
に無限大とはならず、あるインピーダンスの状態とな
る。そこで、出力線路13を通る出力信号の一部が漏れ込
んで、d 点に現れる。
【００２５】ここで、線路33, 41, 42は高インピーダン
を持っているが、コンデンサC2は出力信号に対して低イ
ンピーダンスとなる様な値に選んであるので、d 点に漏
れ込んできた出力信号はコンデンサC2を介してダイオー
ドD2に加えられ、ここで検波される。この時、検波電流
が抵抗6,ダイオードD2, 線路42,抵抗R5を通って流れる
ので、抵抗R6の両端に出力信号のレベルに対応する検波
電圧が現れる。
を持っているが、コンデンサC2は出力信号に対して低イ
ンピーダンスとなる様な値に選んであるので、d 点に漏
れ込んできた出力信号はコンデンサC2を介してダイオー
ドD2に加えられ、ここで検波される。この時、検波電流
が抵抗6,ダイオードD2, 線路42,抵抗R5を通って流れる
ので、抵抗R6の両端に出力信号のレベルに対応する検波
電圧が現れる。
【００２６】なお、線路43は、λ/4のオープンスタブに
なっているので、出力信号に対しては短絡状態となり、
抵抗R6側には行かない様にしてある。また、低周波帯に
おいては、コンデンサC2はオープンとなる為、出力線路
に抵抗R4( 例えば、50Ω) がコンデンサC3を介して接続
され、従来例と同様に、低周波帯で増幅器が発振しない
様にしてあり、高インピーダンス線路41は出力信号に対
しては影響を与えるが、低周波帯においては殆ど影響を
与えない。
なっているので、出力信号に対しては短絡状態となり、
抵抗R6側には行かない様にしてある。また、低周波帯に
おいては、コンデンサC2はオープンとなる為、出力線路
に抵抗R4( 例えば、50Ω) がコンデンサC3を介して接続
され、従来例と同様に、低周波帯で増幅器が発振しない
様にしてあり、高インピーダンス線路41は出力信号に対
しては影響を与えるが、低周波帯においては殆ど影響を
与えない。
【００２７】ここで、上記の様に、増幅器の整合をとる
際には、このバイアス回路も整合素子の一つと考え、全
体として整合を取らなければならない。次に、図４に示
す様に、入力側ハイブリッド53で分配された入力信号を
増幅器A1, A2で別々に増幅した後、出力側ハイブリッド
54で合成して出力信号として取り出す場合がある。
際には、このバイアス回路も整合素子の一つと考え、全
体として整合を取らなければならない。次に、図４に示
す様に、入力側ハイブリッド53で分配された入力信号を
増幅器A1, A2で別々に増幅した後、出力側ハイブリッド
54で合成して出力信号として取り出す場合がある。
【００２８】この時、各増幅器の出力側に、バイアス・
検波部分51, 52をそれぞれ設けることにより、障害が発
生した場合、どちらの増幅器に障害が発生したかを、容
易に識別することができる。
検波部分51, 52をそれぞれ設けることにより、障害が発
生した場合、どちらの増幅器に障害が発生したかを、容
易に識別することができる。
【００２９】即ち、従来例で説明した様に、出力部に設
けられていた検波回路を除去することができる為、出力
部の損失を低減することができ、外部に送出される出力
信号のレベルが増大する。
けられていた検波回路を除去することができる為、出力
部の損失を低減することができ、外部に送出される出力
信号のレベルが増大する。
【００３０】
【発明の効果】以上詳細に説明した様に本発明によれ
ば、出力部における電力損失を改善することができると
云う効果がある。
ば、出力部における電力損失を改善することができると
云う効果がある。
【図１】本発明の原理構成図である。
【図２】本発明の実施例の構成図である。
【図３】本発明を適用したFET 増幅回路の一例を示す図
である。
である。
【図４】本発明の適用例のブロック図を示す。
【図５】従来のFET 増幅回路図の一例を示す図である。
【図６】従来例の構成図である。
４ 検波部分 13 出力線路 31 第２の線路 32 第１の線路
Claims (1)
- 【請求項１】 他端が開放された低インピーダンスの第
１の線路(32)の一端を、高インピーダンスの第２の線路
(31)を介して、トランジスタからの出力信号を伝送する
出力線路(13)に接続して、印加されたバイアス電圧を、
該第１の線路の一端を介して該トランジスタ増幅器に供
給するバイアス回路において、 該第１，第２の線路の長さを（λ／４）よりもΔだけ異
なる値（Δは予め設定された値）に設定すると共に、該
第１の線路の一端に検波部分(4) を設け、 該検波部分で、該第１の線路を介して漏れてくる出力信
号のレベルを該検波部分で検波する構成にしたことを特
徴とするバイアス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224504A JPH0563470A (ja) | 1991-09-05 | 1991-09-05 | バイアス回路 |
| US07/940,515 US5296825A (en) | 1991-09-05 | 1992-09-04 | Bias circuit having signal output to detector portion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3224504A JPH0563470A (ja) | 1991-09-05 | 1991-09-05 | バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563470A true JPH0563470A (ja) | 1993-03-12 |
Family
ID=16814836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3224504A Pending JPH0563470A (ja) | 1991-09-05 | 1991-09-05 | バイアス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5296825A (ja) |
| JP (1) | JPH0563470A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046631A (en) * | 1997-10-17 | 2000-04-04 | Kabushiki Kaisha Toshiba | Detector coupled to transmission line by microstrip line |
| JP2010154230A (ja) * | 2008-12-25 | 2010-07-08 | Nec Corp | 観測パッド付き伝送線路と伝送方法 |
| JP2014168225A (ja) * | 2013-01-29 | 2014-09-11 | Tdk Corp | 高周波増幅器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3137108B2 (ja) * | 1999-04-02 | 2001-02-19 | 日本電気株式会社 | マイクロマシンスイッチ |
| DE102005054916B3 (de) * | 2005-11-17 | 2007-07-12 | Kathrein-Austria Ges.M.B.H. | Gleichspannungs- und/oder Niederfrequenz-Auskopplung aus einer HF-Strecke |
| CN117856925A (zh) * | 2024-01-10 | 2024-04-09 | 雄安创新研究院 | 毫米波光子混频模块及其封装方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55150601A (en) * | 1979-05-14 | 1980-11-22 | Nec Corp | Electric power supply circuit |
| JPS59125101A (ja) * | 1982-12-29 | 1984-07-19 | New Japan Radio Co Ltd | バイアスチヨ−クフイルタ |
| JPH0693584B2 (ja) * | 1984-06-01 | 1994-11-16 | 株式会社日立製作所 | バイアス回路 |
| JPS61116404A (ja) * | 1984-10-31 | 1986-06-03 | Fujitsu Ltd | 超高周波結合器 |
-
1991
- 1991-09-05 JP JP3224504A patent/JPH0563470A/ja active Pending
-
1992
- 1992-09-04 US US07/940,515 patent/US5296825A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046631A (en) * | 1997-10-17 | 2000-04-04 | Kabushiki Kaisha Toshiba | Detector coupled to transmission line by microstrip line |
| JP2010154230A (ja) * | 2008-12-25 | 2010-07-08 | Nec Corp | 観測パッド付き伝送線路と伝送方法 |
| JP2014168225A (ja) * | 2013-01-29 | 2014-09-11 | Tdk Corp | 高周波増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5296825A (en) | 1994-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583049A (en) | Feed-forward circuit | |
| US4926134A (en) | Gain monitoring of distortion cancellation amplifiers in a feedforward linear amplifier | |
| CA2298926C (en) | Temperature compensated power detector | |
| JP3809223B2 (ja) | インピーダンス測定装置 | |
| KR970003720B1 (ko) | 전기신호 증폭기 장치 | |
| US6426970B1 (en) | Bi-directional signal coupler method and apparatus | |
| US5594387A (en) | Amplifier circuit having nagative feedback loop for self-bias | |
| US5296825A (en) | Bias circuit having signal output to detector portion | |
| JP3121730B2 (ja) | 信号検知装置 | |
| US4447790A (en) | Distortion eliminating circuit | |
| JP3187662B2 (ja) | マイクロ波電力検出回路 | |
| JPH06235744A (ja) | マイクロ波電力検出器 | |
| US5528191A (en) | Logarithmic amplifier having improved speed response | |
| JPH10233624A (ja) | マイクロ波検波回路 | |
| EP1432121A1 (en) | Temperature compensated amplifer circuit | |
| KR0157118B1 (ko) | 에미터 팔로워를 유동성 부하로 사용하는 차동 증폭기 | |
| EP0152151B1 (en) | Broadband control amplifier | |
| JP2000031746A (ja) | 温度補償型増幅器 | |
| JPH10215123A (ja) | 電力増幅器 | |
| JP3116693B2 (ja) | 静電センサ | |
| JPH0918201A (ja) | 高周波回路内の直流回路 | |
| KR840000376Y1 (ko) | 텔레비젼 수상기의 agc회로 | |
| JPH06350361A (ja) | 自動利得制御回路 | |
| JPH07170138A (ja) | 低雑音分布増幅器 | |
| KR890007654Y1 (ko) | 공진 차동 증폭회로 |