JPH0563547A - 基準電圧変更回路 - Google Patents

Abstract

(57)【要約】 【目的】 ある回路部の動作を基準電圧発生回路を増す
ことになく、内部の論理値によって動作のオン／オフを
切り換えることができ、オフ時の回路部の電力が０とな
るようにすることができる基準電圧変更回路を提供す
る。 【構成】 基準電圧発生回路に、定電流源基準電圧変更
回路及びエミッタフォロア終端電圧変更回路で構成され
る基準電圧変更回路を付加する。この基準電圧変更回路
は内部差動論理回路の定電流源の基準電圧及びエミッタ
フォロアの終端電圧に接続され、内部セルの信号値を変
化させることにより、定電流源及びエミッタフォロアの
電流値を０にする。。 【効果】 複数の回路部の動作のオン／オフを切り換え
る場合でも、本発明の回路を複数用意するだけでよく、
電源端子を増すことなく配置・配線において負担をかけ
ない効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はエミッタ結合論理回路
（以下、ＥＣＬという）においてその基準電圧を変更す
る基準電圧変更回路に関する。

【０００２】

【従来の技術】図６は従来の基準電圧変更回路を備えた
一般的なＥＣＬ回路を示す回路図である。この回路は、
高位側電源端子１と、低位側電源端子２と、エミッタ・
フォロア（以下、ＥＦという）終端電源端子３と、高位
側電源端子１と低位側電源端子２を入力電源とする基準
電圧発生回路４と、基準電圧発生回路４から出力される
定電流源基準電圧の出力端子５と、同じく参照電圧出力
端子６と、高位側電源端子１と低位側電源端子２と定電
流源基準電圧出力端子５と参照電圧出力端子６を入力電
源とする特定動作回路ブロック７と、通常動作回路ブロ
ック８とを備えている。特定動作回路ブロック７は、動
作原理の説明上、入力端子Ｔ1 と出力端子Ｔ2 の外に、
トランジスタＱ1 〜Ｑ4 及び抵抗Ｒ1 〜Ｒ3 を備えるバ
ッファ回路とする。

【０００３】この従来回路においては、特定動作回路ブ
ロック７が動作を行わなくてもよい場合でも、この特定
動作回路ブロック７は通常動作回路ブロック８と同様に
常に動作をしており、電力を消費している。

【０００４】図７は、従来の他の基準電圧変更回路を示
す回路図である。この回路は、高位側電源端子１と、高
位側電源端子１ａと、低位側電源端子２と、ＥＦ終端電
源端子３と、高位側電源端子１ａと低位側電源端子２を
入力電源とする基準電圧発生回路４と、基準電圧発生回
路４から出力される定電流源基準電圧出力端子５ａと、
同じく参照電圧出力端子６ａと、高位側電源端子１と低
位側電源端子２と定電流源基準電圧出力端子５ａと参照
電圧出力端子６ａとを入力電源とする特定動作回路ブロ
ック７と、高位側電源端子１と低位側電源端子２を入力
電源とする基準電圧発生回路１０と、基準電圧発生回路
１０から出力される定電流源基準電圧出力端子５と、同
じく参照電圧出力端子６と、高位側電源端子１と低位側
電源端子２と定電流源基準電圧出力端子５と参照電圧出
力端子６を入力電源とする通常動作回路ブロック８とを
備えている。但し、基準電圧発生回路４と基準電圧発生
回路１０は同一の回路構成を有する。また、特定動作回
路ブロック７は、動作原理の説明上、入力端子Ｔ1 、出
力端子Ｔ2 、トランジスタＱ1 〜Ｑ4 及び抵抗Ｒ1〜Ｒ3
を備えるバッファ回路とする。

【０００５】特定動作回路ブロック７を動作させる場
合、高位側電源端子１ａに高位側電源端子１と同一の電
圧を印加する。これにより、特定動作回路ブロック７は
通常動作回路ブロック８と同様に動作する。

【０００６】特定動作回路ブロック７を動作させない場
合、高位側電源端子１ａに低位側電源端子２と同一の電
圧を印加する。このとき、基準電圧発生回路４の電圧と
低位側電源端子２の電圧との差がなくなり、いずれも低
位側電圧となる。また、基準電圧発生回路４の出力の定
電流源基準電圧出力端子５ａと参照電圧出力端子６ａの
電圧も、共に低位側電圧となる。これにより、特定動作
回路ブロック７内の定電流源用トランジスタＱ3のベー
ス・エミッタ間電圧が０になるため、トランジスタＱ3
は常にオフ状態となり、電力が０となる。従って、差動
増幅器を構成するトランジスタＱ1 ，Ｑ2 も、共にオフ
状態となり、電力が０となる。

【０００７】図８は本発明の更に他の従来技術を示す回
路図である。

【０００８】この回路は、高位側電源端子１と、低位側
電源端子２と、ＥＦ終端電源端子３と、高位側電源端子
１及び低位側電源端子２を入力電源とする基準電圧発生
回路４と、基準電圧発生回路４に入力されるコントロー
ル信号用のコントロール端子１１と、基準電圧発生回路
４から出力される定電流源基準電圧出力端子５ａと、同
じく参照電圧出力端子６ａと、高位側電源端子１と低位
側電源端子２と定電流源基準電圧出力端子５ａと参照電
圧出力端子６ａを入力電源とする特定動作回路ブロック
７と、高位側電源端子１と低位側電源端子２を入力電源
とする基準電圧発生回路１０と、基準電圧発生回路１０
から出力される定電流源基準電圧出力端子５と、同じく
参照電圧出力端子６と、高位側電源端子１と低位側電源
端子２と定電流源基準出力端子５と参照電圧出力端子６
を入力電源とする通常動作回路ブロック８とを備える。
特定動作回路ブロック７は、その動作原理の説明上、入
力端子Ｔ1 と、出力端子Ｔ2 と、トランジスタＱ1 〜Ｑ
4 と、抵抗Ｒ1 〜Ｒ3 とを備えるバッファ回路とする。

【０００９】基準電圧発生回路４は、図９に示すよう
に、コントロール端子１１により定電流源基準電圧出力
端子５の電圧を変化させるように構成されている。この
回路はトランジスタＱ41〜Ｑ45、抵抗Ｒ41〜Ｒ47、ダイ
オードＤ41及び電圧調整／補償フィードバック回路１３
により構成されている。

【００１０】特定動作回路７を動作させる場合、コント
ロール端子１１にＬレベルを入力する。このとき、抵抗
Ｒ47を流れる電流は全てダイオードＤ41を介して流れる
ため、トランジスタＱ43に流れるベース電流が０にな
り、トランジスタＱ43、Ｑ44、Ｑ45は全てオフ状態とな
る。このため、定電流源基準電圧出力端子５ａの電圧は
通常電圧となり、特定動作回路ブロック７は通常動作回
路ブロック８と同様に動作する。

【００１１】特定動作回路ブロック７を動作させない場
合、コントロール端子１１にＨレベルを入力する。この
とき抵抗Ｒ47を流れる電流は、トランジスタＱ43のベー
スに流れる。これにより、トランジスタＱ44がオン状態
になり、抵抗Ｒ41にトランジスタＱ44のエミッタ電流が
流れ出すため、トランジスタＱ41、Ｑ42のベース電圧が
降下し、定電流源基準電圧出力端子５の電圧が降下す
る。この電圧が特定動作回路ブロック７のトランジスタ
Ｑ3 及び抵抗Ｒ2 で構成される定電流源の電流が０にな
るように設定されているため、トランジスタＱ3 がオフ
状態になり、電力が０となる。従って、差動増幅器を構
成するトランジスタＱ1 ，Ｑ2 はいずれもオフ状態とな
り、電力が０となる。

【００１２】

【発明が解決しようとする課題】しかしながら、上述し
た従来の基準電圧変更回路は、以下に示す欠点がある。
図６に示す第１の従来例では、ＥＣＬ論理回路は論理に
関係なく、トランジスタＱ3 及び抵抗Ｒ2 で構成される
定電流源により常にトランジスタＱ1 、Ｑ2 で構成され
る差動論理回路に電流が流れるために、常に電力を消費
する。また、ＥＦトランジスタもＨレベル又はＬレベル
に拘りなく、電力を消費する。このため、ある条件にお
いて動作を行わなくてもよい回路部においても常に電力
を消費するという欠点がある。

【００１３】図７に示す第２の従来例では、第１の従来
例と比較してある条件において動作を行わなくてよい回
路部の電力を０にすることが可能であるが、外部の入力
電圧で回路部の動作のオン／オフを切り変えるため、外
部電源端子が余分に必要である。また、内部セル内に制
御する電源線を配線するため、電源配線数が増える。更
に、複数の回路部の動作のオン／オフを切り換える場
合、基準電源発生回路が複数必要であり、基準電圧発生
回路が増える分、チップ全体でみると、電力が増加し、
更に素子面積が増大するという欠点がある。また、ＥＦ
トランジスタ部の電力を０にすることができないという
欠点がある。

【００１４】図８に示す第３の従来例では、第１の従来
例と比較してある条件において動作を行わなくてもよい
回路部において、電力を０にすることが可能であるが、
コントロール端子が内部セル内にないため、ある条件に
おいて回路部の動作のオン／オフを切り換える場合、内
部セル内にコントロール端子の配線を引き込む必要があ
る。更に、複数の回路部の動作のオン／オフを切り換え
る場合、基準電源発生回路が複数必要であり、基準電圧
発生回路が増える分、チップ全体でみると電力が増え、
更に素子面積が増大するという欠点がある。また、ＥＦ
トランジスタ部の電力を０にすることができないという
欠点もある。

【００１５】本発明はかかる問題点に鑑みてなされたも
のであって、複数の回路部の動作のオン／オフを切り換
える場合でも、基準電圧発生回路を増やすことなく、内
部の論理値によって動作のオン／オフを切り換えること
ができ、電源端子を増やすことなく配置・配線において
負担をかけずに、回路部のオン／オフを切り換えること
ができ、電力の浪費を防止できる基準電圧変更回路を提
供することを目的とする。

【００１６】

【課題を解決するための手段】本発明に係る基準電圧変
更回路は、基準電圧発生回路にて発生した電圧を、内部
セルの信号値によって設定した任意の電圧に変化させる
基準電圧変更回路において、内部差動論理回路の定電流
源の基準電圧及びエミッタ・フォロアの終端電圧に接続
され、内部セルの信号値を変化させることにより定電流
源及びエミッタ・フォロアの電流値を０にする手段を有
することを特徴とする。

【００１７】

【作用】本発明においては、内部セルの信号値を変化さ
せることにより、定電流源及びエミッタ・フォロアの電
流値を０にして、差動論理回路の電力を０にする。

【００１８】

【実施例】次に本発明の実施例について添付の図面を参
照して説明する。

【００１９】図１は本発明の第１の実施例に係る基準電
圧変更回路の回路図である。高位側電源端子１と、低位
側電源端子２と、ＥＦ終端電源端子３とを有し、基準電
圧発生回路４は高位側電源端子１と低位側電源端子２を
入力電源とする。基準電圧発生回路４は基準電圧を定電
流源基準電圧出力端子５と、参照電圧出力端子６とを介
して出力する。

【００２０】基準電圧変更回路９は高位側電源端子１と
低位側電源端子２とＥＦ終端電源端子３と定電流源基準
電圧出力端子５とを入力電源とし、コントロール端子１
２から入力信号が入力される。この基準電圧変更回路９
の出力信号はＥＦ終端電源端子３ａと定電流源基準電圧
出力端子５ａとに出力される。

【００２１】特定動作回路ブロック７は、高位側電源端
子１と低位側電源端子２とＥＦ終端電源端子３ａと定電
流源基準電圧出力端子５ａと参照電圧出力端子６とを入
力電源とする。

【００２２】通常動作回路ブロック８は高位側電源端子
１と低位側電源端子２とＥＦ終端電源端子５と参照出力
端子６とを入力電圧とする。

【００２３】そして、特定動作回路ブロック７は４個の
トランジスタＱ1、Ｑ2、Ｑ3。Ｑ4を有するバッファ回路
とする。このトランジスタＱ1 は、そのコレクタが高位
側電源端子１に接続され、ベースが入力端子Ｔ1 に接続
されている。トランジスタＱ2 は、そのコレクタが抵抗
Ｒ1 を介して高位側電源端子１に接続され、ベースが参
照電圧出力端子６に接続され、エミッタがトランジスタ
Ｑ1 のエミッタに接続されている。トランジスタＱ3
は、そのコレクタがトランジスタＱ1 のエミッタに接続
され、ベースが定電流源基準電圧出力端子５ａに接続さ
れ、エミッタが抵抗Ｒ2 を介して低位側電源端子２に接
続されている。トランジスタＱ4は、そのコレクタが高
位側電源端子１に接続され、ベースがトランジスタＱ2
のコレクタに接続され、エミッタが出力端子Ｔ2 に接続
されると共に、抵抗Ｒ3 を介してＥＦ終端電源端子３ａ
に接続されている。なお、特定動作回路ブロック７は動
作説明上バッファ回路としてあるが、いずれのＥＣＬ論
理回路を使用してもよい。

【００２４】基準電圧変更回路９は、図２に示す定電流
基準電圧変更回路と、図３に示すＥＦ終端電圧変更回路
とから構成される。

【００２５】図２は、定電流源基準電圧変更回路の回路
図である。この定電流源基準電圧変更回路においては、
トランジスタＱ11が、そのエミッタが抵抗Ｒ11を介して
高位側電源端子１に接続され、ベースが定電流源基準電
圧出力端子５に接続され、コレクタが低位側電源端子２
に接続されている。トランジスタＱ12は、そのコレクタ
が高位側電源端子１に接続され、ベースがコントロール
端子１２に接続されている。トランジスタＱ13は、コレ
クタが高位側電源端子１に接続され、ベースが参照電圧
出力端子６に接続されている。ダイオードＤ11は、その
アノードがトランジスタＱ12のエミッタに接続され、ダ
イオードＤ12は、そのアノードがダイオードＤ11のカソ
ードに接続され、ダイオードＤ13は、そのアノードがト
ランジスタＱ13のエミッタに接続され、ダイオードＤ14
は、そのアノードがダイオードＤ13のカソードに接続さ
れている。また、トランジスタＱ14は、そのコレクタが
高位側電源端子１に接続され、ベースが前記ダイオード
Ｄ12のカソードに接続されると共に、抵抗Ｒ12を介して
低位側電源端子２に接続され、エミッタが抵抗Ｒ14を介
して低位側電源端子２に接続されている。トランジスタ
Ｑ15は、コレクタがトランジスタＱ11のエミッタに接続
され、ベースがダイオードＤ14のカソードに接続される
と共に、抵抗Ｒ13を介して低位側電源端子２に接続さ
れ、エミッタがトランジスタＱ14のエミッタに接続され
ている。トランジスタＱ16は、コレクタが高位側電源端
子１に接続され、ベースがトランジスタＱ11のエミッタ
に接続され、エミッタが定電流源基準電圧出力端子５ａ
に接続されると共に、抵抗Ｒ15を介して低位側電源端子
２に接続されている。

【００２６】図３は、ＥＦ終端電圧変更回路の回路図で
ある。このＥＦ終端電圧変更回路においては、トランジ
スタＱ21が、そのコレクタが高位側電源端子１に接続さ
れ、ベースがＥＦ終端電源端子３に接続され、エミッタ
が抵抗Ｒ21を介して低位側電源端子２に接続されて設け
られている。また、トランジスタＱ22は、コレクタが高
位側電源端子１に接続され、エミッタがトランジスタＱ
21のエミッタに接続されている。トランジスタＱ23は、
コレクタが抵抗Ｒ22を介して高位側電源端子１に接続さ
れ、ベースがコントロール端子１２に接続され、エミッ
タが抵抗Ｒ23を介して低位側電源端子２に接続されてい
る。トランジスタＱ24は、コレクタが高位側電源端子１
に接続され、ベースが参照電圧出力端子６に接続され、
エミッタがトランジスタＱ23のエミッタに接続されてい
る。トランジスタＱ25は、コレクタが高位側電源端子１
に接続され、ベースがトランジスタＱ23のコレクタに接
続され、エミッタがトランジスタＱ22のベースに接続さ
れると共に、抵抗Ｒ24を介して低位側電源端子２に接続
されている。トランジスタＱ26は、エミッタがＥＦ終端
電源端子３ａに接続されると共に、抵抗Ｒ25を介して高
位側電源端子１に接続され、ベースがトランジスタＱ21
のエミッタに接続され、コレクタが低位側電源端子２に
接続されている。

【００２７】次に、上述の如く構成された本発明の第１
の実施例回路の動作について説明する。

【００２８】先ず、コントロール端子１２がＨレベルの
場合について説明する。図２において、トランジスタＱ
14はオン状態、トランジスタＱ15はオフ状態である。抵
抗Ｒ11にはトランジスタＱ11のエミッタ電流のみ流れる
ため、トランジスタＱ16のベース電圧ＶB18 は定電流源
参照電圧出力端子５の電圧をＶCSとすると、下記数式１
で与えられる。

【００２９】

【数１】ＶB16 ＝ＶCS＋ＶBE11

【００３０】但し、ＶBE11はトランジスタＱ11のベース
・エミッタ間電圧である。これより、定電流源参照電圧
出力端子５ａの電圧ＶCS′は下記数式２で表される。

【００３１】

【数２】 ＶCS′＝ＶB16 −ＶBE16 ＝ＶCS＋（ＶBE11−ＶBE16）

【００３２】但し、ＶBE16はトランジスタＱ16のベース
・エミッタ間電圧である。この数式２は、トランジスタ
Ｑ11、Ｑ12のベース・エミッタ間電圧が等しく、ＶBEで
あるとすると下記数式３で表される。

【００３３】

【数３】ＶCS′＝ＶCS

【００３４】また、図３において、トランジスタＱ23は
オン状態、トランジスタＱ24はオフ状態である。抵抗Ｒ
22にトランジスタＱ23のエミッタ電流ＩE23 が流れるた
め、トランジスタＱ25のベース電圧B25 は内部Ｈレベル
の電圧をＶH とすると下記数式４で表される。

【００３５】

【数４】 ＩE23 ＝（ＶH −ＶBE23−ＶEE）／Ｒ23 ＶB25 ＝ＶGND −Ｒ22ＩE23 ＝ＶGND −Ｒ22（ＶH −ＶBE23−ＶEE）／Ｒ23

【００３６】但し、ＶGND は高位側電源端子１の電圧、
ＶEEは低位側電源端子２の電圧、ＶBE23はトランジスタ
Ｑ23のベース・エミッタ間電圧である。この数式４によ
り、トランジスタＱ22のベース電圧ＶB22 は下記数式５
で表される。

【００３７】

【数５】 ＶB22 ＝ＶB25 −ＶBE25 ＝ＶGND -Ｒ22（ＶH −ＶBE23−ＶEE）／Ｒ23−ＶBE25

【００３８】但し、ＶBE25はトランジスタＱ25のベース
・エミッタ間電圧である。このとき、トランジスタＱ2
1、Ｑ22で構成される差動増幅器で、トランジスタＱ21
がオン状態、トランジスタＱ22がオフ状態であるために
は、ＥＦ終端電圧出力端子３の電圧をＶT とすると、ト
ランジスタＱ22のベース電圧を下記数式６のように設定
する。

【００３９】

【数６】ＶB22 ＜ＶT

【００４０】この数式６の条件より、トランジスタＱ26
のベース電圧ＶB26 は下記数式７で表される。

【００４１】

【数７】ＶB21 ＝ＶT −ＶBE21

【００４２】但し、ＶBE21はトランジスタＱ21のベース
・エミッタ間電圧である。この数式７より、ＥＦ終端電
圧出力端子３ａの電圧ＶT ′は下記数式８で表される。

【００４３】

【数８】 ＶT ′＝ＶB21 ＋ＶBE26 ＝ＶT ＋（ＶBE26−ＶBE21）

【００４４】但し、ＶBE26はトランジスタＱ26のベース
・エミッタ間電圧である。この数式８は、トランジスタ
Ｑ21、Ｑ26のベース・エミッタ間電圧が等しくＶBEとす
ると、下記数式９で表される。

【００４５】

【数９】ＶT ′＝ＶT

【００４６】以上より、図１において基準電圧変更回路
の出力電圧は、数式３，９から基準電圧発生回路のＥＦ
終端電源端子３及び定電流源基準電圧出力端子５と等し
いため、通常動作回路ブロック８と同様に特定動作回路
ブロック７は動作を行う。

【００４７】次に、コントロール端子１２がＬレベルの
場合について説明する。図２において、トランジスタＱ
14はオフ状態、トランジスタＱ15はオン状態である。こ
れにより、抵抗Ｒ11にはトランジスタＱ11のエミッタ電
流ＩE11 とトランジスタＱ15のエミッタ電流ＩE15 が流
れる。エミッタ電流ＩE11 、ＩE15 は夫々下記数式１
０，１１で与えられる。

【００４８】

【数１０】ＩE11 ＝（ＶGND −ＶBE11−ＶCS）／Ｒ11

【００４９】

【数１１】 ＩE15 ＝（ＶR1−ＶBE13−ＶBE15−ＶF13 −ＶF14 −ＶEE）／Ｒ14

【００５０】但し、ＶR1は参照電圧出力端子６の電圧、
ＶBE11はトランジスタＱ11のベース・エミッタ間電圧、
ＶBE13はトランジスタＱ13のベース・エミッタ間電圧、
ＶBE15はトランジスタＱ15のベース・エミッタ間電圧、
ＶF13 はダイオードＤ13のカソード・アノード間電圧、
ＶF14 はダイオードＤ14のカソード・アノード間電圧で
ある。数式１０，１１より、トランジスタＱ16のベース
電圧ＶB16 は下記数式１２により表される。

【００５１】

【数１２】ＶB16 ＝ＶGND −Ｒ11（ＩE11 ＋ＩE15 ）

【００５２】但し、トランジスタＱ16のベース電圧ＶB1
6 が下記数式１３にて表される条件になるように設定す
る。

【００５３】

【数１３】ＶB16 ＜ＶCS＋ＶBE11

【００５４】数式１０〜１２より、定電流源基準電圧出
力端子５ａの電圧ＶCS′は下記数式１４で表される。

【００５５】

【数１４】 ＶCS′＝ＶB16 −ＶBE11 ＝ＶCS＋ＶBE11−ＶBE16−Ｒ11（ＶR1−ＶBE13−ＶBE15−ＶF13 − ＶF14−ＶEE）／Ｒ14

【００５６】この数式１４より、トランジスタのベース
・エミッタ間電圧とダイオードのカソード・アノード間
電圧が等しく、ＶBEであるとすると、定電流源基準電圧
出力端子５ａの電圧ＶCS′が下記数式１５で表される。

【００５７】

【数１５】 ＶCS′＝ＶCS−Ｒ11（ＶR1−４ＶBE−ＶEE）／Ｒ14

【００５８】また、図３において、トランジスタＱ23は
オフ状態、トランジスタＱ24はオン状態である。抵抗Ｒ
22には電流がほとんど流れないため、トランジスタＱ25
のベース電圧ＶB25 は下記数式１６で表される。

【００５９】

【数１６】ＶB25 ＝ＶGND

【００６０】この数式１６より、トランジスタＱ22のベ
ース電圧ＶB22 は下記数式１７で表される。

【００６１】

【数１７】ＶB22 ＝ＶGND −ＶBE25

【００６２】このとき、トランジスタＱ21をオフ状態、
トランジスタＱ22をオン状態にするために、トランジス
タＱ22のベース電圧を下記数式１８のように設定する。

【００６３】

【数１８】ＶB22 ＞ＶT

【００６４】数式１７，１８よりトランジスタＱ22のベ
ース電圧は下記数式１９で表される。

【００６５】

【数１９】 ＶB26 ＝ＶB22 −ＶBE22 ＝ＶGND −ＶBE22−ＶBE25

【００６６】但し、ＶBE22はトランジスタＱ22のベース
・エミッタ間電圧である。この数式１９より、ＥＦ終端
電圧出力端子３ａの電圧ＶT ′は下記数式２０で表され
る。

【００６７】

【数２０】 ＶT ′＝ＶB26 ＋ＶBE26 ＝ＶGND −ＶBE22−ＶBE25＋ＶBE26

【００６８】この数式２０は、トランジスタＱ22，Ｑ2
5，Ｑ26のベース・エミッタ間電圧が夫々等しくＶBEと
すると、下記数式２１で与えられる。

【００６９】

【数２１】ＶT ′＝ＶGND −ＶBE

【００７０】ここで、図１において、特定動作回路ブロ
ック７のトランジスタＱ3と抵抗Ｒ2で構成される定電流
源回路の電流値が０となるためには、下記数式２２の条
件が必要である。

【００７１】

【数２２】ＶCS′＝ＶBE＋ＶEE

【００７２】但し、ＶBE2 はトランジスタＱ2 のベース
・エミッタ間電圧である。数式１５，２２より、トラン
ジスタＱ2 のベース・エミッタ間電圧も同様にＶBEとす
ると、下記数式２３が成立する。

【００７３】

【数２３】 Ｒ11／Ｒ14＝（ＶCS−ＶBE−ＶEE）／（ＶR1−４ＶBE−ＶEE）

【００７４】抵抗Ｒ11、Ｒ14を数式２３の条件にあうよ
うに設定することで、定電流源回路の電流及び電力が０
になる。また、これにより、トランジスタＱ1 ，Ｑ2 で
構成される差動増幅回路の電力も０になる。更に、抵抗
Ｒ1 に流れる電流が０になるので、トランジスタＱ4 の
ベース電圧ＶB4は下記数式２４で表される。

【００７５】

【数２４】ＶB4＝ＶGND

【００７６】このとき、抵抗Ｒ3 を流れる電流が０とな
り、ＥＦトランジスタ部の電力も０になるためには、下
記の数式２５が成立する必要がある。

【００７７】

【数２５】 ＶT ′＝ＶB4−ＶBE4 ＝ＶGND −ＶBE4

【００７８】但し、ＶBE4 はトランジスタＱ4 のベース
・エミッタ間電圧である。数式２５は、トランジスタＱ
4 のベース・エミッタ間電圧も同様にＶBEとすると、数
式２１と等しいため、ＥＦトランジスタ部の電力も０と
なる。

【００７９】以上より、コントロール端子１２がＬレベ
ルのとき基準電圧変更回路の出力電圧が、特定動作回路
７が動作しない電圧を出力し、電力が０になる動作を行
う。次に、第１の実施例回路の動作を、高位側電源端子
１のＶGND を０Ｖ、低位側電源端子２のＶEEを−４．５
Ｖ、Ｈレベル電圧値のＶH を−０．８Ｖ、定電流源基準
電圧出力端子５のＶCSを−３．１Ｖ、参照電圧出力端子
６のＶR1を−１．１Ｖ、ＥＦ終端電源端子３のＶT を−
２．０Ｖ、全てのトランジスタのベース・エミッタ間電
圧を０．８Ｖとして設計した場合の各抵抗値の条件につ
いて述べる。数式５，６より、抵抗Ｒ22、Ｒ23は下記数
式で表す条件となる。

【００８０】

【数２６】Ｒ22／Ｒ23＞１２／２９

【００８１】数式１０〜１３より、抵抗Ｒ11、Ｒ14は下
記の数式の条件となる。

【００８２】

【数２７】Ｒ11／Ｒ14＞０

【００８３】また、数式１７，１８より数式１８が成り
立つ。数式２３より抵抗Ｒ11，Ｒ14は下記数式２８の条
件となる。

【００８４】

【数２８】Ｒ11＝３Ｒ14

【００８５】上述のように、抵抗Ｒ11，Ｒ14，Ｒ22，Ｒ
23を設定することで、特定動作回路ブロック７はコント
ロール端子１２がＨレベルのとき動作を行い、Ｌレベル
のとき動作を行わず、電力が０となる第１の実施例回路
の基準電圧変更回路を構成できる。

【００８６】本実施例においては、複数の回路部の動作
のオン／オフを切り換える場合でも、基準電圧発生回路
を増やすことなく、内部の論理値によって動作のオン／
オフを切り換えることができる。また、電源端子を増や
すことなく、即ち、配置及び配線上の負担をかけずに、
回路部のオン／オフを切り換えることができ、電力の浪
費を防止できる。更に、差動論理回路部だけではなく、
ＥＦトランジスタ部の電力も０にすることができる。

【００８７】次に、本発明の第２の実施例について、図
４を参照して説明する。本実施例が図１に示す第１の実
施例回路と異なる点は、ＥＦ終端電源端子３がなく、Ｅ
Ｆ終端電圧を低位側電源端子２とし、ＥＦ終端電圧変更
回路を図３の代わりに図５の構成とし、基準電圧変更回
路の入力電圧をＥＦ終端電源端子３としていることであ
る。

【００８８】基準電圧変更回路９は、図２に示す定電流
源基準電圧変更回路と、図５に示すＥＦ終端電圧変更回
路とにより構成される。

【００８９】図５はＥＦ終端電圧変更回路の回路図であ
る。このＥＦ終端電圧変換回路においては、トランジス
タＱ31は、コレクタが高位側電源端子１に接続され、ベ
ースがコントロール端子１２に接続されている。トラン
ジスタＱ32は、コレクタが高位側電源端子１に接続さ
れ、ベースが参照電圧出力端子６に接続されている。ト
ランジスタＱ33は、コレクタが抵抗Ｒ33を介して高位側
電源端子１に接続され、ベースが抵抗Ｒ31を介して低位
側電源端子２に接続され、エミッタが抵抗Ｒ34を介して
低位側電源端子２に接続されている。トランジスタＱ34
は、コレクタが高位側電源端子１に接続され、ベースが
抵抗Ｒ32を介して低位側電源端子２に接続され、エミッ
タがトランジスタＱ33のエミッタに接続されている。ま
た、ダイオードＤ31は、アノードがトランジスタＱ31の
エミッタに接続されており、ダイオードＤ32は、アノー
ドがダイオードＤ31のカソードに接続され、カソードが
トランジスタＱ33のベースに接続されており、ダイオー
ドＤ33は、アノードがトランジスタＱ32のエミッタに接
続されており、ダイオードＤ34は、アノードがダイオー
ドＤ33のカソードに接続され、カソードがトランジスタ
Ｑ34のベースに接続されている。更に、トランジスタＱ
35は、エミッタが抵抗Ｒ35を介してトランジスタＱ33の
コレクタに接続され、ベース及びコレクタが低位側電源
端子２に接続されている。トランジスタＱ36は、コレク
タが高位側電源端子１に接続され、ベースがトランジス
タＱ33のコレクタに接続され、エミッタがＥＦ終端電源
端子３ａに接続されると共に、抵抗Ｒ36を介して低位側
電源端子２に接続されている。

【００９０】次に、この第２の実施例回路の動作につい
て説明する。

【００９１】先ず、コントロール端子１２がＨレベルの
場合について説明する。図２の定電流源基準電圧変更回
路においては、第１の実施例回路と同様の動作を行う。
図５のＥＦ終端電圧変更回路においては、トランジスタ
Ｑ33がオン状態、トランジスタＱ34がオフ状態となる。
抵抗Ｒ33に下記数式２９で表されるトランジスタＱ33の
エミッタ電流ＩE33 が流れる。

【００９２】

【数２９】 ＩE31 ＝（ＶR1−ＶF31 −ＶF32 −ＶBE31−ＶBE33−ＶEE）／Ｒ34

【００９３】但し、ＶBE31はトランジスタＱ31のベース
・エミッタ間電圧、ＶBE33はトランジスタＱ33のベース
・エミッタ間電圧、ＶF31 はダイオードＤ31のカソード
・アノード間電圧、ＶF32 はダイオードＤ32のカソード
・アノード間電圧である。

【００９４】これにより、トランジスタＱ36のベース電
位ＶB36 は下記数式３０で表される。

【００９５】

【数３０】 ＶB36 ＝ＶGND −Ｒ33ＩE31 ＝ＶGND −Ｒ33（ＶR1−ＶF31 −ＶF32 −ＶBE31−ＶBE33−ＶEE） ／Ｒ34

【００９６】このとき、抵抗Ｒ35の電流を０にするため
に下記数式３１のように設定する。

【００９７】

【数３１】ＶB36 ＝ＶEE＋ＶBE35

【００９８】但し、ＶBE35はトランジスタＱ35のベース
・エミッタ間電圧である。数式３０，３１より、トラン
ジスタＱ31，Ｑ33，Ｑ35のベース・エミッタ間電圧及び
ダイオードＤ31，Ｄ32のカソード・アノード間電圧が等
しくＶBEとすると、下記数式３２が得られる。

【００９９】

【数３２】 Ｒ33／Ｒ34＝（ＶGND −ＶBE−ＶEE）／（ＶR1−４ＶBE−ＶEE）

【０１００】数式３２のように、抵抗Ｒ33，Ｒ34を設定
することにより、ＥＦ終端電源出力端子３ａのＶT ′の
電圧は下記数式３３で表される。

【０１０１】

【数３３】ＶT ′＝ＶEE＋ＶBE35−ＶBE36

【０１０２】この数式３３よりトランジスタＱ36のベー
ス・エミッタ間電圧も同様にＶBEとすると、ＥＦ終端電
源端子３ａは下記数式３４で表される。

【０１０３】

【数３４】ＶT ′＝ＶEE

【０１０４】以上より、図４において、基準電圧変更回
路の出力端子は、数式３，３４より基準電圧発生回路の
定電流源基準電圧出力端子５と等しいため、通常動作回
路ブロック８と同様に特定動作回路ブロック７は動作を
行う。

【０１０５】次に、コントロール端子１２がＬレベルの
場合について説明する。図２に示す定電流源基準電圧変
更回路においては、第１の実施例回路と同様の動作を行
う。図５に示すＥＦ終端電圧変更回路においては、トラ
ンジスタＱ33がオフ状態、トランジスタＱ34がオン状態
となる。抵抗Ｒ33には電流がほとんど流れないため、ト
ランジスタＱ36のベース電圧は下記数式３５式で与えら
れる。

【０１０６】

【数３５】ＶB36 ＝ＶGND

【０１０７】この数式３５より、ＥＦ終端電源端子３ａ
ＶT ′は下記数式３６で表される。

【０１０８】

【数３６】ＶT ′＝ＶGND −ＶBE36

【０１０９】図４において、トランジスタＱ36のベース
・エミッタ間電圧を同様にＶBEとすると、数式３７は数
式２５と等しいため、ＥＦトランジスタ部の電力も０に
なる。

【０１１０】以上より、コントロール端子１２がＬレベ
ルのとき、基準電圧変更回路の出力電圧が、特定動作回
路７が動作しない電圧を出力し、電力が０になる動作を
行う。

【０１１１】なお、上述の図２の定電流源基準電圧変更
回路及び図３、図５のＥＦ終端電圧変更回路は、一実施
例として説明したものであり、本発明の特許請求の範囲
に記載した範囲内で同様の動作を行う回路であれば種々
の変更及び修正が行われてもよい。

【０１１２】

【発明の効果】以上説明したように本発明は、複数の回
路部の動作のオン／オフを切り換える場合でも、基準電
圧発生回路を増すことなく、内部の論理値によって動作
のオン／オフを切り換えることができる。また、電源端
子を増やすことがなく、即ち配置・配線において負担を
かけずに、回路部のオン／オフを切り換えることがで
き、無駄な電力の消費を防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る基準電圧変更回路
の全体を示す回路図である。

【図２】同じく本実施例の基準電圧変更回路を構成する
定電流源基準電圧変更回路を示す回路図である。

【図３】同じく本実施例の基準電圧変更回路を構成する
ＥＦ終端電圧変更回路を示す回路図である。

【図４】本発明の第２の実施例に係る基準電圧変更回路
の全体を示す回路図である。

【図５】同じく本実施例の基準電圧変更回路を構成する
ＥＦ終端電圧変更回路を示す回路図である。

【図６】第１の従来例の全体回路図である。

【図７】第２の従来例の全体回路図である。

【図８】第３の従来例の全体回路図である。

【図９】第３の従来例の基準電圧発生回路を示す回路図
である。

【符号の説明】

１；高位側電源端子 ２；低位側電源端子 ３，３ａ；ＥＦ終端電圧出力端子 ４，１０：基準電圧発生回路 ５，５ａ；定電流源基準電圧出力端子 ６；参照電圧出力端子 ７；特定動作回路ブロック ８；通常動作回路ブロック ９；基準電圧変更回路 １１；コントロール端子 Ｑ1 〜Ｑ4 ，Ｑ11〜Ｑ16，Ｑ21〜Ｑ26，Ｑ31〜Ｑ36，Ｑ
41〜Ｑ45；トランジスタ Ｒ1 〜Ｒ3 ，Ｒ11〜Ｒ15，Ｒ21〜Ｒ25，Ｒ31〜Ｒ36，Ｒ
41〜Ｒ47；抵抗 Ｄ11〜Ｄ14，Ｄ31〜Ｄ34，Ｄ41；ダイオード Ｔ1 ；入力端子 Ｔ2 ；出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基準電圧発生回路にて発生した電圧を、
   内部セルの信号値によって設定した任意の電圧に変化さ
   せる基準電圧変更回路において、内部差動論理回路の定
   電流源の基準電圧及びエミッタ・フォロアの終端電圧に
   接続され、内部セルの信号値を変化させることにより定
   電流源及びエミッタ・フォロアの電流値を０にする手段
   を有することを特徴とする基準電圧変更回路。