JPH0563825B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、複数のプロセツサを用いて大規模
な演算を並列的に高速に処理する計算機システム
に関する。

（従来の技術） 従来より、計算機の処理速度の向上を図るた
め、複数のプロセツサを有する並列計算機の研究
開発が進められている。並列計算機の場合、１つ
の仕事を複数のプロセツサで分担しながら処理を
進めていくので、複数のプロセツサ間で処理の遂
行に必要な制御情報をお互いに参照し合うことが
必要であり、従来からこれを実現するための種々
の方式が提案されている。その中の一つとして、
複数のプロセツサをマルチポートページメモリと
呼ばれる記憶装置の各ポートに接続し、これに共
有すべき情報を記憶しておく方式が知られてい
る。

即ち、このマルチポートページメモリを用いた
並列計算機システムは、第７図に示すように、複
数のプロセツサ１，２，３，４を、マルチポート
ページメモリ５の各ポートに接続して構成され
る。マルチポートページメモリ５は、複数のメモ
リバンク１１，１２，１３，１４と、プロセツサ
１〜４からメモリバンク１１〜１４に対して一定
量のデータ（以下、これをページと呼ぶ）を単位
として読み書きするための複数の入出力ポート１
５，１６，１７，１８と、各メモリバンク１１〜
１４と入出力ポート１５〜１８との間の接続を周
期的に切換えて、ある入出力ポート１５〜１８か
ら任意のメモリバンク１１〜１４をアクセスでき
るようにするためのネツトワーク１９と、その制
御装置２０とで構成されている。

この方式では、第８図に示すように、１ページ
分の情報をプロセツサの数である４つのブロツク
に分割し、それぞれのブロツクを４つのメモリバ
ンク１１〜１４に格納するようにしている。した
がつて、各プロセツサ１〜４が同一のページをア
クセスする場合でも、各プロセツサ１〜４には、
同一ページの異なるブロツクが独立して読出され
る。そして、ネツトワーク１９の周期的な切換え
動作により、１周期（４アクセス）で１ページ分
の情報を読出すことができる。

このマルチポートページメモリを用いた整列処
理方式は、共通バス方式を用いた方式等と比較す
ると、各プロセツサ１〜４とメモリバンク１１〜
１４との間のアクセスの競合がなく、データ入出
力に有する時間を保障できる点で優れている。

ところで、従来のこの種の計算機システムにあ
つては、プロセツサ１〜４からメモリバンク１１
〜１４に対するリード／ライトをページ単位で行
つているため、１回のデータ転送量は、数10〜数
100バイトとなり、共有バス方式の数〜10数バイ
トに比べて大きい。このようにプロセツサ１〜４
とメモリバンク１１〜１４との間のデータ入出力
がページ単位で固定されていることは、格納する
データが行列計算のように大容量であれば問題と
ならない。

しかしながら、このシステムでは、各プロセツ
サの現在の状態を示す制御情報のように小容量
で、かつ時々刻々と更新され、参照頻度も高い情
報を参照する場合には、小容量の情報であるにも
拘らず。常にページ全体を参照しなければならな
かつた。つまり、従来のマルチポートページメモ
リを用いた並列計算機システムでは、第８図に示
すように、各プロセツサ１〜４の制御情報Ｃ，
Ｃ，Ｃ，Ｃの格納場所としてそれぞれ１ペ
ージずつを割当てていたので、各プロセツサ１〜
４が自分の制御情報を更新する場合には、１回の
ページアクセスで済むが、他のプロセツサ１〜４
の制御情報を参照する場合には、プロセツサ１〜
４の個数分のページをアクセスしなければならな
いので、大きなオーバーヘツドが生じるという問
題があつた。

（発明が解決しようとする問題点） このように、マルチポートページメモリを用い
た従来の計算機システムにあつては、各プロセツ
サの制御情報のように小容量で、各プロセツサが
共通に頻繁に使用する情報をそれぞれ１ページ分
に割当てていたため、この情報をアクセスする場
合でもページ単位のデータ入出力に要する時間と
等しくなつてしまい、大きなオーバーヘツドにな
るという問題があつた。

本発明は、このような問題点を解決すべくなさ
れたもので、制御情報のように、複数のプロセツ
サが共通に使用する情報で、かつ小容量の情報を
少ないアクセス回数で参照でき、もつて処理速度
を向上させ得る計算機システムを提供することを
目的としている。

［発明の構成］ （問題点を解決するための手段） 本発明は、複数、例えばｎ個のプロセツサと、
これらプロセツサに対応して設けられ、それぞれ
が１ページの１／ｎのブロツク単位の情報を順番
に記憶するｎ個のメモリバンクと、これら各メモ
リバンクと前記各プロセツサとの間の接続関係を
周期的に切換えるネツトワークとを具備し、前記
ｎ個のメモリバンクに対するｎ回のアクセスによ
つて前記１つのプロセツサが１ページ分の情報を
リード／ライトする計算機システムにおいて、前
記各プロセツサは、前記ｎ個のメモリバンクに対
するページ単位の書込みモードと、前記各メモリ
バンクに対する１ページの１／ｎのブロツク単位
の書込みモードとを備え、前記ｎ個のプロセツサ
で共通に使用する各プロセツサからの小容量の情
報をｎ個記憶するときには、前記ブロツク単位の
書込みモードとによつて、前記ネツトワークが前
記各プロセツサにそれぞれ対応するメモリバンク
に接続された状態のときのみ全メモリバンクに対
してそれぞれ対応する前記小容量の情報を１ブロ
ツクとして書き込むことにより、前記ｎ個の小容
量の情報を前記ｎ個のメモリバンクの１ページ分
にまとめて記憶することを特徴としている。

（作用） 本発明によれば、マルチポートページメモリの
１ページ分をプロセツサの個数に等しいブロツク
に分割し、各ブロツクに各プロセツサの小容量の
情報、例えば制御情報を格納する際には、ブロツ
ク単位の書込みモードでアクセスを行う。これに
より、ｎ個のプロセツサのｎ個の上記情報が１つ
のページに格納されるので、データ読出しの際に
は、１回のページ読出し動作で全てのプロセツサ
の上記情報の参照が可能となる。その結果、従
来、マルチポートページメモリを用いた並列計算
機システムで問題となつていた制御情報のような
共有されるデータの読出しオーバーヘツドが著し
く軽減される。

（実施例） 以下、図面を参照しながら本発明の一実施例に
ついて説明する。

第１図は本実施例に係る計算機システムの構成
を示す図である。本システムが第７図及び第８図
に示した従来のシステムと異なる点は、メモリバ
ンク１１〜１４における制御情報Ｃ〜Ｃの格
納状態と、プロセツサ１〜４のマルチポートペー
ジメモリ５に対する書込みのモードが２種類ある
点である。

即ち、各プロセツサ１〜４は、例えば第２図に
示すようにCPU２１と主記憶部２２とから構成
されている。主記憶部２２には、マルチポートペ
ージメモリ５をアクセスするためのコントロール
ワードが格納されている。このコントロールワー
ドは例えば第３図に示すように、GOビツト、
RWビツト、WMビツト及びページ番号で構成さ
れている。GOビツトはアクセスをするかどうか
を指示するためのビツト、RW（Read／Write）
ビツトは読出し動作か書込み動作かを示すビツ
ト、WM（Write Mode）ビツトはページアクセ
スかブロツクアクセスを示すビツト、ページ番号
はアクセスするページの番号である。

一方、メモリバンク１１〜１４は、第２図に示
すように解読回路２４とメモリ２５とから構成さ
れている。解読回路２４は、上記コントロールワ
ードを入出力ポート１５〜１８を介してCPU２
１から受取ると、その内容を解読する。例えば
GOビツトが“１”であれば、アクセスを開始
し、RWビツトが“１”であれば書込み動作を行
う。さらに、WMモードが“１”であればページ
単位の書込みモードの動作を行ない、“０”であ
ればブロツク単位の書込みモードの動作を行う。

いま、例えばプロセツサ１，２（μP，μP）
のコントロールワードが、１ページ及び２ページ
を書込むために、ページ単位の書込みモードを指
示している場合には、第４図に示すような書込み
動作が行われる。即ち、ネツトワーク１９が１つ
の周期で同図ａ〜ｄに示す４つの状態をとると、
これに応じてμPは、１−、１−、１−、
１−の順に１ページのデータをメモリバンク１
１〜１４（MB〜MB）に書込む。同じくμP
は、このサイクルで、２−、２−、２−
、２−の順に２ページのデータをメモリバン
ク１１〜１４（MB〜MB）に書込む。も
し、μPとμPが他のページを同様に書込むと
すると、４回のアクセスで４ページ分のデータを
書込むことができる。

一方、μP〜μPのコントロールワードがブ
ロツク単位の書込みモードある場合には、第５図
に示すように、μP〜μPは、同図ａに示す１
回目のアクセスのときのみメモリバンク１１〜１
４に対して制御情報Ｃ〜Ｃの書込みを行い、
同図ｂ〜ｄに示す２〜４回目のアクセスでは他の
ブロツクのデータを破壊しないようにアイドル状
態となる。このような制御を行うことにより、各
プロセツサは、自分の制御情報を更新することが
できる。

一方、このようにして書込まれたデータを読出
す場合を第６図に示す。いま、μPとμPとが
第１ページを、μPとμPとが第２ページを読
出す場合には、同図ａに示す１回目のアクセスで
は、μP，μP，μP，μPがそれぞれ１−
、２−、２−、１−を読出す。このよう
に読出せば、複数のプロセツサがたとえ同じペー
ジを読出してもアクセスが競合することはない。
同様に同図ｂ〜ｄに示すようにネツトワーク１９
の切換えに応じて、それぞれのプロセツサがそれ
ぞれ対応するメモリバンクから必要なベージのブ
ロツクを読出すことにより、４回のアクセスで４
つのプロセツサが各１ページずつのデータを読出
せることになる。

また、各プロセツサ１〜４が制御情報を読出す
場合には、全てのプロセツサ１〜４が制御情報の
書かれているページを共通に読出すことにより、
１ページ分のアクセスで全てのプロセツサ１〜４
の制御情報Ｃ〜Ｃを得ることができる。

［発明の効果］ 以上述べたように、本発明によれば、各プロセ
ツサの制御情報等、小容量の情報を１ページ分に
まとめて書込めるようにしているので、１ページ
分のアクセスで必要な上記情報を読み出せ、オー
バーヘツドが少なく、高速処理が可能な計算機シ
ステムを提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る計算機システ
ムの構成を示すブロツク図、第２図は同システム
におけるプロセツサとメモリバンクの詳細ブロツ
ク図、第３図は同プロセツサから出力されるコン
トロールワードの構成を示す図、第４図は同シス
テムのページ単位の書込み動作を説明するための
図、第５図は同ブロツク単位の書込み動作を説明
するための図、第６図は読出し動作を説明するた
めの図、第７図及び第８図は従来の計算機システ
ムをそれぞれ説明するためのブロツク図である。 １〜４…プロセツサ、５…マルチポートページ
メモリ、１１〜１４…メモリバンク、１５〜１８
…入出力ポート、１９…ネツトワーク、２０…制
御装置。

Claims (1)

1. 【特許請求の範囲】 １ ｎ（ｎは２以上の整数）個のプロセツサと、
   これらプロセツサに対応してｎ個設けられ、それ
   ぞれが１ページの１／ｎのブロツク単位の情報を
   順番に記憶するメモリバンクと、これら各メモリ
   バンクと前記各プロセツサとの間の接続関係を周
   期的に切換えるネツトワークとを具備し、前記ｎ
   個のメモリバンクに対するｎ回のアクセスによつ
   て前記１つのプロセツサが１ページ分の情報をリ
   ード／ライトする計算機システムにおいて、 前記各プロセツサは、前記ｎ個のメモリバンク
   に対するページ単位の書込みモードと、前記各メ
   モリバンクに対する１ページの１／ｎのブロツク
   単位の書込みモードとを備え、前記ｎ個のプロセ
   ツサで共通に使用する各プロセツサからの小容量
   の情報をｎ個記憶するときには、前記ブロツク単
   位の書込みモードによつて、前記ネツトワークが
   前記各プロセツサにそれぞれ対応するメモリバン
   クに接続された状態のときのみ全メモリバンクに
   対してそれぞれに対応する前記小容量の情報を１
   ブロツクとして書き込むことにより、前記ｎ個の
   小容量の情報を前記ｎ個のメモリバンクの１ペー
   ジ分にまとめて記憶することを特徴とする計算機
   システム。