JPH0564471B2 - - Google Patents
Info
- Publication number
- JPH0564471B2 JPH0564471B2 JP59041754A JP4175484A JPH0564471B2 JP H0564471 B2 JPH0564471 B2 JP H0564471B2 JP 59041754 A JP59041754 A JP 59041754A JP 4175484 A JP4175484 A JP 4175484A JP H0564471 B2 JPH0564471 B2 JP H0564471B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- semiconductor
- insulator
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6728—Vertical TFTs
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は固体表示装置を構成せしめるため、基
板上に設けた非単結晶半導体を用いた縦チヤネル
型の積層型の絶縁ゲイト型半導体装置(以下IGF
という)およびその作製方法に関する。
板上に設けた非単結晶半導体を用いた縦チヤネル
型の積層型の絶縁ゲイト型半導体装置(以下IGF
という)およびその作製方法に関する。
本発明は装置の完成後、不良IGFのゲイト電極
をリード(バスライン)より分離(トリミング)
することにより、歩留り向上を図り得る固定表示
装置を用いるものであつて、ゲイト電極に昇華性
を有せしめる材料を用いるため、その導電膜(第
3の導電膜)のシート抵抗が10〜100Ω/□と大
きい。このため、バスラインとしてのリード(第
4の導電膜)はこのゲイト電極用導体に密接して
0.5Ω/□以下のシート抵抗とすることにより、
マトリツクス構成をした装置における遅延動作を
なくしたことを特徴としている。
をリード(バスライン)より分離(トリミング)
することにより、歩留り向上を図り得る固定表示
装置を用いるものであつて、ゲイト電極に昇華性
を有せしめる材料を用いるため、その導電膜(第
3の導電膜)のシート抵抗が10〜100Ω/□と大
きい。このため、バスラインとしてのリード(第
4の導電膜)はこのゲイト電極用導体に密接して
0.5Ω/□以下のシート抵抗とすることにより、
マトリツクス構成をした装置における遅延動作を
なくしたことを特徴としている。
加えて、この0.5Ω/□以下のシート抵抗のリ
ードによりソースまたはドレインに密接した導体
(第2の導電膜)とコンタクトを構成せしめたこ
とにより、インバータのゲイト電極とその負荷
IGFのソースまたはドレインとの連結をなんらの
余分の製造工程を加えることなく実施せんとした
ものである。
ードによりソースまたはドレインに密接した導体
(第2の導電膜)とコンタクトを構成せしめたこ
とにより、インバータのゲイト電極とその負荷
IGFのソースまたはドレインとの連結をなんらの
余分の製造工程を加えることなく実施せんとした
ものである。
本発明は、絶縁性基板上の第1の導電性電極、
第1の半導体、第1の絶縁体、第2の半導体、第
2の導電性電極および第2の絶縁体(層間絶縁
物)よりなる6層に積層された積層体の2つの側
部における第1の絶縁体上に形成する第3の半導
体によりチヤネル形成領域を達成せしめたIGFと
さらにこれを応用した固体表示装置を設けること
に関する。
第1の半導体、第1の絶縁体、第2の半導体、第
2の導電性電極および第2の絶縁体(層間絶縁
物)よりなる6層に積層された積層体の2つの側
部における第1の絶縁体上に形成する第3の半導
体によりチヤネル形成領域を達成せしめたIGFと
さらにこれを応用した固体表示装置を設けること
に関する。
本発明はかかるマトリツクス構造の複合半導体
装置を基板上に設け、液晶表示型、エレクトロ・
クロミツク(ECD)表示型、EL(エレクトロルミ
ネツセンス)型等のデイスプレイ装置の制御部お
よびその周辺回路とすることを目的としている。
装置を基板上に設け、液晶表示型、エレクトロ・
クロミツク(ECD)表示型、EL(エレクトロルミ
ネツセンス)型等のデイスプレイ装置の制御部お
よびその周辺回路とすることを目的としている。
平面型の固体表示装置を設ける場合、平行な透
光性基板例えばガラス、プラスチツク板上に一対
の電極を設けてこの電極間に液晶を注入した液晶
の固体表示装置が知られている。
光性基板例えばガラス、プラスチツク板上に一対
の電極を設けてこの電極間に液晶を注入した液晶
の固体表示装置が知られている。
この表示素子はその等価回路としてキヤパシタ
(以下Cという)にて示すことができる。このた
めIGFとCとを例えば2×2のマトリツクス構成
せしめたものを第1図に示す。
(以下Cという)にて示すことができる。このた
めIGFとCとを例えば2×2のマトリツクス構成
せしめたものを第1図に示す。
第1図において、マトリツクスの各番地は一対
を構成する2個のIGF10,10′と、表示部と
してのC35により1個の絵素を構成させてい
る。
を構成する2個のIGF10,10′と、表示部と
してのC35により1個の絵素を構成させてい
る。
これらを列(Y方向)51,52としてビツト
線に連結し、他方、ゲイトを連結してシート抵抗
が0.5Ω/□(アルミニユームにおいては800Å以
上の膜厚に相当)以下のリードを行(X方向)5
3,54(ワード線のバスライン)を設けたもの
である。
線に連結し、他方、ゲイトを連結してシート抵抗
が0.5Ω/□(アルミニユームにおいては800Å以
上の膜厚に相当)以下のリードを行(X方向)5
3,54(ワード線のバスライン)を設けたもの
である。
さらに51はデコーダ、ドライバの一部を構成
するインバータ50の出力に連結させたものであ
る。
するインバータ50の出力に連結させたものであ
る。
すると、例えば51,53を「1」とし、5
2,54を「0」とすると、IGF10,10′は
ともにオンとなり、他の番地のIGFはオフとな
る。そして任意のビツト線とワード線を1つづつ
選択してオンすることにより、電気的等価素子C
35で示される表示部を選択的にオン状態にする
ことができる。
2,54を「0」とすると、IGF10,10′は
ともにオンとなり、他の番地のIGFはオフとな
る。そして任意のビツト線とワード線を1つづつ
選択してオンすることにより、電気的等価素子C
35で示される表示部を選択的にオン状態にする
ことができる。
一般に、固体表示装置におけるアクテイブ絵素
が例えば640×525である時、そのすべての絵素の
IGFを正常に動作させることはその製品歩留り考
慮するとまつたく不可能である。
が例えば640×525である時、そのすべての絵素の
IGFを正常に動作させることはその製品歩留り考
慮するとまつたく不可能である。
このため、本発明はIGFを一対として設け、そ
のうち一方のIGFのゲイトリークが生じている場
合、このリークしているIGFをX方向のリードか
らレーザトリミング(以下LTという)して分離
し除去してしまう、いわゆる冗長用素子を各絵素
のすべてに設けた。このIGFのゲイト電極はLT
用に昇華性金属、例えばクロムを主成分としてい
る金属を用いているため、そのシート抵抗は10〜
100Ω/□と大きい。このためゲイト電極に特に
新たなコンタクト用マスクを用いることなしに低
シート抵抗のゲイト用リードを設けることはきわ
めて重要である。加えて、このリードをして周辺
回路でソースまたはドレインに密接している第2
の導体と連結せしめることは、マスク数をそのた
めに増加させることなしに成就できるため、有効
である。
のうち一方のIGFのゲイトリークが生じている場
合、このリークしているIGFをX方向のリードか
らレーザトリミング(以下LTという)して分離
し除去してしまう、いわゆる冗長用素子を各絵素
のすべてに設けた。このIGFのゲイト電極はLT
用に昇華性金属、例えばクロムを主成分としてい
る金属を用いているため、そのシート抵抗は10〜
100Ω/□と大きい。このためゲイト電極に特に
新たなコンタクト用マスクを用いることなしに低
シート抵抗のゲイト用リードを設けることはきわ
めて重要である。加えて、このリードをして周辺
回路でソースまたはドレインに密接している第2
の導体と連結せしめることは、マスク数をそのた
めに増加させることなしに成就できるため、有効
である。
かくすることによつて、本発明をその設計仕様
に基づいて組み合わせることにより、ブラウン管
に代わる平面テレビ用の固体表示装置を作ること
ができた。
に基づいて組み合わせることにより、ブラウン管
に代わる平面テレビ用の固体表示装置を作ること
ができた。
第2図は本発明を実施するための積層型IGFの
縦断面図およびその製造工程を示したものであ
る。
縦断面図およびその製造工程を示したものであ
る。
この図面は第3図に示す表示絵素駆動用に1つ
の積層体によつて設けられた2つのIGFのインバ
ータで駆動する側におけるA−A′面での縦断面
図の製造例を示すが、同一基板に複数ヶ作る場合
もまつたく同様である。
の積層体によつて設けられた2つのIGFのインバ
ータで駆動する側におけるA−A′面での縦断面
図の製造例を示すが、同一基板に複数ヶ作る場合
もまつたく同様である。
図面において、絶縁基板1例えば石英ガラスま
たはホウ珪酸ガラス基板又は有機フイルム上の第
1の導電膜2を下側電極、絵素の一方の電極とし
て設けた。この実施例では弗素が添加された酸化
スズを主成分とする透光性導電膜を0.3μの厚さに
形成している。これに選択エツチを第1のマスク
を用いて施した。さらにこの上面に、Pまたは
N型の導電型を有する第1の非単結晶半導体3
(以下単にS1という)を100〜3000Å、第1の絶
縁体4(以下単にS2という)(0.3〜3μ)、第1の
半導体と同一導電型を有する第2の半導体5(以
下単にS3という)(0.1〜0.5μ)を積層(スタツフ
即ちSという)して設けた。この積層により
NIN、PIP構造(Iは絶縁体または半絶縁体)を
有せしめた。
たはホウ珪酸ガラス基板又は有機フイルム上の第
1の導電膜2を下側電極、絵素の一方の電極とし
て設けた。この実施例では弗素が添加された酸化
スズを主成分とする透光性導電膜を0.3μの厚さに
形成している。これに選択エツチを第1のマスク
を用いて施した。さらにこの上面に、Pまたは
N型の導電型を有する第1の非単結晶半導体3
(以下単にS1という)を100〜3000Å、第1の絶
縁体4(以下単にS2という)(0.3〜3μ)、第1の
半導体と同一導電型を有する第2の半導体5(以
下単にS3という)(0.1〜0.5μ)を積層(スタツフ
即ちSという)して設けた。この積層により
NIN、PIP構造(Iは絶縁体または半絶縁体)を
有せしめた。
この上面に、ITO(酸化インジユーム・スズ)、
MoSi2、TiSi2、WSi2、W、Ti、Mo、Crを主成
分とする耐熱性金属の第2の導電膜6(以下S5
ともいう)、ここでは、半導体に密接してクロム
を主成分とする金属(500〜3000Å)を用い、さ
らにその上面にアルミニユームを0.5〜2μ例えば
1μとして積層して用いた。さらにその上層に層
間絶縁物として有効な第2の絶縁体7(以下単に
S5)を0.5〜5μ例えば1μmの厚さに積層した。こ
の絶縁体はLP CVD法PCVD法または光CVD等
により作られた酸化珪素膜、窒素珪素膜または
PIQ等の有機樹脂とした。
MoSi2、TiSi2、WSi2、W、Ti、Mo、Crを主成
分とする耐熱性金属の第2の導電膜6(以下S5
ともいう)、ここでは、半導体に密接してクロム
を主成分とする金属(500〜3000Å)を用い、さ
らにその上面にアルミニユームを0.5〜2μ例えば
1μとして積層して用いた。さらにその上層に層
間絶縁物として有効な第2の絶縁体7(以下単に
S5)を0.5〜5μ例えば1μmの厚さに積層した。こ
の絶縁体はLP CVD法PCVD法または光CVD等
により作られた酸化珪素膜、窒素珪素膜または
PIQ等の有機樹脂とした。
次にこの積層体60の不要部分を第2のフオト
マスクを用いて除去した。
マスクを用いて除去した。
この第1、第3の半導体のN、P層をN+Nま
たはP+PとしてN+NINN+、P+PIPP+(Iは絶縁
体または半絶縁体)としてPまたはNと第1、第
2の電極との接触抵抗を下げることは有効であつ
た。
たはP+PとしてN+NINN+、P+PIPP+(Iは絶縁
体または半絶縁体)としてPまたはNと第1、第
2の電極との接触抵抗を下げることは有効であつ
た。
かくのごとくにして、第1の導体12、第1の
の半導体13、第1の絶縁体14、第2の半導体
15、第2の導体16および第2の絶縁体17よ
りなる積層体60をマスクを用いて形成して得
た。
の半導体13、第1の絶縁体14、第2の半導体
15、第2の導体16および第2の絶縁体17よ
りなる積層体60をマスクを用いて形成して得
た。
ここではプラズマ気相エツチ例えばHF気体ま
たはCF+4O2の混合気体を用い、0.1〜0.5torr、
30Wとしてエツチ速度500Å/分とした。
たはCF+4O2の混合気体を用い、0.1〜0.5torr、
30Wとしてエツチ速度500Å/分とした。
この後、これら積層体S1、13、S2、14、
S3、15、導体16、絶縁体17を覆つてチヤ
ネル形成領域を構成する真性またはP-またはN-
型の非単結晶半導体を第3の半導体24として積
層させた。この第3の半導体24は、基板上にシ
ランのグロー放電性(PCVD法)、光CVD法、
LTCVD法(HOMOCVD法ともいう)を利用し
て室温〜500℃の温度例えばPCVD法における200
℃、0.1torr、30W、13.56MHzの条件下にて設け
たもので、水素または弗素が添加された非晶質
(アモルフアス)または半非晶質(セミアモルフ
アス)または多結晶構造の非単結晶珪素半導体を
用いている。本発明においてはアモルフアスまた
はセミアモルフアス半導体を中心として示す。
S3、15、導体16、絶縁体17を覆つてチヤ
ネル形成領域を構成する真性またはP-またはN-
型の非単結晶半導体を第3の半導体24として積
層させた。この第3の半導体24は、基板上にシ
ランのグロー放電性(PCVD法)、光CVD法、
LTCVD法(HOMOCVD法ともいう)を利用し
て室温〜500℃の温度例えばPCVD法における200
℃、0.1torr、30W、13.56MHzの条件下にて設け
たもので、水素または弗素が添加された非晶質
(アモルフアス)または半非晶質(セミアモルフ
アス)または多結晶構造の非単結晶珪素半導体を
用いている。本発明においてはアモルフアスまた
はセミアモルフアス半導体を中心として示す。
さらに、その上面に同一反応炉にて、第3の半
導体表面を大気に触れさせることなく窒化珪素膜
25を光CVD法にてジシランとアンモニアとで
水銀励起法の気相反応により作製し、厚さは300
〜2000Åとした。
導体表面を大気に触れさせることなく窒化珪素膜
25を光CVD法にてジシランとアンモニアとで
水銀励起法の気相反応により作製し、厚さは300
〜2000Åとした。
この絶縁膜は13.56MHz〜2.45GHzの周波数の電
磁エネルギにより活性化した窒素またはアンモニ
ア雰囲気に100〜400℃侵して固相一気相反応の窒
化珪素を形成してもよい。
磁エネルギにより活性化した窒素またはアンモニ
ア雰囲気に100〜400℃侵して固相一気相反応の窒
化珪素を形成してもよい。
また、DMS(H2Si(CH3)2)、MMS(H3Si
(CH3))を用いたPCVD法または光CVD法によ
り炭化珪素を形成させてもよい。
(CH3))を用いたPCVD法または光CVD法によ
り炭化珪素を形成させてもよい。
第3の半導体24はS1、S3とはダイオード接
合を構成させている。
合を構成させている。
第2図Bにおいて、この後ゲイト絶縁膜25上
を覆つて、第3の導電膜18を100〜2000Åの厚
さに形成した。
を覆つて、第3の導電膜18を100〜2000Åの厚
さに形成した。
この導電膜18はITO(酸化インジユーム・ス
ズ)、酸化スズ、酸化インジユームのごとき透光
性導電膜、Si、MoまたはCrを主成分とする耐熱
性を有しかつ昇華性の導電膜とした。
ズ)、酸化スズ、酸化インジユームのごとき透光
性導電膜、Si、MoまたはCrを主成分とする耐熱
性を有しかつ昇華性の導電膜とした。
この昇華性を有する第3の導電膜は、トリミン
グ用にその厚さは100〜2000Å好ましくは300〜
1200Åであり、結果としてシート抵抗が10〜
100Ω/□と大きくなつてしまつた。
グ用にその厚さは100〜2000Å好ましくは300〜
1200Åであり、結果としてシート抵抗が10〜
100Ω/□と大きくなつてしまつた。
この後、第3のマスクを用いて一部をレジスト
で覆つた後、異方性エツチを行つた。すると第2
図C(左側)に示す如く、ゲイト電極は積層体の
横方向のみが残り、積層体の上方向および第1の
電極12より延在絵素の一方の電極36の上方に
存在したゲイト電極用導体を完全に除去したする
ことができた。この異方性エツチはクロム、ITO
にあつてはCC14のイオンエツチングにより実施
することができた。さらにこのゲイト電極をマス
クとしてCF4を用いたイオンエツチングによりゲ
イト絶縁膜と第3の半導体の上面を除去し、積層
体の側面のみにそつてゲイト電極19およびゲイ
ト絶縁膜下のチヤネル形成領域9を作製すること
ができた。この後、第4のフオトエツチング工程
を実施した。この工程はゲイト電極用の第3の
導電膜18と層間絶縁物17下の第2の導体とを
設計仕様に基づき第4の導電膜を用いてコンタク
トさせるためである。さらに、開穴21を作製し
た。この時同時に第3図に示したごとく、積層体
の側面のすべてにおける異方性エツチングで設け
られたゲイト以外の不要部分をエツチングした。
そして積層体60の2つの側面をIGF10,1
0′を独立して設けた。またインバータ用に2つ
のIGF20,20′を構成せしめ、さらにこの上
面に第4の導電膜をアルミニユームを主成分とす
る導体により0.5〜3μ例えば1.5μの厚さに真空蒸
着法により積層し、そのシート抵抗を0.5Ω/□
以下好ましくは0.1Ω/□以下とした。
で覆つた後、異方性エツチを行つた。すると第2
図C(左側)に示す如く、ゲイト電極は積層体の
横方向のみが残り、積層体の上方向および第1の
電極12より延在絵素の一方の電極36の上方に
存在したゲイト電極用導体を完全に除去したする
ことができた。この異方性エツチはクロム、ITO
にあつてはCC14のイオンエツチングにより実施
することができた。さらにこのゲイト電極をマス
クとしてCF4を用いたイオンエツチングによりゲ
イト絶縁膜と第3の半導体の上面を除去し、積層
体の側面のみにそつてゲイト電極19およびゲイ
ト絶縁膜下のチヤネル形成領域9を作製すること
ができた。この後、第4のフオトエツチング工程
を実施した。この工程はゲイト電極用の第3の
導電膜18と層間絶縁物17下の第2の導体とを
設計仕様に基づき第4の導電膜を用いてコンタク
トさせるためである。さらに、開穴21を作製し
た。この時同時に第3図に示したごとく、積層体
の側面のすべてにおける異方性エツチングで設け
られたゲイト以外の不要部分をエツチングした。
そして積層体60の2つの側面をIGF10,1
0′を独立して設けた。またインバータ用に2つ
のIGF20,20′を構成せしめ、さらにこの上
面に第4の導電膜をアルミニユームを主成分とす
る導体により0.5〜3μ例えば1.5μの厚さに真空蒸
着法により積層し、そのシート抵抗を0.5Ω/□
以下好ましくは0.1Ω/□以下とした。
すると第2図D、第3図50の部分および第4
図Aに示すごとく、第2の導電膜51,16とゲ
イト電極19″とを電気的に連結することができ
た。
図Aに示すごとく、第2の導電膜51,16とゲ
イト電極19″とを電気的に連結することができ
た。
この後、この上面にレジストを形成し、第5の
マスクを用いて第3図に図示されているワード
線(X方向)53用のアルミニユームのエツチン
グをした。この時同時に第2図Dに示されるごと
く、第2の導体16とゲイト電極19″との連結
41をコンタクトを21により成就した。
マスクを用いて第3図に図示されているワード
線(X方向)53用のアルミニユームのエツチン
グをした。この時同時に第2図Dに示されるごと
く、第2の導体16とゲイト電極19″との連結
41をコンタクトを21により成就した。
かくして第2図Dを得た。
第2図Dより明らかなごとく、積層体60の両
側面を用いて2つのIGF20,20′はチヤネル
を9,9′と2つとを有し、ソースまたはドレイ
ン13、ドレインまたはソース15を有し、ゲイ
ト19,19″を有する構成をしている。
側面を用いて2つのIGF20,20′はチヤネル
を9,9′と2つとを有し、ソースまたはドレイ
ン13、ドレインまたはソース15を有し、ゲイ
ト19,19″を有する構成をしている。
さらに本発明のIGFにおいて、電子移動度がホ
ールに比べて5〜30倍もあるため、Nチヤネル型
とするのが好ましい。さらにこの基板上の他部に
PチヤネルIGFをペアを有して構成せしめて相補
型トランジスタとすれば有効である。
ールに比べて5〜30倍もあるため、Nチヤネル型
とするのが好ましい。さらにこの基板上の他部に
PチヤネルIGFをペアを有して構成せしめて相補
型トランジスタとすれば有効である。
第3図は第2図に示したIGFを用いて、第1図
に示した本発明の固体表示装置の部分の平面図を
示したものである。
に示した本発明の固体表示装置の部分の平面図を
示したものである。
第3図は第1図の1,1,1,2,2,1,
2,2の番地に対応し、特に1,1の番地のIGF
およびインバータ50の平面図である。さらに第
4図A,Bはそれぞれ第3図のB−B′およびC
−C′の縦断面図である。また、第3図のA−
A′の縦断面図には第2図Dが対応している。
2,2の番地に対応し、特に1,1の番地のIGF
およびインバータ50の平面図である。さらに第
4図A,Bはそれぞれ第3図のB−B′およびC
−C′の縦断面図である。また、第3図のA−
A′の縦断面図には第2図Dが対応している。
このIGFの下側の電極12より延在した電極
(第4図Bでは下側に設けられている)36は、
絵素で構成する液晶(キヤパシタ)35に連結せ
しめている。他方の基板1′側には、液晶35の
接地電極34が設けられる。
(第4図Bでは下側に設けられている)36は、
絵素で構成する液晶(キヤパシタ)35に連結せ
しめている。他方の基板1′側には、液晶35の
接地電極34が設けられる。
第3図において、積層体60に対し、これにそ
つて設けられたゲイト電極19,19′は積層体
60と直交して設けられているX方向のリード5
3に連結している。積層体60の内部に設けられ
ている第2の導電膜51は、Y方向のリード配線
とし構成させた。かくしてX方向、Y方向にマト
リツクス構成を有し、1Tr/絵素構造を有せしめ
ることができた。
つて設けられたゲイト電極19,19′は積層体
60と直交して設けられているX方向のリード5
3に連結している。積層体60の内部に設けられ
ている第2の導電膜51は、Y方向のリード配線
とし構成させた。かくしてX方向、Y方向にマト
リツクス構成を有し、1Tr/絵素構造を有せしめ
ることができた。
さらに第2図〜第4図より明らかなごとく、こ
のデイスプレイの製造は、5回のフオトエツチン
グにより得ることができた。従来の横チヤネル型
IGFでの多層配線構造では7回も用いていたが、
本発明構成はこの回数を2回少なくすることがで
きた。また本発明のデイスプレイのIGFに必要な
面積は全体の1%以下である。
のデイスプレイの製造は、5回のフオトエツチン
グにより得ることができた。従来の横チヤネル型
IGFでの多層配線構造では7回も用いていたが、
本発明構成はこの回数を2回少なくすることがで
きた。また本発明のデイスプレイのIGFに必要な
面積は全体の1%以下である。
表示部は91%、リード部8%であつた。本発明
は20インチの大型デイスプレイを製造するに際
し、現在のマスク製造技術ではマスクの最少線巾
は25μとなつてしまう。しかし本発明はかかる
25μをX、Y方向のリードとして用いながら、こ
のIGFのチヤネル長は1μまたはそれ以下にマスク
精度の制限をまつたく受けないという大きな特長
を有する。そしてチヤネル長の短いIGFであるた
め、基板におけるIGFとして必要な面積を少なく
でき、かつフオトリソグラフイの精度が動作周波
数の上限を限定しないという他の特長を有する。
は20インチの大型デイスプレイを製造するに際
し、現在のマスク製造技術ではマスクの最少線巾
は25μとなつてしまう。しかし本発明はかかる
25μをX、Y方向のリードとして用いながら、こ
のIGFのチヤネル長は1μまたはそれ以下にマスク
精度の制限をまつたく受けないという大きな特長
を有する。そしてチヤネル長の短いIGFであるた
め、基板におけるIGFとして必要な面積を少なく
でき、かつフオトリソグラフイの精度が動作周波
数の上限を限定しないという他の特長を有する。
さらにこれらの絵素を高周波で動作させるた
め、IGFの周波数特性がきわめて重要であるが、
本発明のIGFはVDD=5V、VGG=5Vにおいてカツ
トオフ周波数10MHz以上(17.5MHz)(Nチヤネ
ルIGF)を有せしめることができた。Vfh=0.2〜
2Vにすることが第3の半導体24へのホウ素の
不純物の濃度制御で可能となつた。
め、IGFの周波数特性がきわめて重要であるが、
本発明のIGFはVDD=5V、VGG=5Vにおいてカツ
トオフ周波数10MHz以上(17.5MHz)(Nチヤネ
ルIGF)を有せしめることができた。Vfh=0.2〜
2Vにすることが第3の半導体24へのホウ素の
不純物の濃度制御で可能となつた。
さらに本発明においては、IGFをペアとして構
成せしめ、その一方の不良のIGFのゲイト電極に
対し、この上方よりレーザを例えばQスイツチが
かけられたYAGレーザ光を照射し、ゲイト電極
を昇華気化させてしまうことによりリード53よ
り分離し、パネル全体の歩留りをこれまでの10%
しかない状態より(不良絵素が5ヶ以下を良品と
する)50%の歩留りにまで向上させることができ
た。加えてレーザ光(ここでは波長1.06μまたは
0.53μのYAGレーザを使用)は直径10〜30μを有
する。しかし、本発明の一対のIGFのゲイト電極
間は約30μも離れているため対をなす他のIGFに
何等の支障もなく、一方のシヨートした側の絵素
を除去することができた。
成せしめ、その一方の不良のIGFのゲイト電極に
対し、この上方よりレーザを例えばQスイツチが
かけられたYAGレーザ光を照射し、ゲイト電極
を昇華気化させてしまうことによりリード53よ
り分離し、パネル全体の歩留りをこれまでの10%
しかない状態より(不良絵素が5ヶ以下を良品と
する)50%の歩留りにまで向上させることができ
た。加えてレーザ光(ここでは波長1.06μまたは
0.53μのYAGレーザを使用)は直径10〜30μを有
する。しかし、本発明の一対のIGFのゲイト電極
間は約30μも離れているため対をなす他のIGFに
何等の支障もなく、一方のシヨートした側の絵素
を除去することができた。
本発明の他の実施例を第5図に示す。
第5図Aは第1図55の拡大平面図(第3図の
55)に対応している。また第5図Bは第5図A
のA−A′の縦断面図である。
55)に対応している。また第5図Bは第5図A
のA−A′の縦断面図である。
図面より明らかなごとく、ゲイト電極19,1
9′の下方には、IGFのソースまたはドレインの
電極12が存在する。またこのIGFの電極と絵素
の電極36とは、第5図に示くごとく、82によ
り離間している。このため、電流は81に示すご
とく、IGFをまわりこんで絵素の一方の電極36
に連結せしめている。その結果、特に異方性エツ
チを用いなくても、ゲイト電極を絵素の一方の電
極の上方に配設することを避けることができた。
9′の下方には、IGFのソースまたはドレインの
電極12が存在する。またこのIGFの電極と絵素
の電極36とは、第5図に示くごとく、82によ
り離間している。このため、電流は81に示すご
とく、IGFをまわりこんで絵素の一方の電極36
に連結せしめている。その結果、特に異方性エツ
チを用いなくても、ゲイト電極を絵素の一方の電
極の上方に配設することを避けることができた。
第5図Bにおいて、電極12と積層体60とを
同一工程で同一形状にせしめると、電極と積層体
とのズレが工程中に発生することなく、寄生容量
の増加を防ぐことができる。
同一工程で同一形状にせしめると、電極と積層体
とのズレが工程中に発生することなく、寄生容量
の増加を防ぐことができる。
第3図、第5図において、IGFのオーバコート
用ポリイミド樹脂により、絵素の部分のみに液晶
35を充填させている。また絵素の周辺部は、2
つの電極36,34(第4図B参照)間のスペー
サ(厚さ3〜15μ)をも兼ね、加えてこのスペー
サをして絵素周辺部を黒色化(無反射)し、ブラ
ツクマトリクツスとして併用せしめた。このブラ
ツクマトリクツス化により、この絵素のコントラ
ストを向上させることができた。さらに35の領
域に表示体である例えばGH(ゲスト・ホスト)
型等の液晶が充填され、この絵素をIGF10,1
0′のオン、オフにより制御を行なわしめた。
用ポリイミド樹脂により、絵素の部分のみに液晶
35を充填させている。また絵素の周辺部は、2
つの電極36,34(第4図B参照)間のスペー
サ(厚さ3〜15μ)をも兼ね、加えてこのスペー
サをして絵素周辺部を黒色化(無反射)し、ブラ
ツクマトリクツスとして併用せしめた。このブラ
ツクマトリクツス化により、この絵素のコントラ
ストを向上させることができた。さらに35の領
域に表示体である例えばGH(ゲスト・ホスト)
型等の液晶が充填され、この絵素をIGF10,1
0′のオン、オフにより制御を行なわしめた。
本発明において、液晶35用の配向処理がされ
た2つの電極36,34間を3〜15μとし、その
間隙に例えばGH型の液晶を注入し、加えて対抗
基板1′内に赤、緑、青のフイルタをうめこむこ
とによりこのデイスクプレイをカラー表示するこ
とが可能である。そして赤緑青の3つの要素を交
互に配列せしめればよい。
た2つの電極36,34間を3〜15μとし、その
間隙に例えばGH型の液晶を注入し、加えて対抗
基板1′内に赤、緑、青のフイルタをうめこむこ
とによりこのデイスクプレイをカラー表示するこ
とが可能である。そして赤緑青の3つの要素を交
互に配列せしめればよい。
もちろんELにより各絵素それ自体を赤、緑、
青で発光させてもよいことはいうまでもない。
青で発光させてもよいことはいうまでもない。
さらに第4図Aにおいては、インバータを示す
が、ドレイン電極(電源電位)37、ソース電極
(接地電位)39間においてIGFの入力38、さ
らにデイプレツシヨン型としているための負荷
IGF20′のゲイト電極と出力51とが41によ
り連結している。
が、ドレイン電極(電源電位)37、ソース電極
(接地電位)39間においてIGFの入力38、さ
らにデイプレツシヨン型としているための負荷
IGF20′のゲイト電極と出力51とが41によ
り連結している。
さらにかかるい積層型のIGFのため、従来のよ
うに最小線巾0.5〜3μという高精度のフオトリソ
グラフイ技術を用いることなく、基板特に絶縁基
板上にインバータ(第4図A参照)、抵抗、キヤ
パシタを作ることが可能になつた。そしてフルカ
ラー表示デイスプレイにまで発展させることが可
能になつた。
うに最小線巾0.5〜3μという高精度のフオトリソ
グラフイ技術を用いることなく、基板特に絶縁基
板上にインバータ(第4図A参照)、抵抗、キヤ
パシタを作ることが可能になつた。そしてフルカ
ラー表示デイスプレイにまで発展させることが可
能になつた。
本発明において積層体の第1の絶縁体の代わり
に半導体とし、この側周辺をチヤネル形成領域と
して用いることは有効である。しかしかかる構造
においては第3の半導体を形成する工程がないと
いう特長が有するが、他方、この半導体の表面が
エツチング雰囲気にさらされるため、界面準位密
度が前記した第3の半導体を用いる方法に比べて
大きくなり、各IGF間にバラツキが発生してしま
うという欠点を有した。
に半導体とし、この側周辺をチヤネル形成領域と
して用いることは有効である。しかしかかる構造
においては第3の半導体を形成する工程がないと
いう特長が有するが、他方、この半導体の表面が
エツチング雰囲気にさらされるため、界面準位密
度が前記した第3の半導体を用いる方法に比べて
大きくなり、各IGF間にバラツキが発生してしま
うという欠点を有した。
本発明における非単結晶半導体は珪素、ゲルマ
ニユームまたは炭素珪素(SixC1-X 0<x<
1)を用いた。
ニユームまたは炭素珪素(SixC1-X 0<x<
1)を用いた。
本発明におけるゲイト電極を構成する第3の導
電膜はクロムを主成分とする。即ちCr中に銅、
銀等を昇華性を損なわない範囲で添加してもよ
い。また、リン、ホウ素を添加してもよい。加え
てゲスト絶縁物に密接して珪素をその上面に、さ
らにCr、Mo等の昇華性金属膜を多層に設けても
よい。
電膜はクロムを主成分とする。即ちCr中に銅、
銀等を昇華性を損なわない範囲で添加してもよ
い。また、リン、ホウ素を添加してもよい。加え
てゲスト絶縁物に密接して珪素をその上面に、さ
らにCr、Mo等の昇華性金属膜を多層に設けても
よい。
第1図は本発明の固体表示装置の絶縁ゲイト型
半導体装置とキヤパシタとを絵素としたマトリツ
クス構造の等価回路を示す。第2図A,B,C,
Dは本発明の積層型絶縁ゲイト型半導体装置の工
程を示す縦断面図である。第3図は本発明の積層
型絶縁ゲイト型半導体装置とキヤパシタまた表示
部とを一体化した平面デイスプレイを示す固体表
示装置の縦断面図である。第4図は第3図B−
B′、C−C′の縦断面図を示す。第5図は本発明の
他の構造を示す。
半導体装置とキヤパシタとを絵素としたマトリツ
クス構造の等価回路を示す。第2図A,B,C,
Dは本発明の積層型絶縁ゲイト型半導体装置の工
程を示す縦断面図である。第3図は本発明の積層
型絶縁ゲイト型半導体装置とキヤパシタまた表示
部とを一体化した平面デイスプレイを示す固体表
示装置の縦断面図である。第4図は第3図B−
B′、C−C′の縦断面図を示す。第5図は本発明の
他の構造を示す。
Claims (1)
- 【特許請求の範囲】 1 絶縁基板上の第1の導電膜の電極上に第1の
半導体、第1の絶縁体、第2の半導体、第2の導
電膜および層間絶縁物を概略同一形状に積層した
積層体を有し、前記第1および第2の半導体をし
てドレインおよびソースを構成せしめ、前記積層
体の側部に隣接した第3の半導体によりチヤネル
形成領域を構成して設け、前記第3の半導体上に
ゲイト絶縁膜と第3の導電膜によつて設けられた
ゲイト電極とを前記積層体の側面に配設した絶縁
ゲイド型半導体装置において、前記第3の導電膜
と前記第2の導電膜とが前記層間絶縁物に設けら
れた開穴を介して第4の導電膜により互いに連結
して設けられたことを特徴とする絶縁ゲイト型電
界効果半導体装置。 2 絶縁基板上の第1の導電膜を選択的に除去し
て第1の電極を形成する工程と、該電極上に第1
の半導体、第1の絶縁体、第2の半導体、第2の
導電膜および層間絶縁物を形成した後、選択的に
除去し、概略同一形状に積層された積層体の側面
に隣接して第3の半導体、ゲイト絶縁物および第
3の導電膜によりゲイト電極を形成する工程と、
前記層間絶縁物、前記第3の半導体、前記ゲイト
絶縁物および前記ゲイト電極を選択的に除去して
コンタクト用開穴を形成する工程と、第4の導電
膜を形成して前記第2の導電膜と前記第3の導電
膜とを互いに連結する工程とを有することを特徴
とする絶縁ゲイト型電界効果半導体装置の作製方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041754A JPS60186065A (ja) | 1984-03-05 | 1984-03-05 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041754A JPS60186065A (ja) | 1984-03-05 | 1984-03-05 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5100411A Division JPH0722202B2 (ja) | 1993-04-02 | 1993-04-02 | 絶縁ゲイト型電界効果半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186065A JPS60186065A (ja) | 1985-09-21 |
| JPH0564471B2 true JPH0564471B2 (ja) | 1993-09-14 |
Family
ID=12617203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59041754A Granted JPS60186065A (ja) | 1984-03-05 | 1984-03-05 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60186065A (ja) |
-
1984
- 1984-03-05 JP JP59041754A patent/JPS60186065A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60186065A (ja) | 1985-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1050939C (zh) | 用于显示的薄膜半导体器件及其制造方法 | |
| KR100354638B1 (ko) | El 표시 장치 | |
| JP2001166338A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| CN111668242A (zh) | Oled显示面板及其制备方法 | |
| US20080299693A1 (en) | Manufacturing method for display device | |
| CN112420739A (zh) | 一种显示面板及其制备方法 | |
| JP3532228B2 (ja) | 液晶表示装置 | |
| KR20050014060A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JPS599941A (ja) | 薄膜半導体装置の製造方法 | |
| KR101246790B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| JP3799915B2 (ja) | 電気光学装置の製造方法並びに半導体基板及び電気光学装置 | |
| KR100646781B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP5577384B2 (ja) | 半導体装置の作製方法 | |
| JPH0564471B2 (ja) | ||
| JPH0722202B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
| JPH0473764B2 (ja) | ||
| JPH0652790B2 (ja) | 固体表示装置の作製方法 | |
| CN111584520B (zh) | 阵列基板、显示面板以及阵列基板的制作方法 | |
| KR100297861B1 (ko) | 다층도체시스템의제조방법 | |
| KR100984351B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR100222961B1 (ko) | Tft-lcd 소자 및 그 제조 방법 | |
| JPH0568707B2 (ja) | ||
| KR100968567B1 (ko) | 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 | |
| KR101301520B1 (ko) | 액정표시장치 제조방법 | |
| JPS60164790A (ja) | 固体表示装置 |