JPH0473764B2 - - Google Patents
Info
- Publication number
- JPH0473764B2 JPH0473764B2 JP59033248A JP3324884A JPH0473764B2 JP H0473764 B2 JPH0473764 B2 JP H0473764B2 JP 59033248 A JP59033248 A JP 59033248A JP 3324884 A JP3324884 A JP 3324884A JP H0473764 B2 JPH0473764 B2 JP H0473764B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- electrode
- igf
- laminate
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明は基板上の悲単結晶半導体を用いた縦チ
ヤネル型の積層型の絶縁ゲイト型半導体装置（以
下IGFという）をマトリツクス構成をして設けた
固体表示装置に関する。
ヤネル型の積層型の絶縁ゲイト型半導体装置（以
下IGFという）をマトリツクス構成をして設けた
固体表示装置に関する。
本発明は、透光性絶縁性基板上の第１の導電性
電極、第１の半導体、第１の絶縁体、第２の半導
体、第２の導電性電極および第２の絶縁体よりな
る６層に積層された積層体の２つの側部における
第１の絶縁体上に形成する第３の半導体によりチ
ヤネル形成領域を構成せしめた一対をなす２つの
IGFを用いて固体表示装置を設けることに関す
る。
電極、第１の半導体、第１の絶縁体、第２の半導
体、第２の導電性電極および第２の絶縁体よりな
る６層に積層された積層体の２つの側部における
第１の絶縁体上に形成する第３の半導体によりチ
ヤネル形成領域を構成せしめた一対をなす２つの
IGFを用いて固体表示装置を設けることに関す
る。
本発明はこの積層体を用い、第１の導電性電極
より延在させて絵素の一方の電極として設けてい
る。そして第２の導電膜をＹ方向に配設して、一
対のゲイト電極に連結したリードをＸ方向に配設
し、マトリツクス構成をさせることを目的として
いる。
より延在させて絵素の一方の電極として設けてい
る。そして第２の導電膜をＹ方向に配設して、一
対のゲイト電極に連結したリードをＸ方向に配設
し、マトリツクス構成をさせることを目的として
いる。
本発明はかかるマトリツクス構造の複合半導体
装置を基板上に設け、固体表示装置である液晶表
示型、エレクトロ・クロミツク表示型等のデイス
プレイ装置とすることを目的としている。
装置を基板上に設け、固体表示装置である液晶表
示型、エレクトロ・クロミツク表示型等のデイス
プレイ装置とすることを目的としている。
平面型の固体表示装置を設ける場合、平行な透
光性基板例えばガラス、プラスチツク板上に一対
の電極を設けてこの電極間に液晶を注入した液晶
の固体表示装置が知られている。
光性基板例えばガラス、プラスチツク板上に一対
の電極を設けてこの電極間に液晶を注入した液晶
の固体表示装置が知られている。
このためこの表示部を複数の絵素とし、それを
マトリツクス構成させ、任意の絵素をその周辺部
に設けられたデコータ、ドライバの論理回路によ
り制御してオンまたはオフ状態にするには、その
絵素に対応したIGFおよびインバータ、抵抗等を
同一プロセス、同一構造で作ることを必要として
いた。そしてこのIGFに制御信号を与えて、それ
に対応した絵素をオンまたはオフさせたものであ
る。
マトリツクス構成させ、任意の絵素をその周辺部
に設けられたデコータ、ドライバの論理回路によ
り制御してオンまたはオフ状態にするには、その
絵素に対応したIGFおよびインバータ、抵抗等を
同一プロセス、同一構造で作ることを必要として
いた。そしてこのIGFに制御信号を与えて、それ
に対応した絵素をオンまたはオフさせたものであ
る。
この液晶表示またはエレクトロ・クロミツク表
示素子はその等価回路としてキヤパシタ（以下Ｃ
という）にて示すことができる。このためIGFと
Ｃとを例えば２×２のマトリツクス構成せしめた
ものを第１図に示す。
示素子はその等価回路としてキヤパシタ（以下Ｃ
という）にて示すことができる。このためIGFと
Ｃとを例えば２×２のマトリツクス構成せしめた
ものを第１図に示す。
第１図において、マトリツクスの各番地は一対
を構成する２個のIGF１０，１０′と、表示部と
してのＣ７０により１個の絵素を構成させてい
る。
を構成する２個のIGF１０，１０′と、表示部と
してのＣ７０により１個の絵素を構成させてい
る。
これらを列（Ｙ方向）５１，５２としてビツト
線に連結し、他方、ゲイトを連結して行（Ｘ方
向）５３，５４（ワード線）を設けたものであ
る。
線に連結し、他方、ゲイトを連結して行（Ｘ方
向）５３，５４（ワード線）を設けたものであ
る。
すると、例えば５１，５４を「１」とし、５
２，５４を「０」とすると、IGF１０，１０′は
ともにオンとなり、他の番地のIGFはオフとな
る。そして任意のビツト線とワード線を１つづつ
選択してオンすることにより、電気的等価素子Ｃ
７０で示させる表示部を選択的にオン状態にする
ことができる。
２，５４を「０」とすると、IGF１０，１０′は
ともにオンとなり、他の番地のIGFはオフとな
る。そして任意のビツト線とワード線を１つづつ
選択してオンすることにより、電気的等価素子Ｃ
７０で示させる表示部を選択的にオン状態にする
ことができる。
本発明はこのマトリツクス構成された２つの
IGFを対構成（例えば１０，１０′）に１つの積
層体の両側面を用いて実施し、本発明は２つの
IGFを用いている。従来より公知の横チヤネル型
IGFよりも表示部以外のIGF配線に必要な面積を
少なくさせたことに加えて、固体表示装置におけ
るアクテイブ絵素が例えば640×525である時、そ
のすべての絵素のIGFを正常に動作させることは
その製品歩留りを考慮するとまつたく不可能であ
る。このため本発明が一対のIGFのうち一方の
IGFのゲイト破損が生じている場合、この破損し
ているIGFをＸ方向のリードからレーザトリミン
グ（以下LTという）して分離し除去してしまう、
いわゆる冗長用素子を各絵素のすべてに設けたも
のである。加えてこのIGFのゲイト電極はLT用
に昇華性金属を用い、特にクロムを主成分として
いる金属を用い、この電極をLTしてもＸ方向の
リードが何等の支障のないようになさしめたもの
であることを特長としている。
IGFを対構成（例えば１０，１０′）に１つの積
層体の両側面を用いて実施し、本発明は２つの
IGFを用いている。従来より公知の横チヤネル型
IGFよりも表示部以外のIGF配線に必要な面積を
少なくさせたことに加えて、固体表示装置におけ
るアクテイブ絵素が例えば640×525である時、そ
のすべての絵素のIGFを正常に動作させることは
その製品歩留りを考慮するとまつたく不可能であ
る。このため本発明が一対のIGFのうち一方の
IGFのゲイト破損が生じている場合、この破損し
ているIGFをＸ方向のリードからレーザトリミン
グ（以下LTという）して分離し除去してしまう、
いわゆる冗長用素子を各絵素のすべてに設けたも
のである。加えてこのIGFのゲイト電極はLT用
に昇華性金属を用い、特にクロムを主成分として
いる金属を用い、この電極をLTしてもＸ方向の
リードが何等の支障のないようになさしめたもの
であることを特長としている。
また第２の導電膜がIGFの電極であり、かつそ
のままビツト線用リード配線とすることと、積層
体の第２の導電膜、絶縁体が同一スタツク内で同
時に形成可能な結果、フオトリングラフイーの回
数が４回のみ（ワード線のリードとゲイト電極と
を同一材料とするならば３回）でマトリツクス構
成をさせることができた。
のままビツト線用リード配線とすることと、積層
体の第２の導電膜、絶縁体が同一スタツク内で同
時に形成可能な結果、フオトリングラフイーの回
数が４回のみ（ワード線のリードとゲイト電極と
を同一材料とするならば３回）でマトリツクス構
成をさせることができた。
かくすることによつて、本発明をその設計仕様
に基づいて組み合わせることにより、ブラウン管
に代わる平面テレビ用の固体表示装置を作ること
ができた。
に基づいて組み合わせることにより、ブラウン管
に代わる平面テレビ用の固体表示装置を作ること
ができた。
第２図は本発明の固体表示装置の斜視図の部分
断面図を示す。図面において、ガラスまたはプラ
スチツクの透光性絶縁基板１、絵素の下側電極３
６、積層体６０（この一部にＹ方向のリードが第
２の導電膜１６により設けられている）、Ｘ方向
の２つのリード２９、それぞれより延在した一対
を構成する２つのIGFのゲイト電極１９，１９′、
配向処理被膜３０，３２、液晶７０、表示素子の
上側電極３３、ガラスまたはプラスチツクの上側
接地電極３４、偏向板３５よりなつている。かか
る固体表示装置における絶縁基板１上の積層型
IGFの部分を拡大し、以下に本発明の固体表示装
置を示す。
断面図を示す。図面において、ガラスまたはプラ
スチツクの透光性絶縁基板１、絵素の下側電極３
６、積層体６０（この一部にＹ方向のリードが第
２の導電膜１６により設けられている）、Ｘ方向
の２つのリード２９、それぞれより延在した一対
を構成する２つのIGFのゲイト電極１９，１９′、
配向処理被膜３０，３２、液晶７０、表示素子の
上側電極３３、ガラスまたはプラスチツクの上側
接地電極３４、偏向板３５よりなつている。かか
る固体表示装置における絶縁基板１上の積層型
IGFの部分を拡大し、以下に本発明の固体表示装
置を示す。
第３図は本発明を実施するための積層型IGFの
縦断面図およびその製造行程を示したものであ
る。
縦断面図およびその製造行程を示したものであ
る。
この図面は表示絵素駆動用に２つのIGFを用い
これらを１つの積層体にそつて作製する製造例を
示すが、同一基板に複数ケ作る場合もまつたく同
様である。
これらを１つの積層体にそつて作製する製造例を
示すが、同一基板に複数ケ作る場合もまつたく同
様である。
図面において、絶縁基板１例えば石英ガラスま
たはホウ珪酸ガラス基板又は有機フイルム上に第
１の導電膜２（以下E1という）を下側電極、絵
素の一方の電極として設けた。この実施例では弗
素が添加された酸化スズを主成分とする透光性導
電膜を0.3μの厚さに形成している。これに選択エ
ツチを第１のマスクを用いて施した。さらにこ
の上面に、ＰまたはＮ型の導電型を有する第１の
非単結晶半導体３（以下単にS1という）を100〜
3000A、第１の絶縁体４（以下単にＳ２という）
（0.3〜3μ）、第１の半導体と同一導電型を有する
第３の半導体５（以下単にＳ３という）（0.1〜
0.5μ）を積層（スタツク即ちＳという）して設け
た。この積層によりNIN，PIP構造（Ｉは絶縁
体）を有せしめた。
たはホウ珪酸ガラス基板又は有機フイルム上に第
１の導電膜２（以下E1という）を下側電極、絵
素の一方の電極として設けた。この実施例では弗
素が添加された酸化スズを主成分とする透光性導
電膜を0.3μの厚さに形成している。これに選択エ
ツチを第１のマスクを用いて施した。さらにこ
の上面に、ＰまたはＮ型の導電型を有する第１の
非単結晶半導体３（以下単にS1という）を100〜
3000A、第１の絶縁体４（以下単にＳ２という）
（0.3〜3μ）、第１の半導体と同一導電型を有する
第３の半導体５（以下単にＳ３という）（0.1〜
0.5μ）を積層（スタツク即ちＳという）して設け
た。この積層によりNIN，PIP構造（Ｉは絶縁
体）を有せしめた。
この上面に、ITO（酸化インジユーム・スズ）、
MoSi2，TiSi2，WSi2，Ｗ，Ti，Mo，Crを主成
分とする耐熱性金属の第２の導電膜６（以下Ｓ５
ともいう）ここでは半導体に密接してクロムを主
成分とする金属（500〜3000Å）を用い、さらに
その上面にアルミニユームを0.5〜2μ例えば1μと
して積層して用いた。さらにその上層に層間絶縁
物として有効な第２の絶縁体７（以下単にＳ５）
を0.5〜5μ例えば1μmの厚さに積層した。この絶
縁体はLP CVD法、PCVD法または光CVD等に
より作られた酸化珪素膜、窒化珪素膜またはPIQ
等の有機樹脂とした。
MoSi2，TiSi2，WSi2，Ｗ，Ti，Mo，Crを主成
分とする耐熱性金属の第２の導電膜６（以下Ｓ５
ともいう）ここでは半導体に密接してクロムを主
成分とする金属（500〜3000Å）を用い、さらに
その上面にアルミニユームを0.5〜2μ例えば1μと
して積層して用いた。さらにその上層に層間絶縁
物として有効な第２の絶縁体７（以下単にＳ５）
を0.5〜5μ例えば1μmの厚さに積層した。この絶
縁体はLP CVD法、PCVD法または光CVD等に
より作られた酸化珪素膜、窒化珪素膜またはPIQ
等の有機樹脂とした。
次にこの積層体６０の不要部分を第２のフオト
マスクを用いて除去した。
マスクを用いて除去した。
この第１、第３の半導体のＮ，Ｐ層をN+Ｎま
たはP+ＰとしてN+NINN+，P+PIPP+（Ｉは絶縁
体）としてＰまたはＮと第１、第２の電極との接
触抵抗を下げることは有効であつた。
たはP+ＰとしてN+NINN+，P+PIPP+（Ｉは絶縁
体）としてＰまたはＮと第１、第２の電極との接
触抵抗を下げることは有効であつた。
かくのごとくにして、第１の導体１２、第１の
半導体１３、第１の絶縁体１４、第３の半導体１
５、第２の導体１６および第２の絶縁体１７より
なる積層体６０をマスクを用いて形成して得
た。
半導体１３、第１の絶縁体１４、第３の半導体１
５、第２の導体１６および第２の絶縁体１７より
なる積層体６０をマスクを用いて形成して得
た。
ここではプラズマ気相エツチ例えばHF気体ま
たはCF4＋O2の混合気体を用い、0.1〜0.5torr，
30Wとしてエツチ速度500Å／分とした。
たはCF4＋O2の混合気体を用い、0.1〜0.5torr，
30Wとしてエツチ速度500Å／分とした。
この後、これら積層体S1，１３，S2，１４、
S3，１５、導体１６、絶縁体１７を覆つてチヤ
ネル形成領域を構成する真性またはP-またはN-
型の非単結晶半導体を第３の半導体２４として積
層させた。この第３の半導体２４は、基板上にシ
ランのグロー放電法（PCVD法）、光CVD法、
LT CVD法（HOMO CVD法ともいう）を利用
して室温〜500℃の温度例えばPCVD法における
200℃、0.1torr，30W，13.56MHzの条件下にて設
けたもので、水素または弗素が添加された非晶質
（アモルフアス）または半非晶質（セミアモルフ
アス）または多結晶構造の非単結晶珪素半導体を
用いている。本発明においてはアモルフアスまた
はセミアモルフアス半導体を中心として示す。
S3，１５、導体１６、絶縁体１７を覆つてチヤ
ネル形成領域を構成する真性またはP-またはN-
型の非単結晶半導体を第３の半導体２４として積
層させた。この第３の半導体２４は、基板上にシ
ランのグロー放電法（PCVD法）、光CVD法、
LT CVD法（HOMO CVD法ともいう）を利用
して室温〜500℃の温度例えばPCVD法における
200℃、0.1torr，30W，13.56MHzの条件下にて設
けたもので、水素または弗素が添加された非晶質
（アモルフアス）または半非晶質（セミアモルフ
アス）または多結晶構造の非単結晶珪素半導体を
用いている。本発明においてはアモルフアスまた
はセミアモルフアス半導体を中心として示す。
さらに、その上面に同一反応炉にて、第３の半
導体表面を大気に触れさせることはなく窒化珪素
膜２５を光CVD法にてシラン（ジシランでも可）
とアンモニアとで水銀励起法の気相反応により作
製し、厚さは300〜2000Åとした。
導体表面を大気に触れさせることはなく窒化珪素
膜２５を光CVD法にてシラン（ジシランでも可）
とアンモニアとで水銀励起法の気相反応により作
製し、厚さは300〜2000Åとした。
この絶縁膜は13.56MHz〜2.45GHzの周波数の電
磁エネルギにより活性化した窒素またはアンモニ
ア雰囲気に100〜400℃浸して固相一気相反応の窒
化珪素を形成してもよい。
磁エネルギにより活性化した窒素またはアンモニ
ア雰囲気に100〜400℃浸して固相一気相反応の窒
化珪素を形成してもよい。
また、PCVD法により窒化珪素を形成させても
よい。
よい。
かくして第３図Ｂに示すごときＳ２，１４の側
周辺では、チヤネル形成領域９，９′とその上の
ゲイト絶縁物２５としての絶縁物を形成させた。
第３の半導体２４はS1，S3とはダイオード接合
を構成させている。
周辺では、チヤネル形成領域９，９′とその上の
ゲイト絶縁物２５としての絶縁物を形成させた。
第３の半導体２４はS1，S3とはダイオード接合
を構成させている。
第３図Ｂにおいて、この後この積層体上を覆つ
て第３の導電膜１８を0.3〜1μの厚さに形成した。
て第３の導電膜１８を0.3〜1μの厚さに形成した。
この導電膜１８はITO（酸化インジユーム・ス
ズ）、酸化スズ、酸化インジユームのごとき透光
性導電膜、Si，Mo，Crを主成分とする耐熱性を
有しかつ昇華性の導電膜とした。
ズ）、酸化スズ、酸化インジユームのごとき透光
性導電膜、Si，Mo，Crを主成分とする耐熱性を
有しかつ昇華性の導電膜とした。
ここではITO（1000Å）とその上にクロムを主
成分とする金属との２層膜により成就した。Ｎ型
のリン不純物の多量にドープされた珪素半導体を
PCVD法で0.1〜0.5μ例えば0.3μの厚さに形成して
もよい。例えば0.4μの厚さにリンが１％添加さ
れ、かつ微結晶性（粒径50〜300Å）非単結晶半
導体をPCVD法で作製した。さらにこの上面にア
ルミニユームを0.5〜3μ例えば1.5μの厚さに真空
蒸着法により積層し、そのシート抵抗を0.1Ω／
□以下とした。
成分とする金属との２層膜により成就した。Ｎ型
のリン不純物の多量にドープされた珪素半導体を
PCVD法で0.1〜0.5μ例えば0.3μの厚さに形成して
もよい。例えば0.4μの厚さにリンが１％添加さ
れ、かつ微結晶性（粒径50〜300Å）非単結晶半
導体をPCVD法で作製した。さらにこの上面にア
ルミニユームを0.5〜3μ例えば1.5μの厚さに真空
蒸着法により積層し、そのシート抵抗を0.1Ω／
□以下とした。
この後、この上面にレジストを形成し、第３の
マスクを用いて第４図に図示されているワード
線（Ｘ方向）５１用のアルミニユームのエツチン
グをした。さらに第４のマスクを用いてとゲイ
ト電極１９，１９′をエツチング法により形成し
た。
マスクを用いて第４図に図示されているワード
線（Ｘ方向）５１用のアルミニユームのエツチン
グをした。さらに第４のマスクを用いてとゲイ
ト電極１９，１９′をエツチング法により形成し
た。
かくして第３図Ｃを得た。もちろんリード線５
１とゲイト電極とを併用するならばこののマス
クはの時同様に処理される。
１とゲイト電極とを併用するならばこののマス
クはの時同様に処理される。
第３図Ｃより明らかなごとく、積層体６０の両
側面を用いて２つのIGF１０，１０′はチヤネル
を９，９′と２つを有し、ソースまたはドレイン
１３、ドレインまたはソース１５を有し、ゲイト
１９，１９′を有するペアを構成をしている。
側面を用いて２つのIGF１０，１０′はチヤネル
を９，９′と２つを有し、ソースまたはドレイン
１３、ドレインまたはソース１５を有し、ゲイト
１９，１９′を有するペアを構成をしている。
即ち、図面では２つのIGFを対（ペア）として
設けることができた。
設けることができた。
かくしてソースまたはドレインをS1，１３，
チヤネル形成領域９，９′を有するS4，２４、ド
レインまたはソースをS3，１５により形成せし
め、チヤネル形成領域側面にはゲイト絶縁物２
５，その外側面にゲイト電極１９，１９′を設け
た対を構成する積層型のIGF１０，１０′を作る
ことができた。
チヤネル形成領域９，９′を有するS4，２４、ド
レインまたはソースをS3，１５により形成せし
め、チヤネル形成領域側面にはゲイト絶縁物２
５，その外側面にゲイト電極１９，１９′を設け
た対を構成する積層型のIGF１０，１０′を作る
ことができた。
さらに本発明のIGFにおいて、電子移動度がホ
ールに比べて５〜30倍もあるため、Ｎチヤネル型
とするのが好ましい。さらにこの基板上の他部に
ＰチヤネルIGFをペアを有して構成せしめて相補
型トランジスタとすれば有効である。
ールに比べて５〜30倍もあるため、Ｎチヤネル型
とするのが好ましい。さらにこの基板上の他部に
ＰチヤネルIGFをペアを有して構成せしめて相補
型トランジスタとすれば有効である。
この発明において、チヤネル長はS2，１４の
厚さで決められ、一般には0.1〜3μここでは1.0μ
とした。かくのごとき短チヤネルのため非単結晶
半導体２５の移動度が単結晶の１／５〜１／100
しかないにもかかわらず、10MHz以上のカツトオ
フ周波数特性を双対のトランジスタに有せしめ
た。
厚さで決められ、一般には0.1〜3μここでは1.0μ
とした。かくのごとき短チヤネルのため非単結晶
半導体２５の移動度が単結晶の１／５〜１／100
しかないにもかかわらず、10MHz以上のカツトオ
フ周波数特性を双対のトランジスタに有せしめ
た。
かくして、ドレイン１５または１３、ソース１
３または１５、ゲイト１９または１９′として
VDD＝5V，VGG＝5V、動作周波数17.5MHzを得る
ことができた。
３または１５、ゲイト１９または１９′として
VDD＝5V，VGG＝5V、動作周波数17.5MHzを得る
ことができた。
第４図は第３図に示したIGFを用いて、第１図
に示した本発明の固体表示装置の部分の平面図を
示したものである。
に示した本発明の固体表示装置の部分の平面図を
示したものである。
第４図Ａは第１図の１，１，１，２，２，１，
２，２の番地に対応して特に１，２の番地のIGF
の平面図である。さらに第４図Ｂは第４図ＡのＢ
−B′の縦断面図である。また第４図ＡのＡ−
A′の縦断面図には第３図Ｃが対応している。こ
のIGFの下側の電極１２より延在した電極（第４
図では下側に設けられている）３６は、絵素で構
成する液晶（キヤパシタ）７０に連結せしめてい
る。他方は液晶７０の設置電極３２として設けら
れる。
２，２の番地に対応して特に１，２の番地のIGF
の平面図である。さらに第４図Ｂは第４図ＡのＢ
−B′の縦断面図である。また第４図ＡのＡ−
A′の縦断面図には第３図Ｃが対応している。こ
のIGFの下側の電極１２より延在した電極（第４
図では下側に設けられている）３６は、絵素で構
成する液晶（キヤパシタ）７０に連結せしめてい
る。他方は液晶７０の設置電極３２として設けら
れる。
第４図において、積層体６０に対し、これにそ
つて設けられたゲイト電極１９，１９′は積層体
６０と直交して設けられているＸ方向のリード５
３に連結している。積層体６０の内部に設けられ
ている第２の導電膜５１は、Ｙ方向のリード配線
とし構成させた。かくしてＸ方向、Ｙ方向にマト
リツクス構成を有し、1Tr／絵素構造を有せしめ
ることができた。
つて設けられたゲイト電極１９，１９′は積層体
６０と直交して設けられているＸ方向のリード５
３に連結している。積層体６０の内部に設けられ
ている第２の導電膜５１は、Ｙ方向のリード配線
とし構成させた。かくしてＸ方向、Ｙ方向にマト
リツクス構成を有し、1Tr／絵素構造を有せしめ
ることができた。
さらに第４図より明らかなごとく、このデイス
プレイの製造は５回（素子のみでは３回）のフオ
トエツチングにより得ることができた。従来は７
回も用いていたが、本発明構成はこの回数を２回
少なくすることができた。また本発明のデイスプ
レイのIGFに必要な面積は全体の１％以下であ
る。
プレイの製造は５回（素子のみでは３回）のフオ
トエツチングにより得ることができた。従来は７
回も用いていたが、本発明構成はこの回数を２回
少なくすることができた。また本発明のデイスプ
レイのIGFに必要な面積は全体の１％以下であ
る。
表示部91％、リード部８％であつた。本発明は
20インチの大型デイスプレイを製造するに際し、
現在のマスク製造技術ではマスクの最小線巾は
25μとなつてしまう。しかし本発明はかかる25μ
をＸ，Ｙ方向のリードとして用いながら、この
IGFのチヤネル長は1μまたはそれ以下にマスク精
度の制限をまつたく受けないという大きな特長を
有する。そしてチヤネル長の短いIGFであるた
め、基板におけるIGFとして必要な面積を少なく
でき、かつフオトリソグラフイの精度が動作周波
数の上限を限定しないという他の特長を有する。
20インチの大型デイスプレイを製造するに際し、
現在のマスク製造技術ではマスクの最小線巾は
25μとなつてしまう。しかし本発明はかかる25μ
をＸ，Ｙ方向のリードとして用いながら、この
IGFのチヤネル長は1μまたはそれ以下にマスク精
度の制限をまつたく受けないという大きな特長を
有する。そしてチヤネル長の短いIGFであるた
め、基板におけるIGFとして必要な面積を少なく
でき、かつフオトリソグラフイの精度が動作周波
数の上限を限定しないという他の特長を有する。
さらにこれらの絵素を高周波で動作させるた
め、IGFの周波数特性がきわめて重要であるが、
本発明のIGFはVDD＝5V，VGG＝5Vにおいてカツ
トオフ周波数10MHz以上（17.5MHz）（Ｎチヤネ
ルIGF）を有せしめることができた。Vth＝0.2〜
2VにすることがS4，２５への添加不純物の濃度
制御で可能となつた。
め、IGFの周波数特性がきわめて重要であるが、
本発明のIGFはVDD＝5V，VGG＝5Vにおいてカツ
トオフ周波数10MHz以上（17.5MHz）（Ｎチヤネ
ルIGF）を有せしめることができた。Vth＝0.2〜
2VにすることがS4，２５への添加不純物の濃度
制御で可能となつた。
かくのごとく一対を構成するIGFの一方のゲイ
ト電極がシヨートしていた場合、この上方よりレ
ーザを例えばＱスイツチがかけられたYAGレー
ザ光を照射しゲイト電極を昇華気化させてしまう
ことによりパネル全体の歩留りをこれまでの３％
しかない状態より（不良絵素が５ケ以下を良品と
する）から40％の歩留りにまで向上させることが
できた。加えてレーザ光（ここでは波長1.06μの
YAGレーザを使用）または直径10〜30μを有す
る。しかし、本発明の一対のIGFのゲイト電極間
は30μ離れているため対をなす他のIGFに何等の
支障もなく、一方のシヨートした側の絵素を除去
することができた。
ト電極がシヨートしていた場合、この上方よりレ
ーザを例えばＱスイツチがかけられたYAGレー
ザ光を照射しゲイト電極を昇華気化させてしまう
ことによりパネル全体の歩留りをこれまでの３％
しかない状態より（不良絵素が５ケ以下を良品と
する）から40％の歩留りにまで向上させることが
できた。加えてレーザ光（ここでは波長1.06μの
YAGレーザを使用）または直径10〜30μを有す
る。しかし、本発明の一対のIGFのゲイト電極間
は30μ離れているため対をなす他のIGFに何等の
支障もなく、一方のシヨートした側の絵素を除去
することができた。
さらに製造に必要なマスクも４回で十分であ
り、マスク精度を必要としない等の多くの特長を
チヤネル長が0.2〜1μときわめて短くすることが
できることに加えて有せしめることができた。
り、マスク精度を必要としない等の多くの特長を
チヤネル長が0.2〜1μときわめて短くすることが
できることに加えて有せしめることができた。
またこのIGFのオーバコート用ポリイミド樹脂
２６により、絵素の部分のみに液晶７０が充填さ
せている。また絵素の周辺部は、２つの電極３
６，３３（第２図参照）間のスペーサ（厚さ１〜
10μ）をも兼ね、加えてこのスペーサをして絵素
周辺部を黒色化（無反射）してブラツクマトリク
ツスとして併用せしめた。このブラツクマトリツ
クス化により、この絵素のコントラストを向上さ
せてることができた。さらに３１の領域に表示体
である例えばGH（ゲスト・ホスト）型等の液晶
が充填され、この絵素をIGF１０，１０′のオン、
オフにより制御を行なわしめた。
２６により、絵素の部分のみに液晶７０が充填さ
せている。また絵素の周辺部は、２つの電極３
６，３３（第２図参照）間のスペーサ（厚さ１〜
10μ）をも兼ね、加えてこのスペーサをして絵素
周辺部を黒色化（無反射）してブラツクマトリク
ツスとして併用せしめた。このブラツクマトリツ
クス化により、この絵素のコントラストを向上さ
せてることができた。さらに３１の領域に表示体
である例えばGH（ゲスト・ホスト）型等の液晶
が充填され、この絵素をIGF１０，１０′のオン、
オフにより制御を行なわしめた。
本発明において、液晶３１用の配向処理がされ
た２つの電極３０，３２間を１〜10μとし、その
間隙に例えばGH型の液晶を注入し、加えて対抗
基板１′内に赤、緑、黄のフイルタをうめこむこ
とによりこのデイスプレイをカラー表示すること
が可能である。そして赤緑黄の３つの要素を交互
に配列せしめればよい。
た２つの電極３０，３２間を１〜10μとし、その
間隙に例えばGH型の液晶を注入し、加えて対抗
基板１′内に赤、緑、黄のフイルタをうめこむこ
とによりこのデイスプレイをカラー表示すること
が可能である。そして赤緑黄の３つの要素を交互
に配列せしめればよい。
また逆方向リークは、第１図に示すようなS1
またはS3をSixC1-x（０＜ｘ＜１ 例えばｘ＝0.2）
とすることにより、さらにS2をSi3N4-x（０＜ｘ
＜４）またはSixC1-x（０＜ｘ＜１）として絶縁物
化することにより、このS1，S3の不純物がS2に
流入することが少なくなり、このＮ−Ｉ接合また
はＰ−Ｉ接合のリークは逆方向に10Vを加えても
10nA／cm2以下であつた。これは単結晶の逆リー
クよりもさらに２〜３桁も少なく、非単結晶半導
体特有の物性を積極的に利用したことによる好ま
しいものであつた。さらに高温での動作におい
て、電極の金属が非単結晶のS1，S3内に混入し
て不良になりやすいため、この電極に密接した側
をSixC1-x（０＜ｘ＜１ 例えばｘ＝0.2）とした。
その結果150℃で1000時間動作させたが何等の動
作不良が1000素子を評価しても見られなかつた。
これはこの電極に密接してアモルフアス珪素のみ
でS1またはS3を形成した場合、150℃で10時間も
耐えないことを考えると、きわめて高い信頼性の
向上となつた。
またはS3をSixC1-x（０＜ｘ＜１ 例えばｘ＝0.2）
とすることにより、さらにS2をSi3N4-x（０＜ｘ
＜４）またはSixC1-x（０＜ｘ＜１）として絶縁物
化することにより、このS1，S3の不純物がS2に
流入することが少なくなり、このＮ−Ｉ接合また
はＰ−Ｉ接合のリークは逆方向に10Vを加えても
10nA／cm2以下であつた。これは単結晶の逆リー
クよりもさらに２〜３桁も少なく、非単結晶半導
体特有の物性を積極的に利用したことによる好ま
しいものであつた。さらに高温での動作におい
て、電極の金属が非単結晶のS1，S3内に混入し
て不良になりやすいため、この電極に密接した側
をSixC1-x（０＜ｘ＜１ 例えばｘ＝0.2）とした。
その結果150℃で1000時間動作させたが何等の動
作不良が1000素子を評価しても見られなかつた。
これはこの電極に密接してアモルフアス珪素のみ
でS1またはS3を形成した場合、150℃で10時間も
耐えないことを考えると、きわめて高い信頼性の
向上となつた。
さらにかかる積層型のIGFのため、従来のよう
に高精度のフオトリソグラフイ技術を用いること
なく、基板特に絶縁基板上に複数個のIGF、抵
抗、キヤパシタを作ることが可能になつた。そし
て液晶表示デイスプレイにまで発展させることが
可能になつた。
に高精度のフオトリソグラフイ技術を用いること
なく、基板特に絶縁基板上に複数個のIGF、抵
抗、キヤパシタを作ることが可能になつた。そし
て液晶表示デイスプレイにまで発展させることが
可能になつた。
本発明において第２の積層体として半導体を用
いこの側周辺をチヤネル形成領域として用いるこ
とは有効である。しかしかかる構造においては第
３の半導体を形成する行程がないという特長を有
するが、かかる場合この半導体の表面がエツチン
グ雰囲気にさらされるため、界面準位密度が前記
した第３の半導体を用いる方法に比べて大きくな
り、各IGF間にバラツキが発生してしまうという
欠点を有する。
いこの側周辺をチヤネル形成領域として用いるこ
とは有効である。しかしかかる構造においては第
３の半導体を形成する行程がないという特長を有
するが、かかる場合この半導体の表面がエツチン
グ雰囲気にさらされるため、界面準位密度が前記
した第３の半導体を用いる方法に比べて大きくな
り、各IGF間にバラツキが発生してしまうという
欠点を有する。
本発明における非単結晶半導体は珪素、ゲルマ
ニユームまたは炭化珪素（SixC1-x０＜ｘ＜１）、
絶縁体は炭化珪素または窒化珪素を用いた。
ニユームまたは炭化珪素（SixC1-x０＜ｘ＜１）、
絶縁体は炭化珪素または窒化珪素を用いた。
第１図は本発明の固体表示装置の絶縁ゲイト型
半導体装置とキヤパシタとを絵素としたマトリツ
クス構造の等価回路を示す。第２図は本発明の固
体表装置の斜視図である。第３図Ａ，Ｂ，Ｃは本
発明の積層型絶縁ゲイト型半導体装置の行程を示
す縦断面図である。第４図Ａ，Ｂは本発明の積層
型絶縁ゲイト型半導体装置とキヤパシタまた表示
部とを一体化した平面デイスプレイを示す固体表
示装置の縦断面図である。
半導体装置とキヤパシタとを絵素としたマトリツ
クス構造の等価回路を示す。第２図は本発明の固
体表装置の斜視図である。第３図Ａ，Ｂ，Ｃは本
発明の積層型絶縁ゲイト型半導体装置の行程を示
す縦断面図である。第４図Ａ，Ｂは本発明の積層
型絶縁ゲイト型半導体装置とキヤパシタまた表示
部とを一体化した平面デイスプレイを示す固体表
示装置の縦断面図である。
Claims (1)
- 【特許請求の範囲】 １ 透光性絶縁基板上に透光性導電膜を有する第
１の電極上の第１の半導体、第１の絶縁体、第２
の半導体、第２の導電膜および層間絶縁物を積層
した積層体を有し、前記第１および第２の半導体
をしてドイレンおよびソースを構成せしめ、前記
積層体の両側部に隣接した第３の半導体によりチ
ヤネル形成領域を構成して設け、前記第３の半導
体上にゲイト絶縁膜と２つのゲイト電極とを前記
積層体の両側面に配置して第１および第２の絶縁
ゲイト型半導体装置を設け、前記第１の電極より
延在した電極は絵素の一方の電極を構成せしめ、
前記２つのゲイト電極はＸ方向のリードと連結し
て構成せしめ、前記第２の導電膜はＹ方向のリー
ドと連結して設けられたことを特徴とする固体表
示装置。 ２ 特許請求の範囲第１項において、ゲイト電極
は昇華性金属を主成分として設けたことを特徴と
する固体表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033248A JPS60177380A (ja) | 1984-02-23 | 1984-02-23 | 固体表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033248A JPS60177380A (ja) | 1984-02-23 | 1984-02-23 | 固体表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60177380A JPS60177380A (ja) | 1985-09-11 |
| JPH0473764B2 true JPH0473764B2 (ja) | 1992-11-24 |
Family
ID=12381181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59033248A Granted JPS60177380A (ja) | 1984-02-23 | 1984-02-23 | 固体表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60177380A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786741B2 (ja) * | 1985-06-20 | 1995-09-20 | ソニー株式会社 | 液晶表示装置 |
| US7154147B1 (en) | 1990-11-26 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPS57115856A (en) * | 1981-01-09 | 1982-07-19 | Semiconductor Energy Lab Co Ltd | Compound semiconductor device |
-
1984
- 1984-02-23 JP JP59033248A patent/JPS60177380A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60177380A (ja) | 1985-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4180575B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US8198657B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JP4752967B2 (ja) | 多層膜の形成方法及び表示パネルの製造方法 | |
| JP3532228B2 (ja) | 液晶表示装置 | |
| TW200422748A (en) | Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus | |
| JP2564501B2 (ja) | 半導体装置 | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JPH0473764B2 (ja) | ||
| US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| JP2564502B2 (ja) | 半導体装置 | |
| JPH0722202B2 (ja) | 絶縁ゲイト型電界効果半導体装置 | |
| JPH0652790B2 (ja) | 固体表示装置の作製方法 | |
| CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
| JP3083965B2 (ja) | アクティブマトリクス基板 | |
| CN111584520B (zh) | 阵列基板、显示面板以及阵列基板的制作方法 | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 | |
| JPH0466004B2 (ja) | ||
| JPS60164790A (ja) | 固体表示装置 | |
| JPH0564471B2 (ja) | ||
| JPS6089958A (ja) | 半導体装置 | |
| JPH0465550B2 (ja) | ||
| JP2564503B2 (ja) | 半導体被膜作製方法 | |
| JPH0568707B2 (ja) | ||
| KR100968567B1 (ko) | 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 | |
| JPS61190314A (ja) | 表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |